TWI615071B - 封裝基板之線路製作方法及利用該方法製作之封裝基板 - Google Patents

封裝基板之線路製作方法及利用該方法製作之封裝基板 Download PDF

Info

Publication number
TWI615071B
TWI615071B TW104138178A TW104138178A TWI615071B TW I615071 B TWI615071 B TW I615071B TW 104138178 A TW104138178 A TW 104138178A TW 104138178 A TW104138178 A TW 104138178A TW I615071 B TWI615071 B TW I615071B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
circuit layer
copper
package substrate
Prior art date
Application number
TW104138178A
Other languages
English (en)
Other versions
TW201720255A (zh
Inventor
黃昱程
Original Assignee
碁鼎科技秦皇島有限公司
臻鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 碁鼎科技秦皇島有限公司, 臻鼎科技股份有限公司 filed Critical 碁鼎科技秦皇島有限公司
Publication of TW201720255A publication Critical patent/TW201720255A/zh
Application granted granted Critical
Publication of TWI615071B publication Critical patent/TWI615071B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

一種封裝基板之線路製作方法包括提供一第一銅層，於第一銅層一表面半蝕刻出複數突起，於第一銅層形成介電層，對第一銅層另一表面研磨形成嵌埋於介電層內之複數第一線路圖案，複數第一線路圖案共同形成第一線路層；介電層另一表面形成雙銅層結構，將雙銅層蝕刻成複數第二線路圖案，複數第二線路圖案露出於介電層表面外，且共同形成第二線路層；複數第一線路圖案嵌埋延伸方向與複數第二線路圖案凸出延伸方向相一致，從而第二線路層之複數第二線路圖案之側壁傾斜方向與第一線路層之複數第一線路圖案之側壁傾斜方向相一致。

Description

封裝基板之線路製作方法及利用該方法製作之封裝基板
本發明涉及一種封裝基板及其製作方法，尤其涉及一種於封裝基板上製作細線路之方法。
現有技術中，於電路板上製作線路之方法分為幹膜蝕刻法(Tenting，又稱消減法)以及半加成法(Semi-additive Process，SAP)二種。所謂幹膜蝕刻法即利用帳篷之方式製作線路遮蔽之方法，較精確之說法是指於電路板通孔上方利用幹膜作為保護蓋，用以防止蝕刻液將孔內銅蝕除之製作方式。近年來對於直接以光阻來保護銅面直接蝕刻而不作線路電鍍之做法被普遍稱為Tenting。所謂半加成法是指於絕緣基材表面上，用化學沉積金屬，結合電鍍蝕刻或者三者並用形成導電圖形之加成法工藝。半加成法之工藝流程是鑽孔-催化處理和增黏處理-化學鍍銅-成像(電鍍抗蝕劑)-圖形電鍍銅(負相)-去除抗蝕劑-差分蝕刻。
請參見圖1，幹膜蝕刻法因流程短、成本低而成為線路製作時之首選方法，但受其梯形斷面與銅層厚度及均勻性之影響，35/35μm以下線路已難使用此方法製作。目前雖可搭配使用二流體進行蝕刻，可下探到25/25um，但對銅層之厚度與均勻性仍然有較高要求。另，一般細線路之製作，因蝕刻均勻性之調整(亦可能為銅厚變異造成)，往往容易過度蝕刻(Over Etch)而造成線細或斷路(如A部所示)，同時無蝕刻(Non-Etch)又易造成微短路(Micro-short)(如B部所示)，這樣很難於製作後再進行修補，造成良率低下。
有鑒於此，本發明提供一種利用幹膜蝕刻法於封裝基板上製作細線路時，可有效避免過度蝕刻或無蝕刻所產生之斷路及微短路之封裝基板之線路製作方法以及利用該方法製造之封裝基板。
一種封裝基板之線路製作方法，其包括以下步驟：提供一第一銅層，於該第一銅層一表面進行半蝕刻出截面為梯形之複數突起，於該第一銅層形成有複數突起之一表面上壓合介電層，對該第一銅層背離該介電層之另一表面進行研磨改變該複數突起之高度，以形成相互間隔設置且嵌埋於該介電層內之複數第一線路圖案，該複數第一線路圖案共同形成第一線路層；該介電層之背離該第一線路層之一表面形成與該第一線路層相電性導通之雙銅層結構，將該雙銅層蝕刻成相互間隔設置且截面為梯形之複數第二線路圖案，該複數第二線路圖案露出於該介電層表面外，且共同形成第二線路層；該第一線路層之複數第一線路圖案朝向該介電層內嵌埋延伸方向與該第二線路層之複數第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層之複數第二線路圖案之側壁傾斜方向與該第一線路層之複數第一線路圖案之側壁傾斜方向相一致。
一種封裝基板，其包括：一第一線路層、一第二線路層、一介電層以及至少一導電柱，該第一線路層及該第二線路層分別設置於該介電層之相對二側，該導電柱用於電性導通該第一線路層及該第二線路層，該第一線路層及該第二線路層均借由蝕刻形成，該第一線路層包括相互間隔設置且截面為梯形之複數第一線路圖案，該複數第一線路圖案分別嵌埋於該介電層內，該第二線路層包括相互間隔設置且截面為梯形之複數第二線路圖案，該複數第二線路圖案露出於該介電層表面外，該複數第一線路圖案朝向該介電層內嵌埋延伸方向與該複數第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線 路層之複數第二線路圖案之側壁傾斜方向與該第一線路層之複數第一線路圖案之側壁傾斜方向相一致。
與現有技術相比，本發明所提供之封裝基板之線路製作方法於封裝基板上製作細線路時，對傳統之Tenting工藝之線路製作步驟進行改良，利用幹膜蝕刻法蝕刻圖案成梯形之特性，於第一銅層上蝕刻出由複數截面為梯形之線路圖案構成之第一線路層後，於該第一線路層之上方壓合介電層，之後對該第一線路層之底面進行研磨，經研磨拋光定義出埋線面之線寬及線距，且根據需要可彈性修正、調整線寬線距。因此，本發明之線路製作方法可有效避免過度蝕刻或無蝕刻所產生之斷路及微短路。此外，利用本發明之製作方法而製造之封裝基板上之線路不易產生斷路及微短路，因此具有較佳之功能，使用壽命較長。
10‧‧‧載體
11‧‧‧基板
12‧‧‧銅層
13‧‧‧鎳層
14‧‧‧第一銅層
15‧‧‧線路圖案
16‧‧‧第一線路層
17‧‧‧介電層
18‧‧‧第二銅層
20‧‧‧連接孔
24‧‧‧導電柱
25‧‧‧第三銅層
23‧‧‧第二線路層
26‧‧‧阻焊膜
27‧‧‧晶片
28‧‧‧模塑化合物
30‧‧‧線路模組
100‧‧‧第一干膜
200‧‧‧第二幹膜
圖1係利用現有技術之電路板之線路製作方法所得到之線路示意圖。
圖2係本發明實施例所提供之電路板之線路製作方法之流程圖。
圖3係本發明實施例所提供之電路板之線路製作方法所採用之載體之示意圖。
圖4A~圖4C係本發明實施例之電路板之線路製作方法之第一線路層之製作過程之示意圖。
圖5A~圖5C係本發明實施例之電路板之線路製作方法之第二線路層之製作過程之示意圖。
圖6係本發明實施例之電路板之線路製作方法去除載體時之示意圖。
圖7係本發明實施例之電路板之線路製作方法對該第一線路層進行修線處理之放大示意圖。
圖8係本發明實施例之電路板之線路製作方法對該第一線路層及該第二線路層進行打磨、拋光後之示意圖。
圖9A~圖9B係本發明實施例之電路板之線路製作方法對該第二線路層進行蝕刻處理之示意圖。
圖10係本發明實施例之電路板之線路製作方法對該第一線路層進行表面處理之示意圖。
圖11係本發明實施例之電路板之線路製作方法對該電路板之線路模組進行封裝處理之示意圖。
下面將結合本發明實施例中之附圖，對本發明實施例中之技術方案進行清楚、完整地描述，顯然，所描述之實施例僅僅是本發明一部分實施例，而不是全部之實施例。基於本發明中之實施例，本領域普通技術人員於沒有做出進步性勞動前提下所獲得之所有其他實施例，都屬於本發明保護之範圍。
需要說明之是，當組件被稱為“固定於”另一個組件，它可直接於另一個組件上或者並可存於居中之組件。當一個組件被認為是“連接”另一個組件，它可是直接連接到另一個組件或者可能同時存於居中組件。當一個組件被認為是“設置於”另一個組件，它可是直接設置於另一個組件上或者可能同時存於居中組件。本文所使用之術語“垂直之”、“水準之”、“左”、“右”以及類似之表述只是為了說明之目的。
除非另有定義，本文所使用之所有之技術及科學術語與屬於本發明之技術領域之技術人員通常理解之含義相同。本文中於本發明之說明書中所使用之術語只是為了描述具體之實施例之目的，不是旨在於限制本發明。本文所使用之術語“及/或”包括一個或複數相關之所列項目之任意之及所有之組合。
請參見圖2，圖2是本發明實施例所提供之電路板之線路製作方法之流程圖，本發明之電路板之線路製作方法具體包括以下步驟：
步驟1，請參見圖3，提供一載體10。該載體包括基板11、覆蓋於該基板11之上表面之銅層12以及覆蓋於該銅層12之上表面之鎳層(Ni)13。該基板11為一厚度為0.5mm~1.0mm之鋼板。該銅層12借由電鍍法等方式形成於該基板11之上表面，其厚度為3μm~5μm。該鎳層13借由電鍍法等方式形成於該銅層12之上表面，其厚度為0.5μm~1.0μm。該鎳層13作為後續制程之分層介面。
可理解，本發明中之載體10所採用之基板11不限於不銹鋼板，於保證基板平整度及光潔度之基礎上，也可採用鋁板或生鐵等作為基板。
步驟2，請參見圖4A~圖4C，於載體10之鎳層13之表面形成複數第一線路圖案15。步驟2具體包括：
步驟21，於載體10之頂面形成一第一銅層14。該第一銅層14借由電鍍法等方法覆蓋於該鎳層13之上面，其厚度為20μm~30μm。
步驟22，利用幹膜蝕刻法於第一銅層14一表面上蝕刻出複數第一線路圖案15。具體來說，於第一銅層14之上表面覆蓋一第一干膜(dry film)100，之後進行曝光，將第一干膜100成形為未曝光部分100a和已曝光部分100b，接著對第一干膜100進行顯影，圖案化第一干膜100，接著利用蝕刻液蝕刻第一銅層14，使其形成複數截面為梯形之突起，最後去除第一干膜100。於本實施方式中，第一銅層14與第一干膜100之未曝光部分100a相對應之部分被蝕刻液蝕刻出指定之深度，從而使其他部分成形為複數橫截面為梯形之第一線路圖案15。該複數第一線路圖案15為截面為梯形之突起，其構成電路板之第一線路層16之雛形，且其底部相互連接導通。
步驟3，請參見圖5A~圖5C，於複數第一線路圖案15之上方形成一與該複數第一線路圖案15相電性導通之雙銅層結構。步驟3具體包括：
步驟31，於該複數第一線路圖案15上壓合介電層17，以使第一線路層16之複數第一線路圖案15埋入於介電層17內。之後於該介電層17之表面形成第二銅層18。具體來說，向圖5A所示之該複數第一線路圖案15之間之間隙內及其上面填充介電層17，並於該介電層17之表面電鍍形成該第二銅層18。 該介電層17可為溶融狀態之環氧樹脂等之材料，其具有較高之介電常數。該第二銅層18借由化學鍍銅法形成，構成一起氧化還原反應之晶種層。
步驟32，對該第二銅層18進行半蝕刻(half etch)，之後借由鐳射打孔法於該介電層17內形成一連接孔(contact hole)20。具體來說，借由半蝕刻，該第二銅層18之厚度減為一半。借由鐳射打孔法，由半蝕刻後之第二銅層18之上表面至其中一第二線路圖案(本實施例中選擇最大之第二線路圖案)之上表面之間形成一倒梯形之凹部，該倒梯形之凹部即為該連接孔20。
步驟33，利用通孔電鍍法(Plating Through Hole，PTH)於該連接孔20內形成一導電柱24，同時於該第二銅層18之上面覆蓋第三銅層25，從而形成上述之雙銅層結構。
具體工藝為：借由電鍍法，於半蝕刻後之該第二銅層18之上面覆蓋一層厚度約為20μm~30μm之第三銅層25(又稱電鍍銅層)，並使銅填充至該連接孔20內，從而形成該導電柱24及該雙銅層結構。該半蝕刻後之該第二銅層18與該第三銅層25構成電路板之第二線路層23之雛形。該導電柱24連接該第三銅層25之底面與該最大之第二線路圖案之上表面，從而該第三銅層25與該複數第一線路圖案15借由該導電柱24相互電性導通。
可理解，本發明之導電柱24可起到導通連接第一線路層16與第二線路層23之作用。本實施例中，僅形成了一導電柱24，但導電柱24之數量沒有特別之限定，可根據需要設置複數。
步驟4，請參見圖6，去除該載體10。具體來說，借由手動分板機或自動分板機將載體10之鎳層13與該複數第一線路圖案15之底面相互分離，從而去除該載體10。
步驟5，請一併參見圖7及圖8，對該複數第一線路圖案15背離介電層17之一表面進行研磨、拋光以形成第一線路層16，同時對第三銅層25進行研磨、拋光，改變其厚度。本實施例之具體做法為：從複數第一線路圖案15之底面向內研磨，借由對該複數第一線路圖案15之位於打磨線L以下之部分進行打磨，從而減小該複數第一線路圖案15之高度，改變由該複數第一線路圖案 15構成之線路之寬度(如圖7中之α所示)以及各線路之間之間距(如圖7中之β所示)，從而形成第一線路層16。之後，對第三銅層25進行打磨拋光，將該第三銅層25之厚度減小為約10μm~25μm。
可理解，根據需要，可任意改變該打磨線L之位置，從而可打磨出具有不同線路形態之第一線路層16。
可理解，第三銅層25之厚度也可於電鍍時被形成為指定之厚度，而無需進行後續之打磨。
步驟6，請參見圖9A及圖9B，於第一線路層16及第三銅層25之外表面分別覆蓋一第二幹膜200，之後進行曝光、顯影、蝕刻、去膜，將由第二銅層18(晶種層)和第三銅層25構成之雙銅層結構蝕刻為寬度不一且間隔設置之複數第二線路圖案，從而形成第二線路層23。之後，剝離該第一線路層16及該第二線路層23外表面之第二幹膜200，形成一電路板之線路模組30。此時，該線路模組30由該第一線路層16、該介電層17、該導電柱24以及該第二線路層23共同構成。具體來說，對貼覆於第一線路層16之第二幹膜200進行全曝光，之後借由顯影去除掉貼覆於第一線路層16之第二幹膜200；對貼覆於第三銅層25外表面之第二幹膜200進行部分曝光，即不蝕刻之線路不曝光，借由顯影後，貼覆於第三銅層25之第二幹膜200被形成寬度不一且相互間隔設置之複數第二線路圖案。更具體地，蝕刻時，與圖案化後之第二幹膜200相層合之雙銅層結構不被蝕刻，而未被圖案化後之第二幹膜200覆蓋之雙銅層結構被蝕刻掉，從而形成了第二線路層23。該複數第二線路圖案之梯形截面之朝向與該第一線路層16之複數第一線路圖案15之梯形截面之朝向相同。第二線路層23露出於介電層17表面外。第二線路層23之複數第二線路圖案之側壁傾斜方向與第一線路層16之複數第一線路圖案15之側壁傾斜方向相一致。
步驟7，請參見圖10，於該電路板之線路模組30之第一線路層16及第二線路層23之部分表面分別塗布阻焊膜26(solder mask)，之後進行曝光、顯影，蝕刻掉與該第一線路層16之部分線路圖案相對應之阻焊膜26，從而形成複數防焊開口。從而，位於該第一線路層16之表面之阻焊膜26上具有複數防焊 開口，該複數防焊開口與該第一線路層16之部分第一線路圖案15之底面一一對應設置；位於該第二線路層23之表面之阻焊膜26覆蓋該第二線路層23之部分表面並且填充於該複數第二線路圖案之間之間隙內。
步驟8，對第一線路層16及第二線路層23之從阻焊膜26露出之銅面進行表面處理。具體做法為：於該第一線路層16之從阻焊膜26露出之複數第一線路圖案15之銅面分別塗布有機保焊劑(Organic Solderability Preservatives，OSP)，同時，於該第二線路層23之從阻焊膜26露出之銅面塗布有機保焊劑。該有機保焊劑用於防止銅面被氧化。
步驟9，請參見圖11，將電路板之線路模組30翻轉，使第一線路層16位於上方，使第二線路層23位於下方，之後對該線路模組30進行封裝處理。
具體地，首先，提供一底面設置有複數焊錫球之晶片27，將該複數焊錫球分別對應該第一線路層16之防焊開口設置，並將該複數焊錫球分別焊接於該第一線路層16之複數第一線路圖案15之底面，使該晶片27與該第一線路層16相互電性導通。其次，於該第一線路層16上之阻焊膜26之表面以及該晶片27之外周形成模塑化合物28。此時，該模塑化合物28包覆該晶片27於其內，該第一線路層16之各第一線路圖案15嵌埋於該介電層17中。最後，於該第二線路層23之自該阻焊膜26露出之銅層之表面焊接球墊(圖未示)。此時，該球墊(ball pad)區域之線路形成於介電層17之表面。
相較於現有技術，採用本發明之電路板之線路製作方法於電路板上製作線路時，可對傳統之Tenting工藝之線路製作步驟進行改良，利用幹膜蝕刻法蝕刻圖案成梯形之特性，於第一銅層14上蝕刻出由複數第一線路圖案15構成之第一線路層16後，於該第一線路層16之上方壓合介電層17，之後對該第一線路層16之底面進行研磨，經研磨拋光定義出埋線面之線寬及線距，且根據需要可彈性修正、調整線寬線距。因此，本發明之線路製作方法可有效避免過度蝕刻或無蝕刻所產生之斷路及微短路。
本發明還提供一種採用上述之線路製作方法製造之電路板40。如圖11所示，本發明之電路板40包括一介電層17、第一線路層16、第二線路層23、導電柱24、阻焊膜26、晶片27以及模塑化合物28。
具體來說，該第一線路層16和該第二線路層23分別形成於該介電層17之相對二側。該導電柱24形成於該介電層17之內部，並且用於電性導通該第一線路層16和該第二線路層23。該阻焊膜26分別部分地覆蓋於該第一線路層16和該第二線路層23之外表面。其中，位於該第一線路層16之表面之阻焊膜26上具有複數防焊開口，該複數防焊開口與該第一線路層16之部分第一線路圖案15之底面一一對應設置；位於該第二線路層23之表面之阻焊膜26覆蓋該第二線路層23之部分表面並且填充於該複數第二線路圖案之間之間隙內。該晶片27借由複數焊錫球焊接於該第一線路層16之複數第一線路圖案15之底面，從而與該第一線路層16相互電性導通。該複數焊錫球設置於該晶片27之底面，並且分別對應該第一線路層16之複數防焊開口設置。該模塑化合物28形成於該第一線路層16上之阻焊膜26之表面以及該晶片27之外周。即，該模塑化合物28將該晶片27包覆於其內。
進一步地，該第一線路層16與該第二線路層23均借由幹膜蝕刻法形成。其中，該第一線路層16被蝕刻為複數相互間隔設置之第一線路圖案15，且嵌埋於該介電層17中。該第二線路層23被蝕刻為截面亦為梯形之複數第二線路圖案；該複數第二線路圖案形成於該介電層17之表面，且部分自該阻焊膜26露出以焊接球墊。該第一線路層16之線路之梯形截面之朝向與該第二線路層23之線路之梯形截面之朝向相同。
此外，第一線路層16之各梯形線路具有蝕刻面與研磨面，且僅由電鍍銅構成。然而，該第二線路層23之各梯形線路由化鍍銅(晶種層)以及電鍍銅構成。
相較於現有技術，本發明電路板40之第一線路層16及第二線路層23經過打磨、拋光而被定義出適當之線寬、線距及厚度，因此上下線路層之線路不易產生斷路及微短路，因此具有較佳之性能，使用壽命較長。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，舉凡熟悉本案技藝之人士，於爰依本發明精神所作之等效修飾或變化，皆應涵蓋於以下之如申請專利範圍內。
16‧‧‧第一線路層
23‧‧‧第二線路層

Claims (10)

  1. 一種封裝基板之線路製作方法，其包括以下步驟：提供一第一銅層，於該第一銅層一表面進行半蝕刻出截面為梯形之複數突起，於該第一銅層形成有複數突起之一表面上壓合介電層，對該第一銅層背離該介電層之另一表面進行研磨改變該複數突起之高度，以形成相互間隔設置且嵌埋於該介電層內之複數第一線路圖案，該複數第一線路圖案共同形成第一線路層；該介電層之背離該第一線路層之一表面形成與該第一線路層相電性導通之雙銅層結構，將該雙銅層蝕刻成相互間隔設置且截面為梯形之複數第二線路圖案，該複數第二線路圖案露出於該介電層表面外，且共同形成第二線路層；該第一線路層之複數第一線路圖案朝向該介電層內嵌埋延伸方向與該第二線路層之複數第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層之複數第二線路圖案之側壁傾斜方向與該第一線路層之複數第一線路圖案之側壁傾斜方向相一致。
  2. 如請求項第1項所述之封裝基板之線路製作方法，其中該封裝基板之線路製作方法還包括於該第一線路層之複數第一線路圖案上壓合介電層，之後借由化學鍍銅法於該介電層之表面形成一晶種層，之後利用通孔電鍍法於該介電層內形成一導電柱，同時於該晶種層之上面覆蓋一電鍍銅層之步驟，該雙銅層結構由該晶種層和該電鍍銅層構成。
  3. 如請求項第2項所述之封裝基板之線路製作方法，其中於該介電層之表面形成晶種層之後，還包括對該晶種層進行半蝕刻，之後借由鐳射打孔法於該介電層內形成一連接孔之步驟，該導電柱形成於該連接孔內。
  4. 如請求項第3項所述之封裝基板之線路製作方法，其中該第二線路層由該晶種層與該電鍍銅層構成，且該第一線路層與該第二線路層借由該導電柱相互電性導通。
  5. 如請求項第1項所述之封裝基板之線路製作方法，其中該封裝基板之線路製作方法還包括分別於該第一線路層及該第二線路層之部分表面塗布阻焊膜之步驟以及於該第一線路層和該第二線路層之自該阻焊膜露出之銅面步驟分別塗布有機保焊劑之步驟。
  6. 如請求項第5項所述之封裝基板之線路製作方法，其中該封裝基板之線路製作方法還包括於該第一線路層及該二線路層之表面分別塗布阻焊膜之後，進行曝光、顯影，蝕刻掉與該第一線路層之部分突起相對應之阻焊膜，以形成防焊開口之步驟。
  7. 如請求項第1項所述之封裝基板之線路製作方法，其中該封裝基板之線路製作方法還包括對由該第一線路層、該介電層、該導電柱以及該第二線路層構成之線路模組進行封裝處理之步驟；該步驟具體包括：提供一底面設置有複數焊錫球之晶片，將該複數焊錫球分別對應該第一線路層之間隙設置，並將該複數焊錫球分別焊接於該第一線路層之複數第一線路圖案之底面，使該晶片與該第一線路層相互電性導通；於該第一線路層上之該阻焊膜之表面以及該晶片之外周形成模塑化合物，使該模塑化合物包覆該晶片於該模塑化合物內。
  8. 如請求項第1項所述之封裝基板之線路製作方法，其中該封裝基板之線路製作方法還包括提供一載體之步驟，該載體包括一基板、一覆蓋於該基板之表面之銅層以及一覆蓋於該銅層之表面之鎳層，該銅層及該鎳層均借由電鍍形成；該銅層覆蓋於該鎳層之上面，該載體於形成該雙銅層結構之後被去除。
  9. 一種封裝基板，其包括：一第一線路層、一第二線路層、一介電層以及至少一導電柱，該第一線路層及該第二線路層分別設置於該介電層之相對二側，該導電柱用於電性導通該第一線路層及該第二線路層，其改良在於：該第一線路層及該第二線路層均借由蝕刻形成，該第一線路層包括相互間隔設置且截面為梯形之複數第一線路圖案，該複數第一線路圖案分別嵌埋於該介電層內，該第二線路層包括相互間隔設置且截面為梯形之複數第二線路圖案，該複數第二線路圖案露出於該介電層表面外，該複數第一線路圖案朝向該介電層內嵌埋延伸方向與該複數第二線路圖案從該介電層表面凸出延伸方向相一致，從而該第二線路層之複數第二線路圖案之側壁傾斜方向與該第一線路層之複數第一線路圖案之側壁傾斜方向相一致。
  10. 如請求項第9項所述之封裝基板，其中該封裝基板之該第一線路層及該第二線路層之外表面還部分覆蓋有阻焊膜，該封裝基板之該第一線路層上還搭載有一晶片，該晶片借由複數焊錫球焊接於該第一線路層之複數第一線路圖案之底面；該第一線路層上之該阻焊膜之表面以及該晶片之外周進一步形成有模塑化合物，該模塑化合物包覆該晶片於該模塑化合物內。
TW104138178A 2015-10-29 2015-11-19 封裝基板之線路製作方法及利用該方法製作之封裝基板 TWI615071B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??201510726669.3 2015-10-29
CN201510726669.3A CN106658977B (zh) 2015-10-29 2015-10-29 电路板的线路制作方法及利用该方法制作的电路板

Publications (2)

Publication Number Publication Date
TW201720255A TW201720255A (zh) 2017-06-01
TWI615071B true TWI615071B (zh) 2018-02-11

Family

ID=58635287

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138178A TWI615071B (zh) 2015-10-29 2015-11-19 封裝基板之線路製作方法及利用該方法製作之封裝基板

Country Status (3)

Country Link
US (2) US9992873B2 (zh)
CN (1) CN106658977B (zh)
TW (1) TWI615071B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107708297A (zh) * 2017-08-31 2018-02-16 深圳崇达多层线路板有限公司 一种基于焊盘的电镀引线设计
CN108133886A (zh) * 2017-12-11 2018-06-08 上海申和热磁电子有限公司 一种dbc基板背面研磨的方法
US10615109B2 (en) * 2018-05-10 2020-04-07 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor device package and method of manufacturing the same
KR20200073051A (ko) * 2018-12-13 2020-06-23 엘지이노텍 주식회사 인쇄회로기판
TWI727651B (zh) * 2020-02-10 2021-05-11 仁寶電腦工業股份有限公司 多層線路板
CN113630977B (zh) * 2020-05-06 2023-01-17 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919601A (en) * 2007-10-26 2009-05-01 Fupo Electronics Corp Elastic bumps on tilt sidewall and method of manufacturing same
US20100108363A1 (en) * 2008-10-31 2010-05-06 Princo Corp. Via structure in multi-layer substrate and manufacturing method thereof
CN101728355A (zh) * 2008-11-03 2010-06-09 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
DE19620095B4 (de) * 1996-05-18 2006-07-06 Tamm, Wilhelm, Dipl.-Ing. (FH) Verfahren zur Herstellung von Leiterplatten
JP3890901B2 (ja) * 2001-02-21 2007-03-07 ソニー株式会社 電子部品実装基板及びその製造方法
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
CN100372084C (zh) * 2003-09-04 2008-02-27 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
JP2006339365A (ja) * 2005-06-01 2006-12-14 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法、多層積層配線基板の製造方法並びにビアホールの形成方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
CN101593705B (zh) * 2008-05-29 2011-07-13 欣兴电子股份有限公司 芯片载板的制造方法
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
US8866311B2 (en) * 2012-09-21 2014-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having pillars and related methods
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200919601A (en) * 2007-10-26 2009-05-01 Fupo Electronics Corp Elastic bumps on tilt sidewall and method of manufacturing same
US20100108363A1 (en) * 2008-10-31 2010-05-06 Princo Corp. Via structure in multi-layer substrate and manufacturing method thereof
CN101728355A (zh) * 2008-11-03 2010-06-09 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法
CN101888738B (zh) * 2009-05-13 2012-07-25 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法

Also Published As

Publication number Publication date
TW201720255A (zh) 2017-06-01
US9992873B2 (en) 2018-06-05
CN106658977A (zh) 2017-05-10
CN106658977B (zh) 2019-11-12
US10412835B2 (en) 2019-09-10
US20180235085A1 (en) 2018-08-16
US20170127519A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
TWI615071B (zh) 封裝基板之線路製作方法及利用該方法製作之封裝基板
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
TW201635431A (zh) 半導體基板結構與半導體封裝及其製造方法
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
TW201511626A (zh) 晶片封裝基板及其製作方法
WO2018219220A1 (zh) 一种半埋入线路基板结构及其制造方法
TWI444123B (zh) 線路板製作方法及線路板
KR20160001827A (ko) 인쇄회로기판 제조방법
TWI655727B (zh) 封裝基板及包含該封裝基板的覆晶封裝電路
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
TWI576033B (zh) 線路基板及其製作方法
US8686568B2 (en) Semiconductor package substrates having layered circuit segments, and related methods
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TWI728410B (zh) 電路板結構及其製作方法
TW201507564A (zh) 電路板及其製作方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TW201742213A (zh) 電路板及其製作方法
TWI577248B (zh) 線路載板及其製作方法
TWI471984B (zh) 具有內埋式導電線路之電路板及其製造方法
TW201541588A (zh) 晶片封裝結構、製作方法及晶片封裝基板
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
TWI401755B (zh) 四邊扁平無接腳封裝方法
KR101194448B1 (ko) 인쇄회로기판의 제조방법