CN106658977B - 电路板的线路制作方法及利用该方法制作的电路板 - Google Patents

电路板的线路制作方法及利用该方法制作的电路板 Download PDF

Info

Publication number
CN106658977B
CN106658977B CN201510726669.3A CN201510726669A CN106658977B CN 106658977 B CN106658977 B CN 106658977B CN 201510726669 A CN201510726669 A CN 201510726669A CN 106658977 B CN106658977 B CN 106658977B
Authority
CN
China
Prior art keywords
layer
line
copper
layers
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510726669.3A
Other languages
English (en)
Other versions
CN106658977A (zh
Inventor
黄昱程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201510726669.3A priority Critical patent/CN106658977B/zh
Priority to TW104138178A priority patent/TWI615071B/zh
Priority to US14/967,907 priority patent/US9992873B2/en
Publication of CN106658977A publication Critical patent/CN106658977A/zh
Priority to US15/953,560 priority patent/US10412835B2/en
Application granted granted Critical
Publication of CN106658977B publication Critical patent/CN106658977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电路板的线路制作方法，其包括以下工序：提供一第一铜层，在第一铜层一表面进行半蚀刻出截面为梯形的多个突起，在第一铜层形成介电层，对第一铜层另一表面进行研磨以形成相互间隔设置且嵌埋于介电层内的多个第一线路图案，多个第一线路图案共同形成第一线路层；介电层另一表面形成双铜层结构，将双铜层蚀刻成相互间隔设置且截面为梯形的多个第二线路图案，多个第二线路图案露出于介电层表面外，且共同形成第二线路层；多个第一线路图案朝向介电层内嵌埋延伸方向与多个第二线路图案从介电层表面凸出延伸方向相一致，从而第二线路层的多个第二线路图案的侧壁倾斜方向与第一线路层的多个第一线路图案的侧壁倾斜方向相一致。

Description

电路板的线路制作方法及利用该方法制作的电路板
技术领域
本发明涉及一种电路板及其制作方法，尤其涉及一种在电路板上制作细线路的方法。
背景技术
现有技术中，在电路板上制作线路的方法分为干膜蚀刻法(Tenting，又称消减法)以及半加成法(Semi-additive Process，SAP)两种。所谓干膜蚀刻法即利用帐篷的方式制作线路遮蔽的方法，较精确的说法是指在电路板通孔上方利用干膜作为保护盖，用以防止蚀刻液将孔内铜蚀除的制作方式。近年来对于直接以光阻来保护铜面直接蚀刻而不作线路电镀的做法被普遍称为Tenting。所谓半加成法是指在绝缘基材表面上，用化学沉积金属，结合电镀蚀刻或者三者并用形成导电图形的加成法工艺。半加成法的工艺流程是：钻孔-催化处理和增粘处理-化学镀铜-成像(电镀抗蚀剂)-图形电镀铜(负相)-去除抗蚀剂-差分蚀刻。
请参阅图1，干膜蚀刻法因流程短、成本低而成为线路制作时的首选方法，但受其梯形断面与铜层厚度及均匀性的影响，35/35μm以下线路已难使用此方法制作。目前虽可搭配使用二流体进行蚀刻，可以下探到25/25um，但对铜层的厚度与均匀性仍然有较高要求。另外，一般细线路的制作，因蚀刻均匀性的调整(亦可能为铜厚变异造成)，往往容易过度蚀刻(Over Etch)而造成线细或断路(如A部所示)，同时无蚀刻(Non-Etch)又易造成微短路(Micro-short)(如B部所示)，这样很难于制作后再进行修补，造成良率低下。
发明内容
鉴于以上问题，有必要提供一种利用干膜蚀刻法在电路板上制作细线路时，可有效避免过度蚀刻或无蚀刻所产生的断路及微短路的电路板的线路制作方法以及利用该方法制造的电路板。
一种电路板的线路制作方法，其包括以下工序：
提供一第一铜层，在该第一铜层一表面进行半蚀刻出截面为梯形的多个突起，在该第一铜层形成有多个突起的一表面上压合介电层，对该第一铜层背离该介电层的另一表面进行研磨改变该多个突起的高度，以形成相互间隔设置且嵌埋于该介电层内的多个第一线路图案，该多个第一线路图案共同形成第一线路层；
该介电层的背离该第一线路层的一表面形成与该第一线路层相电性导通的双铜层结构，将该双铜层蚀刻成相互间隔设置且截面为梯形的多个第二线路图案，该多个第二线路图案露出于该介电层表面外，且共同形成第二线路层；
该第一线路层的多个第一线路图案朝向该介电层内嵌埋延伸方向与该第二线路层的多个第二线路图案从该介电层表面凸出延伸方向相一致，从而该第二线路层的多个第二线路图案的侧壁倾斜方向与该第一线路层的多个第一线路图案的侧壁倾斜方向相一致。
一种电路板，其包括：一第一线路层、一第二线路层、一介电层以及至少一导电柱，该第一线路层及该第二线路层分别设置于该介电层的相对两侧，该导电柱用于电性导通该第一线路层及该第二线路层，该第一线路层及该第二线路层均通过蚀刻形成，该第一线路层包括相互间隔设置且截面为梯形的多个第一线路图案，该多个第一线路图案分别嵌埋于该介电层内，该第二线路层包括相互间隔设置且截面为梯形的多个第二线路图案，该多个第二线路图案露出于该介电层表面外，该多个第一线路图案朝向该介电层内嵌埋延伸方向与该多个第二线路图案从该介电层表面凸出延伸方向相一致，从而该第二线路层的多个第二线路图案的侧壁倾斜方向与该第一线路层的多个第一线路图案的侧壁倾斜方向相一致。
与现有技术相比，本发明所提供的电路板的线路制作方法于电路板上制作细线路时，对传统的Tenting工艺的线路制作工序进行改良，利用干膜蚀刻法蚀刻图案成梯形的特性，在第一铜层上蚀刻出由多个截面为梯形的线路图案构成的第一线路层后，在该第一线路层的上方压合介电层，之后对该第一线路层的底面进行研磨，经研磨抛光定义出埋线面的线宽及线距，且根据需要可弹性修正、调整线宽线距。因此，本发明的线路制作方法可有效避免过度蚀刻或无蚀刻所产生的断路及微短路。此外，利用本发明的制作方法而制造的电路板上的线路不易产生断路及微短路，因此具有较佳的功能，使用寿命较长。
附图说明
图1是利用现有技术的电路板的线路制作方法所得到的线路示意图。
图2是本发明实施例所提供的电路板的线路制作方法的流程图。
图3是本发明实施例所提供的电路板的线路制作方法所采用的载体的示意图。
图4A～图4C是本发明实施例的电路板的线路制作方法的第一线路层的制作过程的示意图。
图5A～图5C是本发明实施例的电路板的线路制作方法的第二线路层的制作过程的示意图。
图6是本发明实施例的电路板的线路制作方法去除载体时的示意图。
图7是本发明实施例的电路板的线路制作方法对该第一线路层进行修线处理的放大示意图。
图8是本发明实施例的电路板的线路制作方法对该第一线路层及该第二线路层进行打磨、抛光后的示意图。
图9A～图9B是本发明实施例的电路板的线路制作方法对该第二线路层进行蚀刻处理的示意图。
图10是本发明实施例的电路板的线路制作方法对该第一线路层进行表面处理的示意图。
图11是本发明实施例的电路板的线路制作方法对该电路板的线路模组进行封装处理的示意图。
主要元件符号说明
载体 10
基板 11
铜层 12
镍层 13
第一铜层 14
线路图案 15
第一线路层 16
介电层 17
第二铜层 18
连接孔 20
导电柱 24
第三铜层 25
第二线路层 23
阻焊膜 26
芯片 27
模塑化合物 28
线路模组 30
第一干膜 100
第二干膜 200
具体实施方式
下面将结合附图和实施例对本发明的电路板的线路制作方法作进一步详细说明。
需要说明的是，“半蚀刻”是指用蚀刻液在待蚀刻物(例如铜层)上蚀刻出指定的深度，其中指定的深度小于该待蚀刻物的厚度。
请参阅图2，图2是本发明实施例所提供的电路板的线路制作方法的流程图，本发明的电路板的线路制作方法具体包括以下工序：
工序1，请参阅图3，提供一载体10。该载体包括基板11、覆盖于该基板11的上表面的铜层12以及覆盖于该铜层12的上表面的镍层(Ni)13。该基板11为一厚度为0.5mm～1.0mm的钢板。该铜层12通过电镀法等方式形成于该基板11的上表面，其厚度为3μm～5μm。该镍层13通过电镀法等方式形成于该铜层12的上表面，其厚度为0.5μm～1.0μm。该镍层13作为后续制程的分层界面。
可以理解，本发明中的载体10所采用的基板11不限于不锈钢板，在保证基板平整度及光洁度的基础上，也可采用铝板或生铁等作为基板。
工序2，请参阅图4A～图4C，在载体10的镍层13的表面形成多个第一线路图案15。工序2具体包括：
工序21，在载体10的顶面形成一第一铜层14。该第一铜层14通过电镀法等方法覆盖于该镍层13的上面，其厚度为20μm～30μm。
工序22，利用干膜蚀刻法在第一铜层14一表面上蚀刻出多个第一线路图案15。具体来说，在第一铜层14的上表面覆盖一第一干膜(dry film)100，之后进行曝光，将第一干膜100成形为未曝光部分100a和已曝光部分100b，接着对第一干膜100进行显影，图案化第一干膜100，接着利用蚀刻液蚀刻第一铜层14，使其形成多个截面为梯形的突起，最后去除第一干膜100。在本实施方式中，第一铜层14与第一干膜100的未曝光部分100a相对应的部分被蚀刻液蚀刻出指定的深度，从而使其他部分成形为多个横截面为梯形的第一线路图案15。该多个第一线路图案15为截面为梯形的突起，其构成电路板的第一线路层16的雏形，且其底部相互连接导通。
工序3，请参阅图5A～图5C，在多个第一线路图案15的上方形成一与该多个第一线路图案15相电性导通的双铜层结构。工序3具体包括：
工序31，在该多个第一线路图案15上压合介电层17，以使第一线路层16的多个第一线路图案15埋入于介电层17内。之后在该介电层17的表面形成第二铜层18。具体来说，向图5A所示的该多个第一线路图案15之间的间隙内及其上面填充介电层17，并于该介电层17的表面电镀形成该第二铜层18。该介电层17可为溶融状态的环氧树脂等的材料，其具有较高的介电常数。该第二铜层18通过化学镀铜法形成，构成一起氧化还原反应的晶种层。
工序32，对该第二铜层18进行半蚀刻(half etch)，之后通过激光打孔法在该介电层17内形成一连接孔(contact hole)20。具体来说，通过半蚀刻，该第二铜层18的厚度减为一半。通过激光打孔法，由半蚀刻后的第二铜层18的上表面至其中一个第二线路图案(本实施例中选择最大的第二线路图案)的上表面之间形成一倒梯形的凹部，该倒梯形的凹部即为该连接孔20。
工序33，利用通孔电镀法(Plating Through Hole，PTH)在该连接孔20内形成一导电柱24，同时在该第二铜层18的上面覆盖第三铜层25，从而形成上述的双铜层结构。
具体工艺为：通过电镀法，在半蚀刻后的该第二铜层18的上面覆盖一层厚度约为20μm～30μm的第三铜层25(又称电镀铜层)，并使铜填充至该连接孔20内，从而形成该导电柱24及该双铜层结构。该半蚀刻后的该第二铜层18与该第三铜层25构成电路板的第二线路层23的雏形。该导电柱24连接该第三铜层25的底面与该最大的第二线路图案的上表面，从而该第三铜层25与该多个第一线路图案15通过该导电柱24相互电性导通。
可以理解，本发明的导电柱24可以起到导通连接第一线路层16与第二线路层23的作用。本实施例中，仅形成了一个导电柱24，但导电柱24的数量没有特别的限定，可以根据需要设置多个。
工序4，请参阅图6，去除该载体10。具体来说，通过手动分板机或自动分板机将载体10的镍层13与该多个第一线路图案15的底面相互分离，从而去除该载体10。
工序5，请一并参阅图7及图8，对该多个第一线路图案15背离介电层17的一表面进行研磨、抛光以形成第一线路层16，同时对第三铜层25进行研磨、抛光，改变其厚度。本实施例的具体做法为：从多个第一线路图案15的底面向内研磨，通过对该多个第一线路图案15的位于打磨线L以下的部分进行打磨，从而减小该多个第一线路图案15的高度，改变由该多个第一线路图案15构成的线路的宽度(如图7中的α所示)以及各线路之间的间距(如图7中的β所示)，从而形成第一线路层16。之后，对第三铜层25进行打磨抛光，将该第三铜层25的厚度减小为约10μm～25μm。
可以理解，根据需要，可以任意改变该打磨线L的位置，从而可以打磨出具有不同线路形态的第一线路层16。
可以理解，第三铜层25的厚度也可于电镀时被形成为指定的厚度，而无需进行后续的打磨。
工序6，请参阅图9A及图9B，在第一线路层16及第三铜层25的外表面分别覆盖一第二干膜200，之后进行曝光、显影、蚀刻、去膜，将由第二铜层18(晶种层)和第三铜层25构成的双铜层结构蚀刻为宽度不一且间隔设置的多个第二线路图案，从而形成第二线路层23。之后，剥离该第一线路层16及该第二线路层23外表面的第二干膜200，形成一电路板的线路模组30。此时，该线路模组30由该第一线路层16、该介电层17、该导电柱24以及该第二线路层23共同构成。具体来说，对贴覆于第一线路层16的第二干膜200进行全曝光，之后通过显影去除掉贴覆于第一线路层16的第二干膜200；对贴覆于第三铜层25外表面的第二干膜200进行部分曝光，即不蚀刻的线路不曝光，通过显影后，贴覆于第三铜层25的第二干膜200被形成宽度不一且相互间隔设置的多个第二线路图案。更具体地，蚀刻时，与图案化后的第二干膜200相层合的双铜层结构不被蚀刻，而未被图案化后的第二干膜200覆盖的双铜层结构被蚀刻掉，从而形成了第二线路层23。该多个第二线路图案的梯形截面的朝向与该第一线路层16的多个第一线路图案15的梯形截面的朝向相同。第二线路层23露出于介电层17表面外。第二线路层23的多个第二线路图案的侧壁倾斜方向与第一线路层16的多个第一线路图案15的侧壁倾斜方向相一致。
工序7，请参阅图10，在该电路板的线路模组30的第一线路层16及第二线路层23的部分表面分别涂布阻焊膜26(solder mask)，之后进行曝光、显影，蚀刻掉与该第一线路层16的部分线路图案相对应的阻焊膜26，从而形成多个防焊开口。从而，位于该第一线路层16的表面的阻焊膜26上具有多个防焊开口，该多个防焊开口与该第一线路层16的部分第一线路图案15的底面一一对应设置；位于该第二线路层23的表面的阻焊膜26覆盖该第二线路层23的部分表面并且填充于该多个第二线路图案之间的间隙内。
工序8，对第一线路层16及第二线路层23的从阻焊膜26露出的铜面进行表面处理。具体做法为：在该第一线路层16的从阻焊膜26露出的多个第一线路图案15的铜面分别涂布有机保焊剂(Organic Solderability Preservatives，OSP)，同时，在该第二线路层23的从阻焊膜26露出的铜面涂布有机保焊剂。该有机保焊剂用于防止铜面被氧化。
工序9，请参阅图11，将电路板的线路模组30翻转，使第一线路层16位于上方，使第二线路层23位于下方，之后对该线路模组30进行封装处理。
具体地，首先，提供一底面设置有多个焊锡球的芯片27，将该多个焊锡球分别对应该第一线路层16的防焊开口设置，并将该多个焊锡球分别焊接于该第一线路层16的多个第一线路图案15的底面，使该芯片27与该第一线路层16相互电性导通。其次，在该第一线路层16上的阻焊膜26的表面以及该芯片27的外周形成模塑化合物28。此时，该模塑化合物28包覆该芯片27于其内，该第一线路层16的各第一线路图案15嵌埋于该介电层17中。最后，在该第二线路层23的自该阻焊膜26露出的铜层的表面焊接球垫(图未示)。此时，该球垫(ballpad)区域之线路形成于介电层17的表面。
相较于现有技术，采用本发明的电路板的线路制作方法在电路板上制作线路时，可以对传统的Tenting工艺的线路制作工序进行改良，利用干膜蚀刻法蚀刻图案成梯形的特性，在第一铜层14上蚀刻出由多个第一线路图案15构成的第一线路层16后，在该第一线路层16的上方压合介电层17，之后对该第一线路层16的底面进行研磨，经研磨抛光定义出埋线面的线宽及线距，且根据需要可弹性修正、调整线宽线距。因此，本发明的线路制作方法可有效避免过度蚀刻或无蚀刻所产生的断路及微短路。
本发明还提供一种采用上述的线路制作方法制造的电路板40。如图11所示，本发明的电路板40包括一介电层17、第一线路层16、第二线路层23、导电柱24、阻焊膜26、芯片27以及模塑化合物28。
具体来说，该第一线路层16和该第二线路层23分别形成于该介电层17的相对两侧。该导电柱24形成于该介电层17的内部，并且用于电性导通该第一线路层16和该第二线路层23。该阻焊膜26分别部分地覆盖于该第一线路层16和该第二线路层23的外表面。其中，位于该第一线路层16的表面的阻焊膜26上具有多个防焊开口，该多个防焊开口与该第一线路层16的部分第一线路图案15的底面一一对应设置；位于该第二线路层23的表面的阻焊膜26覆盖该第二线路层23的部分表面并且填充于该多个第二线路图案之间的间隙内。该芯片27通过多个焊锡球焊接于该第一线路层16的多个第一线路图案15的底面，从而与该第一线路层16相互电性导通。该多个焊锡球设置于该芯片27的底面，并且分别对应该第一线路层16的多个防焊开口设置。该模塑化合物28形成于该第一线路层16上的阻焊膜26的表面以及该芯片27的外周。即，该模塑化合物28将该芯片27包覆于其内。
进一步地，该第一线路层16与该第二线路层23均通过干膜蚀刻法形成。其中，该第一线路层16被蚀刻为多个相互间隔设置的第一线路图案15，且嵌埋于该介电层17中。该第二线路层23被蚀刻为截面亦为梯形的多个第二线路图案；该多个第二线路图案形成于该介电层17的表面，且部分自该阻焊膜26露出以焊接球垫。该第一线路层16的线路的梯形截面的朝向与该第二线路层23的线路的梯形截面的朝向相同。
此外，第一线路层16的各梯形线路具有蚀刻面与研磨面，且仅由电镀铜构成。然而，该第二线路层23的各梯形线路由化镀铜(晶种层)以及电镀铜构成。
相较于现有技术，本发明电路板40的第一线路层16及第二线路层23经过打磨、抛光而被定义出适当的线宽、线距及厚度，因此上下线路层的线路不易产生断路及微短路，因此具有较佳的性能，使用寿命较长。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种电路板的线路制作方法，其包括以下工序：
提供一第一铜层，在该第一铜层一表面进行半蚀刻出截面为梯形的多个突起，在该第一铜层形成有多个突起的一表面上压合介电层，对该第一铜层背离该介电层的另一表面进行研磨改变该多个突起的高度，以形成相互间隔设置且嵌埋于该介电层内的多个第一线路图案，该多个第一线路图案共同形成第一线路层；
该介电层的背离该第一线路层的一表面形成与该第一线路层相电性导通的双铜层结构，将该双铜层蚀刻成相互间隔设置且截面为梯形的多个第二线路图案，该多个第二线路图案露出于该介电层表面外，且共同形成第二线路层；
该第一线路层的多个第一线路图案朝向该介电层内嵌埋延伸方向与该第二线路层的多个第二线路图案从该介电层表面凸出延伸方向相一致，从而该第二线路层的多个第二线路图案的侧壁倾斜方向与该第一线路层的多个第一线路图案的侧壁倾斜方向相一致。
2.如权利要求1所述的电路板的线路制作方法，其特征在于，该电路板的线路制作方法还包括在该第一线路层的多个第一线路图案上压合介电层，之后通过化学镀铜法在该介电层的表面形成一晶种层，之后利用通孔电镀法在该介电层内形成一导电柱，同时在该晶种层的上面覆盖一电镀铜层的工序，该双铜层结构由该晶种层和该电镀铜层构成。
3.如权利要求2所述的电路板的线路制作方法，其特征在于，在该介电层的表面形成晶种层之后，还包括对该晶种层进行半蚀刻，之后通过激光打孔法在该介电层内形成一连接孔的工序，该导电柱形成于该连接孔内。
4.如权利要求3所述的电路板的线路制作方法，其特征在于，该第二线路层由该晶种层与该电镀铜层构成，且该第一线路层与该第二线路层通过该导电柱相互电性导通。
5.如权利要求4所述的电路板的线路制作方法，其特征在于，该电路板的线路制作方法还包括分别在该第一线路层及该第二线路层的部分表面涂布阻焊膜的工序以及在该第一线路层和该第二线路层的自该阻焊膜露出的铜面工序分别涂布有机保焊剂的工序。
6.如权利要求5所述的电路板的线路制作方法，其特征在于，该电路板的线路制作方法还包括在该第一线路层及该二线路层的表面分别涂布阻焊膜之后，进行曝光、显影，蚀刻掉与该第一线路层的部分突起相对应的阻焊膜，以形成防焊开口的工序。
7.如权利要求6所述的电路板的线路制作方法，其特征在于，该电路板的线路制作方法还包括对由该第一线路层、该介电层、该导电柱以及该第二线路层构成的线路模组进行封装处理的工序；该工序具体包括：
提供一底面设置有多个焊锡球的芯片，将该多个焊锡球分别对应该第一线路层的间隙设置，并将该多个焊锡球分别焊接于该第一线路层的多个第一线路图案的底面，使该芯片与该第一线路层相互电性导通；
在该第一线路层上的该阻焊膜的表面以及该芯片的外周形成模塑化合物，使该模塑化合物包覆该芯片于其内。
8.如权利要求1所述的电路板的线路制作方法，其特征在于，该电路板的线路制作方法还包括提供一载体的工序，该载体包括一基板、一覆盖于该基板的表面的铜层以及一覆盖于该铜层的表面的镍层，该铜层及该镍层均通过电镀形成；该铜层覆盖于该镍层的上面，该载体于形成该双铜层结构之后被去除。
CN201510726669.3A 2015-10-29 2015-10-29 电路板的线路制作方法及利用该方法制作的电路板 Active CN106658977B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510726669.3A CN106658977B (zh) 2015-10-29 2015-10-29 电路板的线路制作方法及利用该方法制作的电路板
TW104138178A TWI615071B (zh) 2015-10-29 2015-11-19 封裝基板之線路製作方法及利用該方法製作之封裝基板
US14/967,907 US9992873B2 (en) 2015-10-29 2015-12-14 Method of manufacturing a package substrate
US15/953,560 US10412835B2 (en) 2015-10-29 2018-04-16 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510726669.3A CN106658977B (zh) 2015-10-29 2015-10-29 电路板的线路制作方法及利用该方法制作的电路板

Publications (2)

Publication Number Publication Date
CN106658977A CN106658977A (zh) 2017-05-10
CN106658977B true CN106658977B (zh) 2019-11-12

Family

ID=58635287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510726669.3A Active CN106658977B (zh) 2015-10-29 2015-10-29 电路板的线路制作方法及利用该方法制作的电路板

Country Status (3)

Country Link
US (2) US9992873B2 (zh)
CN (1) CN106658977B (zh)
TW (1) TWI615071B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107708297A (zh) * 2017-08-31 2018-02-16 深圳崇达多层线路板有限公司 一种基于焊盘的电镀引线设计
CN108133886A (zh) * 2017-12-11 2018-06-08 上海申和热磁电子有限公司 一种dbc基板背面研磨的方法
US10615109B2 (en) * 2018-05-10 2020-04-07 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor device package and method of manufacturing the same
KR102698875B1 (ko) * 2018-12-13 2024-08-27 엘지이노텍 주식회사 인쇄회로기판
TWI727651B (zh) * 2020-02-10 2021-05-11 仁寶電腦工業股份有限公司 多層線路板
CN113630977B (zh) * 2020-05-06 2023-01-17 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US6660941B2 (en) * 2001-02-21 2003-12-09 Sony Corporation Electronic parts mounting board and production method thereof
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
CN101593705A (zh) * 2008-05-29 2009-12-02 欣兴电子股份有限公司 芯片载板的制造方法
CN101728355A (zh) * 2008-11-03 2010-06-09 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法
CN101888738A (zh) * 2009-05-13 2010-11-17 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
CN103915421A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 用于形成堆叠封装件的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19620095B4 (de) * 1996-05-18 2006-07-06 Tamm, Wilhelm, Dipl.-Ing. (FH) Verfahren zur Herstellung von Leiterplatten
US6663946B2 (en) * 2001-02-28 2003-12-16 Kyocera Corporation Multi-layer wiring substrate
JP2002329966A (ja) * 2001-04-27 2002-11-15 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板及び多層配線板
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7632753B1 (en) * 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
TW200919601A (en) * 2007-10-26 2009-05-01 Fupo Electronics Corp Elastic bumps on tilt sidewall and method of manufacturing same
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
TWI447864B (zh) * 2011-06-09 2014-08-01 Unimicron Technology Corp 封裝基板及其製法
US8866311B2 (en) * 2012-09-21 2014-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having pillars and related methods
US9659853B2 (en) * 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US6660941B2 (en) * 2001-02-21 2003-12-09 Sony Corporation Electronic parts mounting board and production method thereof
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板
CN101189924A (zh) * 2005-06-01 2008-05-28 三井金属矿业株式会社 电路基板形成用铸型及其制造方法、电路基板及其制造方法、多层层压电路基板的制造方法以及导电孔的形成方法
CN101593705A (zh) * 2008-05-29 2009-12-02 欣兴电子股份有限公司 芯片载板的制造方法
CN101728355A (zh) * 2008-11-03 2010-06-09 巨擘科技股份有限公司 多层基板的导孔结构及其制造方法
CN101888738A (zh) * 2009-05-13 2010-11-17 日月光半导体制造股份有限公司 具有侧斜面的线路层组件的内埋式基板及其制造方法
CN103915421A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 用于形成堆叠封装件的方法和装置

Also Published As

Publication number Publication date
TW201720255A (zh) 2017-06-01
US20170127519A1 (en) 2017-05-04
US9992873B2 (en) 2018-06-05
TWI615071B (zh) 2018-02-11
CN106658977A (zh) 2017-05-10
US20180235085A1 (en) 2018-08-16
US10412835B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN106658977B (zh) 电路板的线路制作方法及利用该方法制作的电路板
CN101896036B (zh) 多层基板及其制造方法
US7752752B1 (en) Method of fabricating an embedded circuit pattern
CN104349589B (zh) 印刷电路板以及印刷电路板及其盘中孔的制作方法
JP2005005721A (ja) 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN103681565B (zh) 具有柱体的半导体封装基板及其相关方法
JP5576546B2 (ja) 配線基板の製造方法
CN1767719B (zh) 多层基板及其制造方法
CN104821371A (zh) 一种led集成封装基板的制作方法
US20230337369A1 (en) Stencil mask and stencil printing method
JP5640667B2 (ja) 回路基板の製造方法
CN104798452B (zh) 使用零底切技术在印刷电路板上形成触垫的方法与构件
JP5860303B2 (ja) 配線基板およびその製造方法
JP5640613B2 (ja) 半導体パッケージ基板の製造方法
TWI728410B (zh) 電路板結構及其製作方法
TWI685939B (zh) 封裝基板及其製法
CN108235558A (zh) 线路板结构及其制作方法
US20140284090A1 (en) Thin film substrate and method for manufacturing the same
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US20230147650A1 (en) Method of manufacturing multi-layer circuit board including extreme fine via and multi-layer circuit board manufactured by the same
KR20170067180A (ko) 회로기판 제조방법
TWI437942B (zh) 線路板及其製作方法
TW201618629A (zh) 轉接板的製作方法
CN118538614A (zh) 封装基板的制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230926

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right