JP2005005721A - 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ - Google Patents

半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ Download PDF

Info

Publication number
JP2005005721A
JP2005005721A JP2004174651A JP2004174651A JP2005005721A JP 2005005721 A JP2005005721 A JP 2005005721A JP 2004174651 A JP2004174651 A JP 2004174651A JP 2004174651 A JP2004174651 A JP 2004174651A JP 2005005721 A JP2005005721 A JP 2005005721A
Authority
JP
Japan
Prior art keywords
insulating substrate
circuit pattern
semiconductor package
manufacturing
package according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004174651A
Other languages
English (en)
Inventor
Kyoung-Sei Choi
敬世 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005005721A publication Critical patent/JP2005005721A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49227—Insulator making

Abstract

【課題】ＬＣＤ駆動用として使われる半導体パッケージの配線基板、その製造方法及びそれを利用した半導体パッケージを提供する。
【解決手段】絶縁基板１００に陰刻形態にインプリントされた回路パターン形成領域を先に作った後、前記回路パターン形成領域を埋め込む金属材質の回路パターン１１０を形成する半導体パッケージ用の配線基板の製造方法。したがって、ＬＣＤ駆動用として使われる半導体パッケージの配線基板を製造する過程で写真工程を省略してコスト節減及び生産性の向上効果が得られ、金属材質の回路パターン１１０を作る過程で発生する欠陥を防止して製品の信頼性を改善し、微細線幅を有する回路パターンをさらに効率的に作られる。
【選択図】図２１

Description

本発明は半導体パッケージに係り、より詳細には、ＬＣＤ駆動用半導体パッケージ（ＬＤＩ：ＬＣＤＤｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅ ｃｉｒｃｕｉｔ）に使われる配線基板及びそれを利用した半導体パッケージに関する。
最近、半導体装置の薄型化、小型化、高集積化、高速化及び多ピン化趨勢によって半導体チップ実装分野では可撓性材質の絶縁基板を使用する配線基板の使用が増えている。
配線基板はポリイミド樹脂などの絶縁材料で構成された薄いフィルムに配線パターン及びそれと連結されたリ―ドが形成された構造であって、半導体チップ上にあらかじめ製作されたバンプと配線基板の配線パターンとを一括に接合させるタブ（ＴＡＢ：Ｔａｐｅ Ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）技術の適用が可能である。このような形態の半導体パッケージはＬＣＤ装置の駆動用素子として主に利用され、テープキャリアパッケージ（ＴＣＰ：Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、あるいはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージという。
前述したＬＣＤ駆動用半導体パッケージのうち配線基板の構造を含む特許が特許文献１に「ＬＣＤ ＤＲＩＶＥＲ ＩＣ ＣＨＩＰ」という題目で２００２年２月７日に公開された。
図１は、従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するためのフローチャートであり、図２ないし図１１は配線基板の製造工程を詳細に説明するために示した図面である。
従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板を製造する工程は、まず配線基板の本体として使われる絶縁基板を製造するために絶縁基板製造用高分子溶液１２を鋳造平板１０に塗布して乾燥させて溶剤を蒸発させた後、熱処理して硬化させる。前記熱処理はキュアリングを意味する（図２、図１のＳ５０）。次いで、前記硬化された絶縁基板にさらにポストキュアリングを進めて（Ｓ５２）、熱処理された絶縁基板１２の交差結合の強度を強化させて絶縁基板の密度を高めた後、これを分離させる（図３）。
次いで、前記絶縁基板の前面に銅よりなった配線パターンを形成するためのシード層１４をニッケル、クロム合金、又は銅を使用して形成する（図４、図１のＳ５４）。前記シード層１４は後続工程で形成された銅プレート層（図５の１６）と絶縁基板１２との間の接着力を強化させるための目的で形成される。前記シード層１４はスパッタリング法を使用して形成できる。
前記シード層１４が形成された絶縁基板に電解メッキを進めて、前記シード層１４上に銅プレート層１６を形成する（図５、図１のＳ５６）。その後、前記銅プレート層１６上に写真及びエッチング工程を進めるためのフォトレジスト１８を塗布する（図６）。
この時、前記フォトレジスト１８を塗布する前に前記銅プレート層１６にソフトエッチングを進めて配線パターンの全体の厚さをさらに薄く調節するか、銅プレート層１６の表面に形成された酸化防止膜（図示せず）を除去する工程を選択的に進行することもできる。
前記フォトレジスト１８にフォトマスク（図示せず）を使用して露光工程を進行した（図７）後、現像工程を進めてフォトレジストパターン２０を形成する（図８）。次いで、前記フォトレジストパターン２０をエッチングマスクとして使用して下部のシード層１４及び銅プレート層１６をエッチングして回路パターン２２を形成する（図９、Ｓ５８）。この時、前記回路パターン２２の形成はウェットエッチングで進行でき、前記ウェットエッチングが終わった後にはフォトレジストパターン２０を除去する。
前記回路パターン２２が形成された絶縁基板上の一部にソルダレジスト２４をコーティングさせて形成した（図１０、図１のＳ６０）後、前記ソルダレジスト２４が形成されていない回路パターン２２にメッキ部２６を形成して（図１１、図１のＳ６２）ＬＣＤ駆動用半導体パッケージに使われる配線基板の製造を完了する。
前述した従来技術によるＬＣＤ駆動用半導体素子に使われる配線基板の製造方法は、絶縁基板１２上に回路パターン２２を陽刻形態に作る特徴がある。したがって、全体製造工程は絶縁基板製造工程（図２及び図３）、ＦＣＣＬ（Ｆｌｅｘｉｂｌｅ Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）工程（図４及び図５）及び回路パターン加工工程（図６〜図１１）に大別される。したがって、細部工程が多過ぎるので、不良が発生する恐れがあり、製造工程を簡単に設計するか、製造コストを節減し難い実情である。
米国特許出願公開第２００２−００１５１２８号明細書
本発明が解決しようとする技術的課題は、既存の写真工程を利用した回路パターン形成工程をインプリント工程に変換することによって全体的な製造工程を簡単にし、生産性を高め、不良発生を減らし、製造コストを下げられる半導体パッケージ用配線基板を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記半導体パッケージ用配線基板の製造方法を提供するところにある。
前記技術的課題を解決するために本発明は、半導体パッケージを製造するための基板であって、可撓性材質であり、回路パターン形成領域が陰刻形状にインプリントされた絶縁基板と、前記絶縁基板で陰刻形状にインプリントされた回路パターン形成領域を埋め込む金属材質の回路パターンと、前記回路パターンの上部を覆うメッキ部及び前記回路パターンの上部を覆うソルダレジストと、を具備することを特徴とする半導体パッケージ用配線基板を提供する。
本発明の望ましい実施例によれば、前記回路パターン形成領域は金型を使用して作られ、前記金型は金属材質、あるいは透明な石英材質であることが望ましい。
前記絶縁基板は熱硬化性材質、あるいは光により硬化速度が速くなる光硬化性材質であって、ポリイミド及びポリベンズオキサゾールよりなった耐久性及び耐熱性に優れた絶縁物質群から選択された１つであることが望ましい。
前記金属材質の回路パターンはニッケル、クロム及び銅よりなった金属群から選択された何れか１つを含む材質であることが望ましく、前記メッキ部は金、ニッケル及び錫よりなった金属群から選択された何れか１つを含む材質であることが望ましく、前記絶縁基板はＣＯＦパッケージ用配線基板であることが望ましい。
前記他の技術的課題を解決するための本発明による半導体パッケージ用配線基板の製造方法は、まず回路パターン形成領域は陰刻形状にインプリントされて可撓性を有する半導体パッケージ製造用絶縁基板を準備する。次いで、前記絶縁基板の陰刻形状の回路パターン形成領域に金属材質の回路パターンを形成する。最後に前記回路パターン上にメッキ部及びソルダレジストを形成する。
前記絶縁基板を準備する段階は、まず絶縁基板に回路パターン形成領域を作れる金型を準備する。その後、絶縁基板鋳造用の高分子溶液を塗布して乾燥させた後、プレキュアリングを進める。前記プレキュアリングが進行された絶縁基板に前記金型を利用して陰刻形状にインプリントされた回路パターン形成領域を作る。前記回路パターン形成領域が作られた絶縁基板にさらにキュアリングを進めて絶縁基板として使われるフィルムを作る。
前記絶縁基板を準備する段階は他の方法でも可能である。詳細に説明すれば、まず、絶縁基板に回路パターン形成領域が作られる金型を準備する。次いで、絶縁基板鋳造用の高分子溶液を１次に塗布して乾燥させた後、プレキュアリングを進める。次いで、前記絶縁基板鋳造用の高分子溶液を２次に塗布して乾燥させる。その後、前記金型を利用して前記絶縁基板鋳造用の高分子溶液で作られた絶縁基板に陰刻形状にインプリントされた回路パターン形成領域を作る。前記回路パターン形成領域が作られた絶縁基板にキュアリングを進めて絶縁基板として使われるフィルムを作る。
望ましくは、前記金型を利用して絶縁基板に陰刻形状にインプリントされた回路パターン形成領域を作る時に２００〜３６０℃の高熱を加えるか、光を照射して絶縁基板鋳造用の高分子溶液の硬化速度を速める。
前記陰刻形状の回路パターン形成領域を満たす回路パターンを形成する方法はスパッタリング、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）及び電解メッキ法よりなった薄膜形成方法のうち選択された何れか１つを使用するか、それを混合して使用可能である。
望ましくは、前記回路パターンを形成する工程はウェットエッチング、ドライエッチング、化学機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）及びバッフィングよりなったエッチング方法のうち選択された何れか１つが使われうる。
また、本発明の他の実施例によれば、前記回路パターンを形成する工程は導電性金属材質のペーストを前記陰刻形状に形成された回路パターン形成領域に埋め込む方法で形成できる。
本発明によれば、ＬＣＤ駆動用として使われる半導体パッケージ用配線基板を製造する過程でフォトレジストを使用する写真工程を省略して工程を単純化させて費用節減効果及び生産性向上効果が得られる。
そして、金属材質の回路パターンを作る過程で発生する可能性のある欠陥を防止し、配線基板の信頼性を改善し、微細線幅を有する回路パターンをさらに効率的に作ることができる。
本発明によれば、最初に、回路パターンを陰刻形状に作ってフォトレジストを使用した写真工程を省略することによって全体的な工程が簡単になる。これによって生産性が改善される効果がある。
第２に、現在までは絶縁基板のみを作る製造業者、ＦＣＣＬ製造業者、回路パターン加工業者がそれぞれ別途の場所で半導体パッケージ用配線基板を加工した。しかし、本発明のように回路パターン形成領域を陰刻形状に作る場合には絶縁基板の準備から回路パターンの加工まで１箇所で加工する一括生産ラインの構築が可能である。これによって半導体パッケージ用の配線基板に対する製造コストが下げられる。
第３に、本発明による半導体パッケージ用配線基板製造工程は複数列を有する絶縁基板が製造可能であるために生産性が向上する。
第４に、回路パターンが絶縁基板の内部に陰刻形状に形成されるためにユーザー側で回路パターンが破損する欠陥を防止でき、回路パターンの耐屈曲性が改善される。
第５に、本発明による回路パターンは絶縁基板内部に陰刻形状に埋められるために、回路パターンの側面に存在する非正常的な成長部、すなわちウィスカーによる隣接回路パターン間の合線が防止できる。前記ウィスカーはメッキ工程以後に発生する非正常的に成長された欠陥を意味する。したがって、微細線幅を有する回路パターンを形成するのに有利である。
第６に、既存には回路パターンの下段部のみが絶縁基板と接着されるために絶縁基板と回路パターンとの間の接着強度が弱かった。しかし、本発明では回路パターンの下段部を含んで側面部まで絶縁基板と接着されるために絶縁基板と回路パターンとのピール強度がさらに強く改善される。
第７に、フォトレジストを使用した写真工程の代りに陰刻形状の回路パターン形成領域を利用して回路パターンを形成するために既存のフォトレジストを利用してエッチング工程で形成された回路パターンよりもさらに精巧で、細い線幅を有する回路パターンが形成できる。
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、後述する実施例は本発明を限定しようとする意味でなく、本発明の属する技術分野の当業者に本発明の開示が実施可能な形態に完全になるように発明の範疇を知らせるために提供される。
本明細書で、半導体パッケージ用配線基板は最も広い意味で使用しており、ＣＯＦパッケージ用配線基板のような特定半導体パッケージのみを限定することではない。
本発明はその精神及び必須の特徴を離脱せずに他の方式で実施できる。例えば、前記望ましい実施例においては配線基板がＣＯＦパッケージ用であるが、これはＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）、あるいはＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージと同じであっても良い。また、絶縁基板に形成された回路パターン形成領域を製造する方法と、メッキ部及びソルダレジストを作る方法は本発明が属する技術分野の当業者によって多くの変形が可能である。下記の望ましい実施例で記載した内容は例示的なものであり、限定する意味ではない。
図１２は、本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するためのフローチャートである。
図１２を参照すれば、本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造方法は、まず、絶縁基板に回路パターン形成領域を陰刻形状にインプリントできる金型を製作する（Ｓ１００）。前記金型は板状、あるいはドラム状であって複数のパターンが形成されたものでありうる。次いで、高分子溶液を塗布し、これを乾燥させて絶縁基板を鋳造する（Ｓ１１０）。前記金型で前記絶縁基板に回路パターン形成領域を陰刻形状にインプリントする（Ｓ１２０）。その後、キュアリングを進めて（Ｓ１３０）、絶縁基板の密度を高める。
前記回路パターン形成領域が作られた絶縁基板にシード層を形成する（Ｓ１４０）。次いで、前記シード層上にさらに銅プレート層を形成する（Ｓ１５０）。次いで、前記シード層及び銅プレート層よりなった回路パターンが前記陰刻形状の回路パターン形成領域を完全に満たすようにエッチングを進める（Ｓ１６０）。
その後、前記回路パターンが形成された絶縁基板上にソルダレジストを形成し（Ｓ１７０）、メッキ部を形成する（Ｓ１８０）。本発明によるＬＤＩに使われる配線基板の製造工程は回路パターンを絶縁基板上に陽刻形状に作らずに、回路パターン形成領域に象嵌技法を使用して金属材質の回路パターンを形成する特徴を有する。
図１３ないし図２１は、本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面及びフローチャートである。
図１３は、本発明によって絶縁パターンの回路パターン形成領域を作るのに使われる金型の断面図である。
図１３を参照すれば、まず、絶縁基板に陰刻形状の回路パターン形成領域が作られる新しい金型２００を製作する。前記金型２００は金属材質あるいは透明な石英材質で作られる。前記金型２００には回路パターン形成領域を作るのに使われる陽刻部２０２が含まれている。前記陽刻部２０２の形態は陰刻形状の回路パターン形成領域の形態と相互対応する。前記陽刻部２０２の幅は７〜１５μｍであることが望ましい。また、前記陽刻部２０２の高さは望ましくは全体絶縁基板厚さの１６〜３２％の厚さに形成することが適している。本発明の望ましい実施例によれば、前記陽刻部２０２の高さは５〜１５μｍの範囲であることが適している。
前記透明な石英を金型２００の材質として使用する理由は、金型２００を使用して絶縁基板に回路パターン形成領域をインプリントする時に光が透過されうるためである。すなわち、絶縁基板の材質が光により硬化速度が速くなる光硬化性材質、例えば感光剤が含まれているポリイミドあるいはポリベンズオキサゾールの場合に、効果がある。
図１４は、絶縁基板を鋳造する工程を説明するための断面図であり、図１５は、フローチャートである。
図１４及び図１５を参照すれば、まず、絶縁基板を作るのに使われる鋳造容器１０２を準備する。前記鋳造容器１０２は精巧な平面を有する移動式あるいは固定式平板であって、絶縁基板鋳造用の高分子溶液１００を前記鋳造容器１０２上に塗布する。必要に応じて空気圧を利用して塗布された高分子溶液が平板面と接触せずに浮遊して移動されうる。前記鋳造容器１０２上に絶縁基板鋳造用の高分子溶液１００を約１０〜１００μｍの厚さに塗布する。次いで、１５０℃以下の温度で乾燥させ、１８０〜２４０℃の温度でプレキュアリングを進めて前記絶縁基板鋳造用の高分子溶液１００が液体状態から固体状態に遷移する前のゲル状態に作る。その後、前記金型２００を前記絶縁基板鋳造用の高分子溶液１００上で押して陰刻形状になった回路パターン形成領域、すなわち金型の陽刻部２０２により押される領域を作る。
前記絶縁基板鋳造用の高分子溶液１００は硬化された後で耐熱性及び耐久性に優れた材質であって、ポリイミド、ポリベンズオキサゾール成分の高分子溶液でありうる。前記ポリイミド、ポリベンズオキサゾール成分の高分子溶液は感光剤を添加すれば、光硬化性物質で作られる。この時、金型は透明な石英材質で作られたものが使用できる。
この時、前記金型２００で絶縁基板鋳造用の高分子フィルム１００を押す時に２００〜３６０℃の熱を加えるか、光を照射して１次キュアリングを同時に進行する。前記１次キュアリングが終われば、絶縁基板鋳造用の高分子フィルム１００に収縮が発生する。したがって、絶縁基板鋳造用の高分子フィルム１００は容易に鋳造容器１０２から離れて分離される。
その後、金型を離型した状態で２００〜３６０℃の温度で２次キュアリングを進めるが、これは生産性を確保しながら同時に絶縁基板鋳造用の高分子フィルム１００内の交差結合の強度を高めて絶縁基板１００の密度を高めるためである。前記プレキュアリング、１次キュアリング及び２次キュアリングの温度は前記絶縁基板鋳造用の高分子溶液１００の成分によって変化する。
図１６は、前記２次キュアリングが完了された絶縁基板１００の断面図である。
図１６を参照すれば、前記絶縁基板鋳造用の高分子溶液１００で作られた絶縁基板１００の上部表面には回路パターン形成領域１１４が金型（図１３の２００）により形成されている。前記回路パターン形成領域１１４は従来技術で使われるフォトレジストを利用した写真工程を省略させる本発明の目的を達成する核心手段であって、半導体パッケージ用配線基板の製造工程を単純化させる。次いで、前記絶縁基板１００にスプロケットのホールを空け、これをリールに巻いて金属材質の回路パターン形成のために他の場所に移送する。したがって、陰刻形状の回路パターン形成領域１１４を絶縁基板１００に複数の列で大量に作る場合、全体的な生産性を向上させうる長所がある。
図１７は絶縁基板上にシード層を形成した断面図である。
図１７を参照すれば、前記絶縁基板１００上に回路パターンとして使われる金属と絶縁基板１００との間の接着力を改善するために１次にクロムとニッケル、銅の合金よりなったシード層１０４をスパッタリング法で蒸着する。前記シード層１０４はニッケル、亜鉛、クロム及び銅よりなった導電性金属群から選択された何れか１つの物質あるいはその合金を使用して他の方法でも形成できる。
図１８は、前記シード層が形成された絶縁基板上に銅プレート層を形成した時の断面図である。
図１８を参照すれば、前記シード層１０４が形成された結果物に電解メッキを進めて電解メッキ層、例えば銅プレート層１０６を十分な厚さに形成する。したがって、シード層１０４及び銅プレート層１０６よりなった回路パターン形成のための金属材質が、回路パターン形成領域が既に作られている絶縁基板１００上に形成される。本実施例ではスパッタリング法と電解メッキ法とを利用して回路パターンとして使われる金属材質を形成したが、これはスパッタリング法、ＣＶＤ法及び電解メッキ法などを適切に混合する他の方法でも形成できる。
図１９は、前記回路パターン材質をエッチングして回路パターンを形成した後の断面図である。
図１９を参照すれば、前記シード層１０４と銅プレート層１０６とよりなった金属材質が形成された絶縁基板１００にエッチバッグのようなエッチングを進めて絶縁基板１００の陰刻形状の回路パターン形成領域にのみ金属材質の回路パターン１１０が充填されるようにする。前記エッチバッグはフォトレジストを使用しないエッチングとして、ウェットエッチング、ドライエッチング、ＣＭＰ及びバッフィングと同じ工程が使用できるが、本実施例ではウェットエッチングを使用してエッチバッグ工程を進行した。
図２０は、前記回路パターンが形成された絶縁基板上にソルダレジストを形成した時の斜視図である。
図２０を参照すれば、前記回路パターン１１０が形成された絶縁基板１００上にソルダレジスト１０８を形成する。前記ソルダレジスト１０８は絶縁物質であり、前記絶縁基板１００上に露出された回路パターン１１４が他の導電物質により合線されることを防止し、外部の衝撃から回路パターン１１０を保護する目的で使われる。この時、外部回路と連結される回路パターンは別途にメッキ部を形成するためにソルダレジスト１０８を塗布しない。
図２１は、ソルダレジストが形成された絶縁基板上にメッキ部を形成した斜視図である。
図２１を参照すれば、前記ソルダレジスト１０８が塗布されていない回路パターン１１０にメッキ部１１２を形成する。前記メッキ部１１２は回路パターン１１２を外部回路と連結する時にコンタクト抵抗を下げるために使われる。前記メッキ部１１２の材質としては、導電性に優れた金、ニッケル及び錫などのような金属群から選択された何れか１つの材質、あるいはその合金であることが適切である。
＜第１変形例＞
図２２は、本発明の第１変形例を説明するための断面図であり、図２３は、本発明の第１変形例を説明するためのフローチャートである。本変形例は絶縁基板１００を準備する段階を他の方法に若干変形したものである。
図２２及び図２３を参照すれば、前述した実施例には絶縁基板を１回の鋳造で形成したが、前記絶縁基板は２回に分けて鋳造することもできる。詳細に説明すれば、まず、鋳造容器１０２に絶縁基板鋳造用の高分子溶液１００Ａを１次に塗布して下部絶縁基板に対する鋳造を進める（Ｐ１１０）。前記１次に鋳造される絶縁基板鋳造用の高分子溶液１００Ａの厚さは全体絶縁基板の厚さから回路パターン形成領域の厚さほどを引いた厚さに形成する。本実施例では絶縁基板の全体厚さが３８μｍである場合、前記１次に鋳造される絶縁基板鋳造用の高分子溶液１００Ａの厚さは３０μｍである。
その後、前記絶縁基板鋳造用の高分子溶液１００Ａにプレキュアリングを進める（Ｐ１１２）。前記プレキュアリングが終わった鋳造容器１０２にさらに２次に絶縁基板鋳造用の高分子溶液１００Ｂを塗布した後（Ｐ１１４）、さらにプレキュアリングを進めて（Ｐ１１６）上部絶縁基板に対する鋳造を進める。望ましくは、前記２次に鋳造される絶縁基板鋳造用の高分子溶液１００Ｂの厚さは絶縁基板全体厚さの１６〜３２％の厚さに形成することが適している。本実施例では前記絶縁基板の全体厚さが３８μｍである場合、前記２次に鋳造される絶縁基板鋳造用の高分子溶液１００Ｂの厚さは約８μｍである。
次いで、図１３に示された金型を使用して前記２次に注がれた絶縁基板鋳造用の高分子溶液１００Ｂに陰刻形状にインプリントされた回路パターン形成領域１１４を作る。この時にも前述した実施例と同一に２００〜３６０℃範囲の高熱を印加するか、光を照射して１次キュアリングを同時に進める（Ｐ１１８）。その後、絶縁基板１００を形成するのに使われる高分子溶液に対する交差結合を強化させて絶縁基板の密度を高めるための２次キュアリングを進めて（Ｐ１２０）ＬＣＤ駆動用半導体パッケージに使われる絶縁基板を準備する。
＜第２変形例＞
図２４は、本発明の第２変形例を説明するための断面図である。
図２４を参照すれば、前述した実施例では回路パターン材質を形成する方法がスパッタリング法、化学気相蒸着法及び電解メッキ法などを混合して使用したが、これは導電性金属を構成成分とするペースト１１６を前記回路パターン形成領域１１４にスクイズプレート１２０を使用して押し込める方法でも形成可能である。すなわち、前記陰刻形状よりなった回路パターン形成領域１１４にのみ金属材質の回路パターンを埋め込む方法であれば、何れも使用可能である。
＜第３変形例＞
図２５は、本発明の第３変形例を説明するためのフローチャートである。
図２５を参照すれば、前述した実施例ではソルダレジストを先に塗布し、その後にメッキ部を形成する後メッキ方式を採択したが、本変形例はメッキ部を先に形成し、ソルダレジストを形成する先メッキ方式である。詳細に説明すれば、絶縁基板準備段階及び回路パターン形成段階（Ｓ１００〜Ｓ１６０）は前述した実施例と同じ方式で進める。その後、前記回路パターンにメッキ部を先に形成した（Ｓ１８０）後、外部回路と連結していない回路パターンに対してソルダレジストを塗布する（Ｓ１７０）。
また、前記ソルダレジスト塗布（Ｓ１７０）が終わった後で前記メッキ部をさらにメッキする二重メッキ方式を使用する場合もある。
以下、本発明のよる半導体パッケージ用配線基板を使用したＣＯＦ半導体パッケージの構造について図２６を参照して詳細に説明する。
図２６を参照すれば、本発明の望ましい実施例によるＣＯＦ半導体パッケージは、絶縁基板１００に埋没された形態で形成された回路パターン１１０と、前記回路パターン１１０の末端部上の所定領域に形成されたメッキ部１１２と、前記メッキ部１１２を除外した領域の回路パターン１１０上に形成されたソルダレジスト１０８と、を含む。前記絶縁基板１００上に半導体チップ３００がフリップチップ形態に回路パターン１１０上に形成されたメッキ部１１２と接続されている。前記半導体チップ３００の上面には外部連結端子として使われるパッド（図示せず）と連結された電極３１０が形成されている。前記電極３１０はバンプ、あるいはソルダボール形態に形成することが望ましい。前記半導体チップ３００と絶縁基板１００との間の空間は封止樹脂３２０で充填されている。
本発明では前記半導体チップ３００の背面が露出されている形態であるが、前記半導体チップ３００の背面を封止樹脂３２０で完全に密封するように形成することもできる。
また、本発明では前記ソルダレジスト１０８を形成した後、メッキ部１１２を形成して前記ソルダレジスト１０８とメッキ部１１２とが相互重ならない形態である。しかし、前記メッキ部１１２を先に形成した後、前記ソルダレジスト１０８を形成する方法も可能である。この場合、前記ソルダレジスト１０８と前記メッキ部１１２とが相互重畳される形態を有することもできる。
図面では前記半導体チップ３００がバンプ、あるいはソルダボール形態の電極３１０を通じてフリップチップ形態に前記メッキ部１１２と連結されることとなっているが、これを変形することもできる。すなわち、半導体チップ３００の背面を前記絶縁基板１００上に接着手段を使用して付着させた後、前記半導体チップ３００のパッドと前記メッキ部１１２とをワイヤーボンディングさせるか、リ―ドを使用して連結することも可能である。
本発明は前記した実施例に限定されず、本発明が属した技術的思想内で当業者により多くの変形が可能であることが明白である。
本発明の産業上利用可能分野は、ＬＣＤ素子用半導体素子及びそれに使用される配線基板に関わる。
従来技術によるＬＤＩに使われる配線基板の製造工程を説明するためのフローチャートである。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 従来技術によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するためのフローチャートである。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示したフローチャートである。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した断面図である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 本発明によるＬＣＤ駆動用半導体パッケージに使われる配線基板の製造工程を説明するために示した図面である。 本発明の第１変形例を説明するための断面図である。 本発明の第１変形例を説明するためのフローチャートである。 本発明の第２変形例を説明するための断面図である。 本発明の第３変形例を説明するためのフローチャートである。 本発明による配線基板を使用したＣＯＦ構造の半導体パッケージに対する断面図である。
符号の説明
１００ 絶縁基板
１０４ シード層
１０６ 銅プレート層
１０８ ソルダレジスト
１１０ 金属材質の回路パターン

Claims (42)

  1. 回路パターン形成領域が陰刻形状を有する絶縁基板と、
    前記絶縁基板内の陰刻形状の回路パターン形成領域を埋め込む金属材質の回路パターンと、
    前記回路パターン上部を覆うメッキ部と、
    前記回路パターンの上部を覆うソルダレジストと、
    を具備することを特徴とする半導体パッケージ製造用の配線基板。
  2. 前記絶縁基板の陰刻形状はインプリント技法を利用して形成されたことを特徴とする請求項１に記載の半導体パッケージ製造用の配線基板。
  3. 前記絶縁基板は可撓性を有することを特徴とする請求項１に記載の半導体パッケージ製造用の配線基板。
  4. 前記絶縁基板は熱硬化性樹脂あるいは光硬化性樹脂を材質とすることを特徴とする請求項１に記載の半導体パッケージ製造用の配線基板。
  5. 前記絶縁基板はポリイミドあるいはポリベンズオキサゾールを基本材質とすることを特徴とする請求項４に記載の半導体パッケージ製造用の配線基板。
  6. 前記ソルダレジストは前記メッキ部が形成された領域を除外した回路パターン上にのみ形成されたことを特徴とする請求項１に記載の半導体パッケージ製造用の配線基板。
  7. 前記回路パターンの幅は７〜１５μｍの範囲であることを特徴とする請求項６に記載の半導体パッケージ製造用の配線基板。
  8. 前記回路パターンの高さは前記絶縁基板全体厚さの１６〜３２％の範囲であることを特徴とする請求項６に記載の半導体パッケージ製造用の配線基板。
  9. 前記回路パターンの高さは５〜１５μｍの範囲であることを特徴とする請求項６に記載の半導体パッケージ製造用の配線基板。
  10. 前記ソルダレジストは前記メッキ部が形成された領域上を含んで形成されたことを特徴とする請求項１に記載の半導体パッケージ製造用の配線基板。
  11. 前記回路パターンの幅は７〜１５μｍの範囲であることを特徴とする請求項１０に記載の半導体パッケージ製造用の配線基板。
  12. 前記回路パターンの高さは前記絶縁基板全体厚さの１６〜３２％の範囲であることを特徴とする請求項１０に記載の半導体パッケージ製造用の配線基板。
  13. 前記回路パターンの高さは５〜１５μｍの範囲であることを特徴とする請求項１０に記載の半導体パッケージ製造用の配線基板。
  14. 回路パターン形成領域が陰刻形状を有する半導体パッケージ製造用の絶縁基板を準備する段階と、
    前記絶縁基板の陰刻形状の回路パターン形成領域に金属材質の回路パターンを形成する段階と、
    前記回路パターン上にメッキ部及びソルダレジストを形成する段階と、
    を具備することを特徴とする半導体パッケージ用配線基板の製造方法。
  15. 前記絶縁基板は可撓性を有することを特徴とする請求項１４に記載の半導体パッケージ製造用の配線基板の製造方法。
  16. 前記絶縁基板を準備する段階は、
    前記絶縁基板に回路パターン形成領域を作るための金型を準備する工程と、
    絶縁基板鋳造用の高分子溶液を鋳造容器に塗布する工程と、
    前記絶縁基板鋳造用の高分子溶液をプレキュアリングして絶縁基板鋳造用の高分子フィルムを形成する工程と、
    前記絶縁基板鋳造用の高分子フィルムに回路パターン形成領域を作るための金型を利用して陰刻形状にインプリントされた回路パターン形成領域を作る工程と、
    前記回路パターン形成領域が作られた絶縁基板鋳造用の高分子フィルムにキュアリングを進めて高分子フィルムの硬化度を高める工程と、
    前記絶縁基板鋳造用の高分子フィルムにスプロケットホールをあける工程と、
    前記スプロケットホールがあけられた絶縁基板鋳造用の高分子フィルムをリールに巻く工程と、
    を具備することを特徴とする請求項１４に記載の半導体パッケージ用配線基板の製造方法。
  17. 前記絶縁基板鋳造用の高分子溶液は熱硬化性物質あるいは光硬化性物質を材質とすることを特徴とする請求項１６に記載の半導体パッケージ用配線基板の製造方法。
  18. 前記絶縁基板鋳造用の高分子溶液はポリイミド及びポリベンズオキサゾールのうちから選択された何れか１つを基本材質とすることを特徴とする請求項１８に記載の半導体パッケージ製造用の配線基板の製造方法。
  19. 前記陰刻形状にインプリントされた回路パターン形成領域を作る工程は、
    金型を押しつつ２００〜３６０℃範囲の高熱を加えて前記高分子フィルムの硬化速度を速めることを特徴とする請求項１６に記載の半導体パッケージ用配線基板の製造方法。
  20. 前記絶縁基板鋳造用の高分子溶液は感光剤が含まれたポリイミド及びポリベンズオキサゾールのうちから選択された何れか１つであることを特徴とする請求項１８に記載の半導体パッケージ製造用の配線基板の製造方法。
  21. 前記陰刻形状にインプリントされた回路パターン形成領域を作る工程は、
    金型を押しつつ光を照射することによって前記高分子フィルムの硬化速度を速めることを特徴とする請求項２０に記載の半導体パッケージ用配線基板の製造方法。
  22. 前記絶縁基板を準備する段階は、
    前記絶縁基板に回路パターン形成領域を作るための金型を準備する工程と、
    前記絶縁基板鋳造用の高分子溶液を鋳造容器に１次に塗布する工程と、
    前記絶縁基板鋳造用の高分子溶液を乾燥させた後、プレキュアリングを進める工程と、
    前記絶縁基板鋳造用の高分子溶液を前記鋳造容器に２次に塗布して乾燥させる工程と、
    前記金型を利用して前記２次に塗布された絶縁基板鋳造用の高分子溶液に陰刻形状にインプリントされた回路パターン形成領域を作る工程と、
    前記回路パターン形成領域が作られた鋳造容器にキュアリングを進めて絶縁基板鋳造用の高分子フィルムを作る工程と、
    前記絶縁基板鋳造用の高分子フィルムに歯車ホールをあける工程と、
    前記歯車ホールがあけられた絶縁基板鋳造用の高分子フィルムをリールに巻く工程と、
    を具備することを特徴とする請求項１４に記載の半導体パッケージ製造用の配線基板の製造方法。
  23. 前記絶縁基板鋳造用の高分子溶液は熱硬化性あるいは光硬化性物質を材質とすることを特徴とする請求項２２に記載の半導体パッケージ製造用の配線基板の製造方法。
  24. 前記絶縁基板鋳造用の高分子溶液はポリイミド及びポリベンズオキサゾールのうちから選択された何れか１つを基本材質とすることを特徴とする請求項２３に記載の半導体パッケージ製造用の配線基板の製造方法。
  25. 前記陰刻形状にインプリントされた回路パターン形成領域を作る工程は、
    金型を押しつつ２００〜３６０℃範囲の高熱を加えて前記高分子フィルムの硬化速度を速めることを特徴とする請求項２３に記載の半導体パッケージ用配線基板の製造方法。
  26. 前記絶縁基板鋳造用の高分子溶液は感光剤が含まれたポリイミド及びポリベンズオキサゾールのうちから選択された何れか１つを基本材質とすることを特徴とする請求項２２に記載の半導体パッケージ製造用の配線基板の製造方法。
  27. 前記陰刻形状にインプリントされた回路パターン形成領域を作る工程は、
    金型を押しつつ光を照射することによって前記高分子フィルムの硬化速度を速めることを特徴とする請求項２６に記載の半導体パッケージ用配線基板の製造方法。
  28. 回路パターン形成領域が陰刻形状を有する絶縁基板と、
    前記絶縁基板にある陰刻形状の回路パターン形成領域を満たす金属材質の回路パターンと、
    前記回路パターン上部に形成されたメッキ部と、
    前記回路パターン上部を覆うソルダレジストと、
    前記絶縁基板上に搭載されて前記メッキ部と連結される電極が形成された半導体チップと、
    を具備することを特徴とする半導体パッケージ。
  29. 前記半導体チップの電極はバンプ、ソルダボール、ボンディングワイヤー及びリ―ドからなる導電性連結手段群のうちから選択された何れか１つであることを特徴とする請求項２８に記載の半導体パッケージ。
  30. 前記半導体パッケージは前記半導体チップと前記絶縁基板との間の空間を充填する封止樹脂をさらに具備することを特徴とする請求項２８に記載の半導体パッケージ。
  31. 前記絶縁基板の陰刻形状はインプリント技法を利用して形成されたことを特徴とする請求項２８に記載の半導体パッケージ。
  32. 前記絶縁基板は可撓性を有することを特徴とする請求項２８に記載の半導体パッケージ。
  33. 前記絶縁基板は熱硬化性樹脂あるいは光硬化性樹脂のうちから選択された何れか１つであることを特徴とする請求項２８に記載の半導体パッケージ。
  34. 前記絶縁基板は感光剤が含まれたポリイミド及びポリベンズオキサゾールのうちから選択された１つを基本材質とすることを特徴とする請求項２８に記載の半導体パッケージ。
  35. 前記ソルダレジストは前記メッキ部が形成された領域を除外した回路パターン上に形成されたことを特徴とする請求項２８に記載の半導体パッケージ。
  36. 前記回路パターンの幅は７〜１５μｍの範囲であることを特徴とする請求項３５に記載の半導体パッケージ。
  37. 前記回路パターンの高さは前記絶縁基板全体厚さの１６〜３２％の範囲であることを特徴とする請求項３５に記載の半導体パッケージ。
  38. 前記回路パターンの高さは５〜１５μｍの範囲であることを特徴とする請求項３５に記載の半導体パッケージ。
  39. 前記ソルダレジストは前記メッキ部が形成された領域上を含んで形成されたことを特徴とする請求項２８に記載の半導体パッケージ。
  40. 前記回路パターンの幅は７〜１５μｍの範囲であることを特徴とする請求項３９に記載の半導体パッケージ。
  41. 前記回路パターンの高さは前記絶縁基板全体厚さの１６〜３２％の範囲であることを特徴とする請求項３９に記載の半導体パッケージ。
  42. 前記回路パターンの高さは５〜１５μｍの範囲であることを特徴とする請求項３９に記載の半導体パッケージ。

JP2004174651A 2003-06-12 2004-06-11 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ Pending JP2005005721A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030037859A KR100604819B1 (ko) 2003-06-12 2003-06-12 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지

Publications (1)

Publication Number Publication Date
JP2005005721A true JP2005005721A (ja) 2005-01-06

Family

ID=33297389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004174651A Pending JP2005005721A (ja) 2003-06-12 2004-06-11 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ

Country Status (5)

Country Link
US (2) US8110918B2 (ja)
EP (1) EP1487018A3 (ja)
JP (1) JP2005005721A (ja)
KR (1) KR100604819B1 (ja)
CN (1) CN100590855C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421341A2 (en) 2008-12-22 2012-02-22 Fujitsu Limited Electronic component and method of manufacturing the same
JP2013521563A (ja) * 2010-03-03 2013-06-10 ミレナノテク シーオー．，エルティーディー． 静電容量方式タッチパネルおよびその製造方法
JP2015530630A (ja) * 2012-06-22 2015-10-15 スリーエム イノベイティブ プロパティズ カンパニー コーティングのパターニング方法
US9496232B2 (en) 2014-08-28 2016-11-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US10312179B2 (en) 2014-04-30 2019-06-04 Conti Temic Microelectronic Gmbh Circuit arrangement, and current transformer

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329979C (zh) * 2002-12-26 2007-08-01 三井金属矿业株式会社 电子部件封装用薄膜载带及其制造方法
US8062734B2 (en) 2003-04-28 2011-11-22 Eastman Kodak Company Article comprising conductive conduit channels
US20060110580A1 (en) * 2003-04-28 2006-05-25 Aylward Peter T Article comprising conductive conduit channels
JP2005317836A (ja) * 2004-04-30 2005-11-10 Nitto Denko Corp 配線回路基板およびその製造方法
KR100632553B1 (ko) * 2005-04-20 2006-10-11 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판의 제조방법
KR100688869B1 (ko) * 2005-07-22 2007-03-02 삼성전기주식회사 임프린트법을 이용한 인쇄회로기판 제조방법
KR100808969B1 (ko) * 2005-12-29 2008-03-04 서울시립대학교 산학협력단 탄성 표면파 필터의 제작 방법
KR100741677B1 (ko) * 2006-03-06 2007-07-23 삼성전기주식회사 임프린팅에 의한 기판의 제조방법
KR100797716B1 (ko) * 2006-03-21 2008-01-23 삼성전기주식회사 회로기판이 없는 ｌｅｄ-백라이트유닛 및 그 제조방법
KR20060059925A (ko) * 2006-04-19 2006-06-02 주식회사 로티스 교통 정보 가공 방법
KR101237965B1 (ko) * 2008-04-10 2013-02-27 삼성테크윈 주식회사 인쇄회로기판의 제조방법
CN102598883A (zh) 2009-10-30 2012-07-18 松下电器产业株式会社 电路板以及在电路板上安装有元件的半导体装置
US9332642B2 (en) 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
JP5595145B2 (ja) * 2010-07-02 2014-09-24 株式会社デンソー 半導体力学量センサ
KR101903187B1 (ko) * 2011-11-22 2018-10-01 제이엔씨 주식회사 유동성 수지를 이용한 도전체판의 제조방법과 그에 의하여 만들어지는 도전체판
KR101304467B1 (ko) * 2011-12-20 2013-09-04 한국기계연구원 함몰형 금속패턴 형성방법
WO2013119223A1 (en) * 2012-02-08 2013-08-15 Empire Technology Development Llc Flexible, expandable, patterned electrode with non-conducting substrate
CN105338742B (zh) * 2014-08-05 2019-03-05 上海量子绘景电子股份有限公司 基于微纳米压印技术的微细线路柔性线路板的制备方法
CN105451455A (zh) * 2014-08-06 2016-03-30 上海量子绘景电子股份有限公司 利用选择性电镀填充沟槽制备微细线条线路板的方法
CN104519666B (zh) * 2014-12-17 2018-01-16 上海量子绘景电子股份有限公司 一种用于柔性线路板制作的柔性模具及其制备方法
JP2017037900A (ja) * 2015-08-07 2017-02-16 ローム株式会社 半導体装置およびその製造方法
WO2018026592A1 (en) * 2016-08-03 2018-02-08 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
CN106299044B (zh) * 2016-09-23 2019-01-29 Tcl集团股份有限公司 一种印刷用柔性衬底、量子点发光二极管及其制备方法
CN106910747B (zh) 2017-02-20 2020-02-11 武汉华星光电技术有限公司 薄膜晶体管阵列基板、基板及其制造方法
CN110136581B (zh) * 2019-04-01 2022-01-04 陈波 热塑性光学胶的贴合方法和应用及一种显示器
CN110098302A (zh) * 2019-05-06 2019-08-06 华南理工大学 一种用于微型led器件的柔性聚酰亚胺衬底及其制备方法
CN110267450A (zh) * 2019-07-01 2019-09-20 江门市华浦照明有限公司 一种柔性线路板制作工艺及柔性线路板
CN110392489A (zh) * 2019-07-09 2019-10-29 江苏大学 一种基于形状记忆聚合物的可变形线路板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (ja) * 1985-08-09 1987-02-16 末広　照朗 回路基板
JPH02117194A (ja) * 1988-10-27 1990-05-01 Furukawa Electric Co Ltd:The 回路基板の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
JPS5921047A (ja) 1982-07-27 1984-02-02 Fuji Xerox Co Ltd リ−ドレスチツプキヤリア
JPS61160995A (ja) 1985-01-08 1986-07-21 伊勢電子工業株式会社 フレキシブルプリント配線基板およびその製造方法
KR890007620A (ko) 1987-10-24 1989-06-20 미다 가쓰시게 프린트 회로의 제조방법
JPH0283227A (ja) 1988-09-21 1990-03-23 Seiko Epson Corp 成形方法
EP0411165B1 (en) 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
JPH03201588A (ja) 1989-12-28 1991-09-03 Hitachi Chem Co Ltd プリント配線板およびその製造法
JPH07119064B2 (ja) 1990-02-19 1995-12-20 三菱商事株式会社 立体モデル製造法
US5360946A (en) 1991-09-17 1994-11-01 International Business Machines Corporation Flex tape protective coating
JP3731017B2 (ja) 1995-04-26 2006-01-05 リコー光学株式会社 光学デバイス製造方法
KR0147976B1 (ko) 1995-06-30 1998-10-15 배순훈 박막 헤드의 패턴 평탄화 방법
JPH11126951A (ja) 1997-10-24 1999-05-11 Murata Mach Ltd 印刷回路基板およびその製造方法
JPH11186698A (ja) 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
JP2000019343A (ja) 1998-07-02 2000-01-21 Nippon Telegr & Teleph Corp <Ntt> 光導波路素子
JP3356126B2 (ja) 1999-08-10 2002-12-09 日本電気株式会社 半導体装置の製造方法及び化学的機械研磨装置
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
KR100413334B1 (ko) 2000-03-28 2003-12-31 주식회사 미뉴타텍 모세관 효과를 이용한 미세 패턴 형성 방법
EP1143506A3 (en) 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Pattern forming method
KR100407601B1 (ko) 2000-06-15 2003-12-01 주식회사 미뉴타텍 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법
JP3745979B2 (ja) 2000-06-22 2006-02-15 古河電気工業株式会社 光ファイバの被覆形成方法および被覆形成装置
JP4250861B2 (ja) 2000-09-29 2009-04-08 凸版印刷株式会社 フィルムキャリアの製造方法
JP4076324B2 (ja) 2001-05-10 2008-04-16 三井金属鉱業株式会社 電子部品実装用接着剤層を有する電子部品実装用フィルムキャリアテープの製造方法
JP2003021741A (ja) 2001-07-06 2003-01-24 Hitachi Cable Ltd 光導波路の製造方法
JP3913022B2 (ja) 2001-10-09 2007-05-09 旭化成エレクトロニクス株式会社 ネガ型感光性樹脂組成物
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
US6900126B2 (en) * 2002-11-20 2005-05-31 International Business Machines Corporation Method of forming metallized pattern
US7080448B2 (en) * 2003-02-28 2006-07-25 Hsueh-Fang Wu PCB with inlaid outer-layer circuits and production methods thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (ja) * 1985-08-09 1987-02-16 末広　照朗 回路基板
JPH02117194A (ja) * 1988-10-27 1990-05-01 Furukawa Electric Co Ltd:The 回路基板の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421341A2 (en) 2008-12-22 2012-02-22 Fujitsu Limited Electronic component and method of manufacturing the same
EP2421342A2 (en) 2008-12-22 2012-02-22 Fujitsu Limited Electronic component and method of manufacturing the same
US8704106B2 (en) 2008-12-22 2014-04-22 Fujitsu Limited Ferroelectric component and manufacturing the same
JP2013521563A (ja) * 2010-03-03 2013-06-10 ミレナノテク シーオー．，エルティーディー． 静電容量方式タッチパネルおよびその製造方法
US9244573B2 (en) 2010-03-03 2016-01-26 Miraenanotech Co., Ltd. Capacitive touch panel including embedded sensing electrodes
JP2015530630A (ja) * 2012-06-22 2015-10-15 スリーエム イノベイティブ プロパティズ カンパニー コーティングのパターニング方法
US10312179B2 (en) 2014-04-30 2019-06-04 Conti Temic Microelectronic Gmbh Circuit arrangement, and current transformer
US9496232B2 (en) 2014-08-28 2016-11-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US9929120B2 (en) 2014-08-28 2018-03-27 Renesas Electronics Corporation Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
US20120102734A1 (en) 2012-05-03
US20040251537A1 (en) 2004-12-16
US8110918B2 (en) 2012-02-07
KR100604819B1 (ko) 2006-07-28
US8796158B2 (en) 2014-08-05
EP1487018A2 (en) 2004-12-15
KR20040107058A (ko) 2004-12-20
EP1487018A3 (en) 2010-09-01
CN1591840A (zh) 2005-03-09
CN100590855C (zh) 2010-02-17

Similar Documents

Publication Publication Date Title
JP2005005721A (ja) 半導体パッケージ用配線基板、その製造方法及びそれを利用した半導体パッケージ
TW561596B (en) Bonding pad of printed circuit board and forming method thereof
US7992291B2 (en) Method of manufacturing a circuit board
KR100639736B1 (ko) 회로 장치의 제조 방법
CN204792778U (zh) 半导体衬底结构及半导体封装
WO2010116615A1 (ja) 半導体素子用基板の製造方法および半導体装置
TWI226092B (en) Method for making a circuit device
JP2009302476A (ja) 半導体装置および半導体装置の製造方法
US20200227344A1 (en) Semiconductor package substrate and method for manufacturing same
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
US20140001648A1 (en) Wiring substrate and semiconductor device
TW201145466A (en) Electronic component for wiring and method of manufacturing the same
WO2010106779A1 (ja) 半導体素子用基板の製造方法および半導体装置
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR20160001827A (ko) 인쇄회로기판 제조방법
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
KR101683825B1 (ko) 반도체 패키지용 회로 기판의 제조 방법
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
JP7412735B2 (ja) 半導体パッケージの製造方法
KR101865873B1 (ko) 반도체 패키지 기판의 제조 방법
JP4073294B2 (ja) 回路装置の製造方法
JP2000307032A (ja) チップスケールパッケージ及びその製造方法
JP4461628B2 (ja) 半導体パッケージの製造方法
KR100917124B1 (ko) 초박판형 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120302