JP2017037900A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017037900A
JP2017037900A JP2015156808A JP2015156808A JP2017037900A JP 2017037900 A JP2017037900 A JP 2017037900A JP 2015156808 A JP2015156808 A JP 2015156808A JP 2015156808 A JP2015156808 A JP 2015156808A JP 2017037900 A JP2017037900 A JP 2017037900A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
substrate
semiconductor element
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015156808A
Other languages
English (en)
Inventor
保博 不破
Yasuhiro Fuwa
保博 不破
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015156808A priority Critical patent/JP2017037900A/ja
Priority to US15/225,442 priority patent/US10249514B2/en
Publication of JP2017037900A publication Critical patent/JP2017037900A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices

Abstract

【課題】 半導体装置の製造過程における封止樹脂の形成において、温度ひずみの差異に起因した基板の反りを抑制することが可能な半導体装置を提供すること。【解決手段】 半導体素子３１と、主面１１と、主面１１から窪むように形成された半導体素子３１を搭載する凹部１４とを有する基板１と、半導体素子３１に導通し、かつ基板１に形成された導電層２０と、半導体素子３１を覆う封止樹脂４と、を備え、基板１は、電気絶縁性を有した合成樹脂からなり、凹部１４は、半導体素子３１を搭載する底面１４１と、主面１１および底面１４１につながる連絡面１４２とを有し、底面１４１は基板１の厚さ方向Ｚに対して直交し、連絡面１４２は底面１４１に対して傾斜している。【選択図】 図２

Description

本発明は、微細加工されたシリコン基板に、半導体素子として特にホール素子を搭載した半導体装置およびその製造方法に関する。
近年、ＬＳＩ製造技術を応用することで、シリコン基板を微細加工し、該シリコン基板に各種半導体素子を搭載した、いわゆるマイクロマシン（ＭＥＭＳ：Micro Electro Mechanical Systems）が普及しつつある。前記マイクロマシンの製造にあたっては、シリコン基板の微細加工手法として、アルカリ溶液を用いたウェットエッチングによる異方性エッチングが適用されている。前記異方性エッチングにより、シリコン基板に微細な凹部を精度良く形成することができ、該凹部内に各種半導体素子が搭載される。
たとえば特許文献１に、前記マイクロマシンの製造技術に基づくＬＥＤパッケージが開示されている。該ＬＥＤパッケージは、異方性エッチングによりシリコン基板にホーン（凹部）を形成し、該ホーンの底面にＬＥＤチップが搭載されたものである。前記ホーンは、シリコン基板の（１００）面から異方性エッチングにより形成されているため、（１１１）面からなる前記底面に対して傾斜した側面を有する。前記側面は、前記（１００）萬および前記底面につながっている。前記底面および前記側面には、前記ＬＥＤチップおよび各種回路基板と導通するための電極（導電層）が形成されている。前記電極は、たとえばスパッタリング法などにより前記底面および前記傾斜面に成膜されたＴｉ層（バリア層）およびＣｕ層に対し、フォトリソグラフィによりマスクを形成し、エッチングによりパターニングを行うことで形成される。そして、前記底面に前記ＬＥＤチップを搭載した後、前記ホーンを充填する樹脂モールド（封止樹脂）が形成される。
前記樹脂モールドの形成において、前記樹脂モールドの硬化のために前記シリコン基板も加熱されると、前記シリコン基板および前記モールド樹脂のそれぞれに温度ひずみが発生する。このとき、前記樹脂モールドの材質であるエポキシ樹脂の熱膨張率の方が、前記シリコン基板の材質であるＳｉの熱膨張率よりも高いため、前記モールド樹脂に生じる温度ひずみの方が、前記シリコン基板に生じる温度ひずみよりも大きくなる。したがって、前記樹脂モールドの形成において、前記温度ひずみの差異に起因した反りが前記シリコン基板に発生し、反りの大きさによってはパッケージに不具合が生じることが懸念される。
特開２００５−２７７３８０号公報
本発明は上記事情に鑑み、半導体装置の製造過程における封止樹脂の形成において、温度ひずみの差異に起因した基板の反りを抑制することが可能な半導体装置を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置は、半導体素子と、主面と、前記主面から窪むように形成された前記半導体素子を搭載する凹部とを有する基板と、前記半導体素子に導通し、かつ前記基板に形成された導電層と、前記半導体素子を覆う封止樹脂と、を備え、前記基板は、電気絶縁性を有した合成樹脂からなり、前記凹部は、前記半導体素子を搭載する底面と、前記主面および前記底面につながる連絡面とを有し、前記底面は前記基板の厚さ方向に対して直交し、前記連絡面は前記底面に対して傾斜していることを特徴としている。
本発明の実施の形態において好ましくは、前記合成樹脂は、フィラーが含有されたエポキシ樹脂である。
本発明の実施の形態において好ましくは、前記フィラーは、ＳｉＯ2からなる。
本発明の実施の形態において好ましくは、前記底面の平面視形状は、矩形状である。
本発明の実施の形態において好ましくは、前記連絡面は、前記基板の厚さ方向に対して直角である第１方向に離間した一対の面からなり、前記凹部は、前記基板の厚さ方向および前記第１方向のいずれに対して直角である第２方向に離間した一対の開口部をさらに有し、前記一対の開口部から前記封止樹脂がともに露出している。
本発明の実施の形態において好ましくは、一対の前記連絡面の前記底面に対するそれぞれの傾斜角は、ともに同一である。
本発明の実施の形態において好ましくは、前記連絡面は、前記底面の四辺に沿って形成された複数面からなり、複数の前記連絡面の前記底面に対する傾斜角はいずれも同一である。
本発明の実施の形態において好ましくは、前記導電層は、互いに積層されたシード層およびめっき層を有し、前記シード層は、前記基板と前記めっき層との間に介在している。
本発明の実施の形態において好ましくは、前記めっき層の厚さは、前記シード層の厚さよりも厚い。
本発明の実施の形態において好ましくは、前記シード層および前記めっき層は、ともにＣｕからなる。
本発明の実施の形態において好ましくは、前記導電層は、前記主面に形成された主面導電部と、前記連絡面に形成された連絡面導電部と、前記底面に形成された底面導電部と、を含み、前記底面導電部に前記半導体素子が搭載されている。
本発明の実施の形態において好ましくは、前記主面導電部に導通し、かつ前記封止樹脂から露出している柱状部を有する複数の端子をさらに備える。
本発明の実施の形態において好ましくは、前記柱状部は、Ｃｕからなる。
本発明の実施の形態において好ましくは、前記複数の端子は、前記封止樹脂から露出している前記柱状部の部位に接して形成されたパッド部をさらに有する。
本発明の実施の形態において好ましくは、前記パッド部は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層からなる。
本発明の実施の形態において好ましくは、前記半導体素子は、ホール素子である。
本発明の実施の形態において好ましくは、前記半導体素子と前記底面導電部との間に介在する接合層をさらに備える。
本発明の実施の形態において好ましくは、前記接合層は、互いに積層されたＮｉ層およびＳｎを含む合金層からなる。
本発明の実施の形態において好ましくは、前記封止樹脂は、前記基板と同一の材質からなる。
本発明の第２の側面によって提供される半導体装置の製造方法は、主面と、底面を有し、かつ前記主面から窪む溝部と、を有した合成樹脂からなる基板を成形する工程と、前記溝部を含む前記基板に導電層を形成する工程と、前記溝部に収容されるように、半導体素子を前記底面に搭載する工程と、前記半導体素子を覆う封止樹脂を形成する工程と、を備え、前記溝部は、前記主面および前記底面につながり、かつ前記底面に対して傾斜した一対の連絡面を有し、前記基板を成形する工程では、前記一対の連絡面の前記底面に対する傾斜角がともに同一となるように、金型を用いた樹脂成形により前記基板が成形されることを特徴としている。
本発明の実施の形態において好ましくは、前記金型は、単結晶の半導体材料からなる。
本発明の実施の形態において好ましくは、前記半導体材料は、Ｓｉである。
本発明の実施の形態において好ましくは、前記金型は、異方性エッチングにより形成される。
本発明の実施の形態において好ましくは、前記導電層を形成する工程では、スパッタリング法によりシード層を形成する工程と、前記シード層に対してフォトリソグラフィによりマスクを形成する工程と、電解めっきによりめっき層を形成する工程と、を含む。
本発明の実施の形態において好ましくは、前記半導体素子を搭載する工程の前に、前記主面に形成された導電層に導通する複数の柱状導電体を形成する工程をさらに備える。
本発明の実施の形態において好ましくは、前記複数の柱状導電体を形成する工程では、電解めっきにより前記複数の柱状導電体が形成される。
本発明の実施の形態において好ましくは、前記封止樹脂を形成する工程の後に、前記複数の柱状導電体のそれぞれに接するパッド層を形成する工程をさらに備える。
本発明の実施の形態において好ましくは、前記パッド層を形成する工程では、無電解めっきにより前記パッド層が形成される。
本発明の実施の形態において好ましくは、前記半導体素子を搭載する工程の前に、前記半導体素子を搭載するための接合層を前記導電層に形成する工程をさらに備える。
本発明の実施の形態において好ましくは、前記接合層を形成する工程では、電解めっきにより前記接合層が形成される。
本発明によれば、前記半導体装置の前記基板は、電気絶縁性を有した合成樹脂からなり、前記凹部は、前記基板の厚さ方向に直交する前記底面と、前記主面および前記底面につながり、かつ前記底面に対して傾斜している一対の前記連絡面とを有する。このような構成をとることで、前記基板および前記封止樹脂のそれぞれの材質の熱膨張率が略同一となるため、前記半導体装置の厚さ方向における温度ひずみの分布が略一様となる。また、前記基板と前記封止樹脂との相互が前記第１方向において噛み合った構造となることから、前記半導体装置の製造過程における前記封止樹脂の形成において、前記基板も加熱されて熱膨張する際、前記基板および前記封止樹脂は、前記第１方向Ｘにおける相互の温度ひずみ差が略解消された状態で一体的に熱膨張する。したがって、前記半導体装置の製造過程における前記封止樹脂の形成において、温度ひずみの差異に起因した前記基板の反りを抑制することが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる半導体装置を示す要部平面図である（封止樹脂を省略）。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 図３に対して半導体素子および封止樹脂を省略した断面図である。 図２の部分拡大図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図８に示す工程を経たときの基板の状態を示す斜視図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 本発明の第２実施形態にかかる半導体装置を示す要部平面図である（封止樹脂を省略）。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。 図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。
本発明にかかる半導体装置の実施の形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図５に基づき、本発明の実施形態にかかる半導体装置Ａ１０について説明する。説明の便宜上、平面図の左右方向を第１方向Ｘと、第１方向Ｘに対して直角である平面図の上下方向を第２方向Ｙとそれぞれ定義する。第１方向Ｘおよび第２方向Ｙは、ともに半導体装置Ａ１０（または後述する基板１）の厚さ方向Ｚに対して直角である。
図１は、半導体装置Ａ１０を示す要部平面図である。図２は、図１のＩＩ−ＩＩ線（一点鎖線）に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。図４は、図３に対して後述する半導体素子３１および封止樹脂４を省略した断面図である。図５は、図２の部分拡大図である。なお、図１は、理解の便宜上、封止樹脂４を省略している。また、図４は、省略した半導体素子３１および封止樹脂４を、ともに想像線（二点鎖線）で示している。
本実施形態の半導体装置Ａ１０は、基板１、導電層２０、複数の端子２４、半導体素子３１、接合層３２および封止樹脂４を備えている。本実施形態においては、半導体装置Ａ１０は、各種電子機器の回路基板に表面実装される形式のもので、特に半導体素子３１としてホール素子を搭載した磁気センサである。本実施形態においては、半導体装置Ａ１０は平面視（基板１の厚さ方向Ｚ視）矩形状である。
基板１は、半導体素子３１を搭載し、半導体装置Ａ１０の基礎となる部材である。本実施形態においては、基板１は電気絶縁性を有した黒色の合成樹脂からなり、前記合成樹脂は、たとえばフィラーが含有されたエポキシ樹脂である。また、本実施形態においては、前記フィラーはＳｉＯ2からなり、前記エポキシ樹脂に対する前記フィラーの含有率は８０〜９０％である。図１に示すように、基板１の平面視形状は、第１方向Ｘを長辺とする矩形状である。基板１は、主面１１、裏面１２、側面１３および凹部１４を有する。
主面１１は、図２および図４に示す基板１の上面である。主面１１に複数の端子２４が形成されているため、主面１１は半導体装置Ａ１０を各種電子機器の回路基板に実装する際に利用される面である。裏面１２は、図２および図４に示す基板１の下面である。半導体装置Ａ１０が実装された際、裏面１２は上方を向く。図２および図４に示すように、主面１１および裏面１２は、ともに基板１の厚さ方向Ｚに対して直交している。主面１１および裏面１２は、基板１の厚さ方向Ｚにおいて互いに反対側を向いている。主面１１および裏面１２は、ともに平たんである。図１および図２に示すように、本実施形態においては、基板１には主面１１から窪む凹部１４が形成されている。凹部１４が形成されていることにより、主面１１は第１方向Ｘに離間した２つの平面視矩形状の部位から構成される。
図２および図４に示すように、側面１３は、主面１１と裏面１２との間に挟まれた、第１方向Ｘ、または第２方向Ｙの外側を向く４つの面である。複数の側面１３は、いずれも主面１１および裏面１２に対して直交し、かつ平たんである。本実施形態においては、複数の側面１３のうち、第２方向Ｙに離間した一対の側面１３のそれぞれにおいて、後述する凹部１４の開口部１４３が形成されている。
図１〜図３に示すように、凹部１４は、主面１１から窪むように形成された、半導体素子３１を搭載する部位である。凹部１４は、基板１の厚さ方向Ｚにおいて基板１を貫通していない。本実施形態においては、凹部１４は、底面１４１、連絡面１４２および開口部１４３を有する。底面１４１は、半導体素子３１を搭載する面である。本実施形態においては、底面１４１は、基板１の厚さ方向Ｚに対して直交し、かつ平たんである。また、底面１４１の平面視形状は矩形状である。
図１および図２に示すように、連絡面１４２は、主面１１および底面１４１につながる面である。基板１の厚さ方向Ｚにおいて、図２に示す連絡面１４２の上端が主面１１につながり、図２に示す連絡面１４２の下端が底面１４１につながっている。連絡面１４２は、底面１４１に対して傾斜し、かつ平たんである。本実施形態においては、連絡面１４２は、第１方向Ｘに離間した一対の面からなる。一対の連絡面１４２の底面１４１に対するそれぞれの傾斜角はともに同一であり、その角度は５４．７４°である。
図１および図４に示すように、開口部１４３は、第２方向Ｙに離間した一対の側面１３のそれぞれにおいて形成された領域である。したがって、開口部１４３は、第２方向Ｙに離間した一対の領域である。開口部１４３の形状は、側面１３と、側面１３に対して直交する底面１４１および一対の連絡面１４２との交線がなす、上底が下底（底面１４１の第２方向Ｙに離間した辺）よりも長い台形状である。本実施形態においては、一対の開口部１４３から封止樹脂４がともに露出している。
基板１が以上の構成をとることで、本実施形態においては、第２方向Ｙに対する凹部１４の横断面形状は一様であり、該横断面形状は開口部１４３の形状と同一である。
導電層２０は、複数の端子２４とともに、半導体装置Ａ１０と各種電子機器の回路基板との導電経路を構成する部材である。図１に示すように、導電層２０は、基板１の主面１１、底面１４１および一対の連絡面１４２に形成されている。また、図２、図３および図５に示すように、導電層２０は接合層３２を介して半導体素子３１に導通している。
図２〜図５に示すように、導電層２０は、互いに積層されたシード層２０１およびめっき層２０２を有する。また、シード層２０１は、基板１とめっき層２０２との間に介在している。本実施形態においては、シード層２０１およびめっき層２０２は、ともにＣｕからなる。シード層２０１は、めっき層２０２の円滑な形成を図る目的で形成される。本実施形態においては、シード層２０１の厚さは２００〜３００ｎｍであり、めっき層２０２の厚さは３〜１０μｍである。したがって、めっき層２０２の厚さは、シード層２０１の厚さよりも厚い。
導電層２０は、主面導電部２１、連絡面導電部２２および底面導電部２３を含む。
図１に示すように、主面導電部２１は、主面１１に形成された平面視矩形状の部位である。本実施形態においては、主面導電部２１は、主面１１と連絡面１４２との交線に沿って形成されている。主面導電部２１は、前記交線において連絡面導電部２２につながっている。また、図２および図４に示すように、主面導電部２１に複数の端子２４が形成されている。
図１および図４に示すように、連絡面導電部２２は、一対の連絡面１４２に形成された平面視帯状の部位である。本実施形態においては、連絡面導電部２２は、第１方向Ｘに平行となるように形成されている。また、基板１の厚さ方向Ｚにおいて、図２に示す連絡面導電部２２の上端が主面導電部２１につながり、図２に示す連絡面導電部２２の下端が底面導電部２３につながっている。
図１に示すように、底面導電部２３は、底面１４１に形成された平面視Ｌ字状の部位である。本実施形態においては、底面導電部２３は、底面１４１と連絡面１４２との交線において連絡面導電部２２につながり、該交線から第１方向Ｘに沿って延出した後、第２方向Ｙに沿って延出している。図１〜図３に示すように、底面導電部２３の第２方向Ｙに延出した部分に接合層３２が形成され、かつ半導体素子３１が搭載されている。
複数の端子２４は、半導体装置Ａ１０を各種電子機器の回路基板に実装するために用いられる部材である。複数の端子２４は、いずれも主面導電部２１につながっている。複数の端子２４は、導電層２０および接合層３２を介して半導体素子３１に導通している。本実施形態においては、複数の端子２４はそれぞれ、柱状部２４１およびパッド部２４２を有する。
図１、図２および図４に示すように、柱状部２４１は、主面導電部２１に導通する部位である。基板１の厚さ方向Ｚにおいて、図２および図４に示す柱状部２４１の下端が主面導電部２１につながり、図２および図４に示す柱状部２４１の上端が封止樹脂４から露出している。本実施形態においては、柱状部２４１の形状は円形状であるとともに、柱状部２４１は、たとえばＣｕからなる。
図１に示すように、パッド部２４２は、平面視矩形状の部位である。基板１の厚さ方向Ｚにおいて、パッド部２４２は、封止樹脂４から露出している柱状部２４１の部位（図２および図４に示す柱状部２４１の上端）に接して形成されている。また、パッド部２４２は、平面視において主面導電部２１および柱状部２４１の全部と重なり、かつ封止樹脂４の一部と重なっている。本実施形態においては、パッド部２４２は、たとえば互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層からなる。
なお、図１に示す導電層２０および複数の端子２４の配置形態は一例であり、実際の半導体装置Ａ１０における導電層２０および複数の端子２４の配置形態は、これに限定されない。
半導体素子３１は、図１〜図３に示すように、底面１４１に形成された底面導電部２３に接合層３２を介して搭載されている。本実施形態においては、半導体素子３１はホール素子である。ホール素子によって、半導体装置Ａ１０が磁気センサとしての機能を果たす。また、本実施形態においては、前記ホール素子はＧａＡｓ型ホール素子である。ＧａＡｓ型ホール素子は、磁束の変化に対するホール電圧の直線性に優れるとともに、温度変化の影響を受けにくいという利点を有する。図２および図３に示す半導体素子３１の下面に、半導体装置Ａ１０の外部に配置された磁石に起因した磁束変化を検出する感磁面（図示略）が形成されている。また、図５に示す半導体素子３１の下面に、平面視矩形状（図示略）の電極バンプ３１１が形成されている。電極バンプ３１１は、たとえばＣｕからなる。電極バンプ３１１に接合層３２が接している。
接合層３２は、図２、図３および図５に示すように、半導体素子３１の電極バンプ３１１と導電層２０の底面導電部２３との間に介在する、導電性を有した部材である。接合層３２により、半導体素子３１は底面導電部２３に固着によって搭載され、かつ半導体素子３１と底面導電部２３との導通が確保される。本実施形態においては、接合層３２は、たとえば互いに積層されたＮｉ層およびＳｎを含む合金層からなる。該合金層として具体的には、Ｓｎ−Ｓｂ系合金、またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。
封止樹脂４は、図２および図３に示すように、凹部１４内に充填され、かつ平面視において柱状部２４１が形成された部分を除いた主面１１を覆っている。あわせて、封止樹脂４は半導体素子３１を覆っている。本実施形態においては、封止樹脂４は、基板１と同一の材質からなる。該材質として具体的には、電気絶縁性を有し、かつＳｉＯ2からなるフィラーが含有された黒色のエポキシ樹脂である。封止樹脂４は、樹脂主面４１および樹脂側面４３を有する。樹脂主面４１および樹脂側面４３は、半導体装置Ａ１０においていずれも露出した面である。
図２および図３に示すように、樹脂主面４１は主面１１と同方向を向く面である。樹脂主面４１は平たんである。本実施形態においては、樹脂主面４１は、図２および図４に示す複数の柱状部２４１のそれぞれの上端と面一である。また、樹脂側面４３は、樹脂主面４１と基板１との間に挟まれた、第１方向Ｘ、または第２方向Ｙの外側を向く４つの面である。複数の樹脂側面４３は、いずれも平たんで、かつそれぞれが基板１の側面１３と面一である。複数の樹脂側面４３のうち、第２方向Ｙに離間した一対の樹脂側面４３が、それぞれ開口部１４３からも露出している。
次に、図６〜図２１に基づき、半導体装置Ａ１０の製造方法の一例について説明する。図６〜図２１のうち、図９および図２１を除く図は、半導体装置Ａ１０の製造方法にかかる工程を示す断面図である。該断面は、図２に示す断面と同一である。図９は、図８に示す工程を経たときの後述する基板８１の状態を示す斜視図である。図２１は、半導体装置Ａ１０の製造方法にかかる工程を示す平面図である。図６〜図２１の説明にあたっては、便宜上、断面図の左右方向を第１方向Ｘと、第１方向Ｘに直角である断面図の上下方向を基板８１の厚さ方向Ｚと、第１方向Ｘおよび基板８１の厚さ方向Ｚのいずれに対して直角である断面図の奥行き方向を第２方向Ｙとそれぞれ定義する。
最初に、図６に示すように金型８７を用意する。金型８７は、上部金型８７１および下部金型８７２を含む。上部金型８７１には、頂面８７１ａおよび一対の傾斜面８７１ｂを有した突出部が形成されている、前記突出部は、第１方向Ｘにおいて等間隔に離間して複数形成されている。また、前記突出部の第２方向Ｙに対する横断面形状は一様で、該横断面形状は台形状である。また、下部金型８７２は、第１方向Ｘおよび第２方向Ｙにわたって平たんである。金型８７は、単結晶の半導体材料からなり、本実施形態においてはＳｉの単結晶材料である。金型８７のうち上部金型８７１は、アルカリ溶液を用いた異方性エッチングにより形成される。前記アルカリ溶液は、たとえばＫＯＨ（水酸化カリウム）溶液、またはＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液である。頂面８７１ａが（１００）面となるようにすれば、一対の傾斜面８７１ｂはともに（１１１）面となり、頂面８７１ａと一対の傾斜面８７１ｂとのなす鋭角の角度は、ともに５４．７４°で同一である。
次いで、図７に示すように、金型８７を用いた樹脂成形により、電気絶縁性を有した黒色の合成樹脂からなる基板８１を成形する。本実施形態においては、前記樹脂成形は、たとえばトランスファ成形である。上部金型８７１および下部金型８７２に、たとえばフッ素系離型剤（図示略）をそれぞれ塗布した後、上部金型８７１と下部金型８７２との間に形成された隙間に溶融された前記合成樹脂を流し込み、加熱により前記合成樹脂を硬化させる。本実施形態においては、前記合成樹脂は、ＳｉＯ2からなるフィラーが含有されたエポキシ樹脂である。
次いで、図８に示すように、金型８７から成形された基板８１を取り出す。基板８１は、半導体装置Ａ１０の基板１の集合体である。基板８１は、主面８１１、裏面８１２および溝部８１４を有する。本実施形態においては、溝部８１４は、主面８１１から窪んで形成される。溝部８１４は、底面８１４ａおよび一対の連絡面８１４ｂを有する。底面８１４ａは、基板８１の厚さ方向Ｚに対して直交し、かつ平たんである。一対の連絡面８１４ｂは、第１方向Ｘに離間した一対の面であり、それぞれが主面８１１および底面８１４ａにつながり、かつ底面８１４ａに対して傾斜している。本実施形態においては、基板８１の成形にあたって金型８７を用いた樹脂成形を行うことで、一対の連絡面８１４ｂの底面８１４ａに対する傾斜角がともに同一となり、その角度は５４．７４°である。
図９は、金型８７から取り出したときの基板８１の状態を斜視図として示したものである。図９に示すように、第１方向Ｘに等間隔に離間した複数の溝部８１４が、主面８１１が窪むように基板８１に形成される。また、複数の溝部８１４は、いずれも第２方向Ｙに延出している。参考に、基板８１における半導体装置Ａ１０の基板１に相当する範囲を、図９に二点鎖線で示す。
次いで、溝部８１４を含む基板８１に導電層８２を形成する。導電層８２を形成する工程では、シード層８２１を形成する工程と、シード層８２１に対してマスクを形成する工程と、めっき層８２２を形成する工程とを含む。
まず、図１０に示すように、基板８１にシード層８２１を形成する。シード層８２１の形成範囲は、主面８１１および溝部８１４の全体である。シード層８２１は、スパッタリング法により形成される。本実施形態においては、シード層８２１はＣｕからなり、その厚さは２００〜３００ｎｍである。
次いで、シード層８２１に対してフォトリソグラフィによりマスクを形成する。図１１に示すように、基板８１に第１レジスト層８８１を形成した後、第１レジスト層８８１に対して露光・現像を行うことで、シード層８２１に対してマスクが形成される。第１レジスト層８８１の形成範囲は、シード層８２１の形成範囲と同一である。第１レジスト層８８１は、レジストをたとえばスプレー塗布することにより形成される。本実施形態においては、該レジストはポジ型レジストであるため、露光された第１レジスト層８８１の部分が、現像に用いられる現像液によって除去される。
次いで、図１２に示すように、基板８１にめっき層８２２を形成した後、基板８１に形成された第１レジスト層８８１を全て除去する。めっき層８２２は、第１レジスト層８８１が現像により除去された部分、すなわちシード層８２１が露出した部分に形成される。めっき層８２２は、電解めっきにより形成される。本実施形態においては、めっき層８２２はＣｕからなり、その厚さは３〜１０μｍである。該工程により、基板８１に導電層８２が形成される。
次いで、後述する半導体素子８３１を搭載するための接合層８３２を導電層８２に形成する。接合層８３２が、半導体装置Ａ１０の接合層３２に相当する。図１３に示すように、導電層８２に対してフォトリソグラフィによりマスクを形成する。基板８１に第２レジスト層８８２を形成した後、第２レジスト層８８２に対して露光・現像を行うことで、導電層８２に対してマスクが形成される。第２レジスト層８８２の形成範囲、材質および形成方法は、いずれも第１レジスト層８８１と同一である。このとき、第２レジスト層８８２に複数の貫通孔８８２ａが形成される。貫通孔８８２ａの形状は直方体状（図示略）である。
次いで、図１４に示すように、導電層８２に接合層８３２を形成した後、基板８１に形成された第２レジスト層８８２を全て除去する。接合層８３２は、互いに積層されたＮｉ層およびＳｎを含む合金層からなり、導電性を有する。本実施形態においては、基板８１に形成されたシード層８２１を活用した電解めっきによって、貫通孔８８２ａから露出しためっき層８２２にＮｉ層を析出させた後、Ｓｎを含む合金層を析出させることで、貫通孔８８２ａ内を埋めるように接合層８３２が形成される。該合金として具体的には、Ｓｎ−Ｓｂ系合金、またはＳｎ−Ａｇ系合金などの鉛フリーはんだである。
次いで、主面８１１に形成された導電層８２に導通する複数の柱状導電体８２３を形成する。柱状導電体８２３が、半導体装置Ａ１０の端子２４の柱状部２４１に相当する。図１５に示すように、導電層８２に対してフォトリソグラフィによりマスクを形成する。基板８１に第３レジスト層８８３を形成した後、第３レジスト層８８３に対して露光・現像を行うことで、導電層８２に対してマスクが形成される。第３レジスト層８８３の形成範囲、材質および形成方法は、いずれも第１レジスト層８８１と同一である。このとき、第３レジスト層８８３に複数の貫通孔８８３ａが形成される。貫通孔８８３ａの形状は円柱状（図示略）である。
次いで、図１６に示すように、複数の柱状導電体８２３を形成した後、基板８１に形成された第３レジスト層８８３を全て除去する。本実施形態においては、基板８１に形成されたシード層８２１を活用した電解めっきによって、貫通孔８８３ａから露出しためっき層８２２に、たとえばＣｕを析出させることで、貫通孔８８３ａ内を埋めるように柱状導電体８２３が複数形成される。
次いで、図１７に示すように、めっき層８２２に覆われていない不要なシード層８２１を全て除去する。シード層８２１は、たとえばウェットエッチングにより除去される。シード層８２１が除去された部分から基板８１が露出する。このとき、めっき層８２２、複数の柱状導電体８２３および接合層８３２についても、シード層８２１の層厚に相当する厚さの分だけ該ウェットエッチングにより除去される。ここで、本実施形態を説明する図２〜図５および図１７〜図２０においては、理解の便宜上、該工程によって複数の柱状導電体８２３（柱状部２４１）および接合層８３２（接合層３２）によって覆われためっき層８２２（めっき層２０２）の部位に生じる段差を、模式的に比率を拡大して示している。該工程を経た導電層８２が、半導体装置Ａ１０の導電層２０に相当する。
次いで、図１８に示すように、溝部８１４に収容されるように半導体素子８３１を底面８１４ａに搭載する。半導体素子８３１が、半導体装置Ａ１０の半導体素子３１に相当する。半導体素子８３１の搭載は、ＦＣＢ（Flip Chip Bonding）により行う。半導体素子８３１にフラックス（図示略）を塗布した後、たとえばフリップチップボンダ（図示略）を用いて半導体素子８３１を接合層８３２上に仮付けする。このとき、接合層８３２は、底面８１４ａに形成された導電層８２と、図１８に示す半導体素子８３１の下面に形成された電極バンプ（図示略）との間に介在した状態となる。そして、リフローにより接合層８３２を溶融させた後に、冷却により接合層８３２を固化させることで、半導体素子８３１が底面８１４ａに搭載される。
次いで、図１９に示すように、基板８１に半導体素子８３１を覆う封止樹脂８４を形成する。封止樹脂８４が、半導体装置Ａ１０の封止樹脂４に相当する。封止樹脂８４は、基板８１に形成された溝部８１４を充填し、かつ導電層８２および半導体素子８３１を完全に覆うように形成する。本実施形態においては、封止樹脂８４は、基板８１と同一の材質からなる。該材質として具体的には、電気絶縁性を有し、かつＳｉＯ2からなるフィラーが含有された黒色のエポキシ樹脂である。
次いで、図２０に示すように、封止樹脂８４の上部を研削し、複数の柱状導電体８２３の上端を封止樹脂８４から露出させる。このとき、図２０に示す封止樹脂８４の上面が樹脂主面８４１となり、複数の柱状導電体８２３の上端はそれぞれ、樹脂主面８４１と面一となる。その後、樹脂主面８４１から露出した複数の接合層８３２のそれぞれに接するパッド層８２４を形成する。パッド層８２４が、半導体装置Ａ１０の端子２４のパッド部２４２に相当する。本実施形態においては、無電解めっきによりＮｉ層、Ｐｄ層およびＡｕ層の各層を析出させることで形成される。
次いで、図２１に示すように、基板８１を第１方向Ｘおよび第２方向Ｙに配置された切断線ＣＬに沿って切断（ダイシング）することで、半導体素子８３１ごとの個片に分割する。切断にあたっては、たとえばダイシングブレード（図示略）を用いる。前記個片が半導体装置Ａ１０となる。以上の工程を経ることにより、半導体装置Ａ１０が製造される。
次に、半導体装置Ａ１０の作用効果について説明する。
本実施形態によれば、半導体装置Ａ１０の基板１は、電気絶縁性を有した合成樹脂からなり、凹部１４は、基板１の厚さ方向Ｚに直交する底面１４１と、主面１１および底面１４１につながり、かつ底面１４１に対して傾斜している一対の連絡面１４２とを有する。このような構成をとることで、基板１および封止樹脂４のそれぞれの材質の熱膨張率が略同一となり、半導体装置Ａ１０の厚さ方向Ｚにおける温度ひずみの分布が略一様となる。また、基板１と封止樹脂４との相互が第１方向Ｘにおいて噛み合った構造となることから、半導体装置Ａ１０の製造過程における封止樹脂８４の形成において、基板８１も加熱されて熱膨張する際、基板８１および封止樹脂８４は、第１方向Ｘにおける相互の温度ひずみ差が略解消された状態で一体的に熱膨張する。したがって、半導体装置Ａ１０の製造過程における封止樹脂８４の形成において、温度ひずみの差異に起因した基板８１の反りを抑制することが可能となる。
基板１の材質を、ＳｉＯ2からなるフィラーが含有されたエポキシ樹脂とすることで、該材質の熱膨張率が低減される。これにより、半導体装置Ａ１０の製造過程において、加熱・冷却による基板８１の温度ひずみ差が小さくなるため、基板８１の寸法誤差をより小さくすることができる。このとき、封止樹脂４の材質も、基板１と同一の材質であるＳｉＯ2からなるフィラーが含有されたエポキシ樹脂とすることで、半導体装置Ａ１０の製造過程における封止樹脂８４の形成において、温度ひずみに起因した基板８１の反りを抑制することがあわせて可能となる。なお、ＳｉＯ2からなるフィラーは、含有された合成樹脂の硬度増加や、樹脂成形時の溶融樹脂の流動改善にも寄与する。
基板１の材質を、電気絶縁性を有した合成樹脂とすることで、半導体装置Ａ１０の製造過程において、該材質をＳｉとした場合に対して基板８１にＳｉ3Ｎ4などからなる絶縁膜を形成する工程と、導電層２０が前記絶縁膜へ拡散することを防ぐＴｉなどからなるバリア層を形成する工程とが、ともに不要となる。また、該材質をＳｉとした場合に対して半導体装置Ａ１０の製造コストの縮減を図ることが可能となる。
また、本実施形態によれば、柱状部２４１を有した端子２４を形成することで、半導体装置Ａ１０は主面１１に対して封止樹脂４が突出した構造となっている。ここで、本実施形態においては、半導体素子３１はホール素子であり、図２に示す半導体素子３１の下面に前記ホール素子の感磁面が形成されている。このような構成をとることで、半導体装置Ａ１０の外部に配置された磁石と、前記感磁面との間の距離を短く設定できるため、前記ホール素子の磁束変化に対する感度の向上を図ることが可能となる。
半導体装置Ａ１０の製造過程において、基板８１を成形するために使用する金型８７の材質を、Ｓｉからなる単結晶の半導体材料とすることで、金型８７を異方性エッチングにより成形することができる。前記異方性エッチングにより金型８７を成形することで、より微細加工が施された基板８１を成形することが可能となる。また、連絡面１４２の底面１４１に対する傾斜角を、所望の角度に対してより正確に設定することができる。
〔第２実施形態〕
図２２〜図２４に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。なお、これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図２２は、半導体装置Ａ２０を示す要部平面図である。図２３は、図２２のＸＸＩＩＩ−ＸＸＩＩＩ線（一点鎖線）に沿う断面図である。図２４は、図２２のＸＸＩＶ−ＸＸＩＶ線に沿う断面図である。なお、図２２は、理解の便宜上、封止樹脂４を省略している。
本実施形態の半導体装置Ａ２０は、基板１、主面導電部２１および封止樹脂４の構成が、先述した半導体装置Ａ１０と異なる。
図２２に示すように、本実施形態においては、基板１の平面投影面積は半導体装置Ａ１０よりも大であり、かつ平面視において主面１１は凹部１４を囲む枠状となっている。また、図２３および図２４に示すように、本実施形態においては、複数の側面１３のうち、第２方向Ｙに離間した一対の側面１３のそれぞれにおいて、開口部１４３が形成されていない。複数の側面１３の形状はいずれも矩形状である。
図２２〜図２４に示すように、本実施形態においては、連絡面１４２は、底面１４１の四辺に沿って形成された複数面からなる。複数の連絡面１４２の底面１４１に対するそれぞれの傾斜角はいずれも同一であり、その角度は５４．７４°である。また、本実施形態においては、底面１４１の第２方向Ｙにおける長さは半導体装置Ａ１０よりも短く、かつ凹部１４は一対の開口部１４３を有していない。したがって、このような構成をとることで、凹部１４の形状は、上底の面積が下底（底面１４１）の面積よりも大である角錐台状である。なお、複数の連絡面１４２のうち、導電層２０が形成されている面は第１方向Ｘに離間した一対の連絡面１４２であり、第２方向Ｙに離間した一対の連絡面１４２には導電層２０が形成されていない。
図２２に示すように、本実施形態においては、主面導電部２１は、柱状部２４１が形成されている平面視矩形状の部分の第１方向Ｘにおける長さよりも短い、平面視帯状の部分をさらに有する。前記平面視帯状の部分は、主面１１と連絡面１４２との交線に沿って形成され、かつ連絡面導電部２２につながっている。
図２３および図２４に示すように、本実施形態においては、複数の樹脂側面４３の形状はいずれも矩形状で、かつ複数の樹脂側面４３の基板１の厚さ方向Ｚの長さはいずれも同一である。
本実施形態においても、半導体装置Ａ２０の製造過程における封止樹脂８４の形成において、温度ひずみの差異に起因した基板８１の反りを抑制することが可能となる。また、本実施形態においては、第１方向Ｘおよび第２方向Ｙにおいて基板１と封止樹脂４との相互が噛み合った構造となる。このような構成をとることで、半導体装置Ａ２０の製造過程における封止樹脂８４の形成において、基板８１も加熱されて熱膨張する際、基板８１および封止樹脂８４は、第１方向Ｘおよび第２方向Ｙにおける相互の温度ひずみ差が略解消された状態で一体的に熱膨張する。したがって、半導体装置Ａ２０の製造過程における封止樹脂８４の形成において、基板８１の反りを抑制する効果は半導体装置Ａ１０よりも大きくなる。
本発明にかかる半導体装置は、先述した実施の形態に限定されるものではない。本発明にかかる半導体装置の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ２０：半導体装置
１：基板
１１：主面
１２：裏面
１３：側面
１４：凹部
１４１：底面
１４２：連絡面
１４３：開口部
２０：導電層
２０１：シード層
２０２：めっき層
２１：主面導電部
２２：連絡面導電部
２３：底面導電部
２４：端子
２４１：柱状部
２４２：パッド部
３１：半導体素子
３１１：電極バンプ
３２：接合層
４：封止樹脂
４１：樹脂主面
４３：樹脂側面
８１：基板
８１１：主面
８１２：裏面
８１４：溝部
８１４ａ：底面
８１４ｂ：連絡面
８２：導電層
８２１：シード層
８２２：めっき層
８２３：柱状導電体
８２４：パッド層
８３１：半導体素子
８３２：接合層
８４：封止樹脂
８４１：樹脂主面
８７：金型
８７１：上部金型
８７１ａ：頂面
８７１ｂ：傾斜面
８７２：下部金型
８８１：第１レジスト層
８８２：第２レジスト層
８８２ａ：貫通孔
８８３：第３レジスト層
８８３ａ：貫通孔
Ｘ：第１方向
Ｙ：第２方向
Ｚ：厚さ方向
ＣＬ：切断線

Claims (30)

  1. 半導体素子と、
    主面と、前記主面から窪むように形成された前記半導体素子を搭載する凹部とを有する基板と、
    前記半導体素子に導通し、かつ前記基板に形成された導電層と、
    前記半導体素子を覆う封止樹脂と、を備え、
    前記基板は、電気絶縁性を有した合成樹脂からなり、
    前記凹部は、前記半導体素子を搭載する底面と、前記主面および前記底面につながる連絡面とを有し、前記底面は前記基板の厚さ方向に対して直交し、前記連絡面は前記底面に対して傾斜していることを特徴とする、半導体装置。
  2. 前記合成樹脂は、フィラーが含有されたエポキシ樹脂である、請求項１に記載の半導体装置。
  3. 前記フィラーは、ＳｉＯ2からなる、請求項２に記載の半導体装置。
  4. 前記底面の平面視形状は、矩形状である、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記連絡面は、前記基板の厚さ方向に対して直角である第１方向に離間した一対の面からなり、前記凹部は、前記基板の厚さ方向および前記第１方向のいずれに対して直角である第２方向に離間した一対の開口部をさらに有し、前記一対の開口部から前記封止樹脂がともに露出している、請求項４に記載の半導体装置。
  6. 一対の前記連絡面の前記底面に対するそれぞれの傾斜角は、ともに同一である、請求項５に記載の半導体装置。
  7. 前記連絡面は、前記底面の四辺に沿って形成された複数面からなり、複数の前記連絡面の前記底面に対する傾斜角はいずれも同一である、請求項４に記載の半導体装置。
  8. 前記導電層は、互いに積層されたシード層およびめっき層を有し、前記シード層は、前記基板と前記めっき層との間に介在している、請求項１ないし７のいずれかに記載の半導体装置。
  9. 前記めっき層の厚さは、前記シード層の厚さよりも厚い、請求項８に記載の半導体装置。
  10. 前記シード層および前記めっき層は、ともにＣｕからなる、請求項９に記載の半導体装置。
  11. 前記導電層は、前記主面に形成された主面導電部と、前記連絡面に形成された連絡面導電部と、前記底面に形成された底面導電部と、を含み、前記底面導電部に前記半導体素子が搭載されている、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 前記主面導電部に導通し、かつ前記封止樹脂から露出している柱状部を有する複数の端子をさらに備える、請求項１１に記載の半導体装置。
  13. 前記柱状部は、Ｃｕからなる、請求項１２に記載の半導体装置。
  14. 前記複数の端子は、前記封止樹脂から露出している前記柱状部の部位に接して形成されたパッド部をさらに有する、請求項１２または１３に記載の半導体装置。
  15. 前記パッド部は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層からなる、請求項１４に記載の半導体装置。
  16. 前記半導体素子は、ホール素子である、請求項１２ないし１５のいずれかに記載の半導体装置。
  17. 前記半導体素子と前記底面導電部との間に介在する接合層をさらに備える、請求項１１ないし１６のいずれかに記載の半導体装置。
  18. 前記接合層は、互いに積層されたＮｉ層およびＳｎを含む合金層からなる、請求項１７に記載の半導体装置。
  19. 前記封止樹脂は、前記基板と同一の材質からなる、請求項１ないし１８のいずれかに記載の半導体装置。
  20. 主面と、底面を有し、かつ前記主面から窪む溝部と、を有した合成樹脂からなる基板を成形する工程と、
    前記溝部を含む前記基板に導電層を形成する工程と、
    前記溝部に収容されるように、半導体素子を前記底面に搭載する工程と、
    前記半導体素子を覆う封止樹脂を形成する工程と、を備え、
    前記溝部は、前記主面および前記底面につながり、かつ前記底面に対して傾斜した一対の連絡面を有し、
    前記基板を成形する工程では、前記一対の連絡面の前記底面に対する傾斜角がともに同一となるように、金型を用いた樹脂成形により前記基板が成形されることを特徴とする、半導体装置の製造方法。
  21. 前記金型は、単結晶の半導体材料からなる、請求項２０に記載の半導体装置の製造方法。
  22. 前記半導体材料は、Ｓｉである、請求項２１に記載の半導体装置の製造方法。
  23. 前記金型は、異方性エッチングにより形成される、請求項２２に記載の半導体装置の製造方法。
  24. 前記導電層を形成する工程では、スパッタリング法によりシード層を形成する工程と、前記シード層に対してフォトリソグラフィによりマスクを形成する工程と、電解めっきによりめっき層を形成する工程と、を含む、請求項２０ないし２３のいずれかに記載の半導体装置の製造方法。
  25. 前記半導体素子を搭載する工程の前に、前記主面に形成された導電層に導通する複数の柱状導電体を形成する工程をさらに備える、請求項２０ないし２４のいずれかに記載の半導体装置の製造方法。
  26. 前記複数の柱状導電体を形成する工程では、電解めっきにより前記複数の柱状導電体が形成される、請求項２５に記載の半導体装置の製造方法。
  27. 前記封止樹脂を形成する工程の後に、前記複数の柱状導電体のそれぞれに接するパッド層を形成する工程をさらに備える、請求項２５または２６に記載の半導体装置の製造方法。
  28. 前記パッド層を形成する工程では、無電解めっきにより前記パッド層が形成される、請求項２７に記載の半導体装置の製造方法。
  29. 前記半導体素子を搭載する工程の前に、前記半導体素子を搭載するための接合層を前記導電層に形成する工程をさらに備える、請求項２０ないし２８のいずれかに記載の半導体装置の製造方法。
  30. 前記接合層を形成する工程では、電解めっきにより前記接合層が形成される、請求項２９に記載の半導体装置の製造方法。
JP2015156808A 2015-08-07 2015-08-07 半導体装置およびその製造方法 Pending JP2017037900A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015156808A JP2017037900A (ja) 2015-08-07 2015-08-07 半導体装置およびその製造方法
US15/225,442 US10249514B2 (en) 2015-08-07 2016-08-01 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015156808A JP2017037900A (ja) 2015-08-07 2015-08-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017037900A true JP2017037900A (ja) 2017-02-16

Family

ID=58047857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015156808A Pending JP2017037900A (ja) 2015-08-07 2015-08-07 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10249514B2 (ja)
JP (1) JP2017037900A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140265A (ja) * 2018-02-13 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2022058973A (ja) * 2018-02-13 2022-04-12 ローム株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141500B2 (en) * 2016-07-05 2018-11-27 Rohm Co., Ltd. Magnetoelectric converting element and module utilizing the same
US10128434B2 (en) * 2016-12-09 2018-11-13 Rohm Co., Ltd. Hall element module
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN109979884A (zh) * 2017-12-28 2019-07-05 黄斐琪 功率晶片覆晶封装结构及其封装方法
TWI699907B (zh) * 2018-01-25 2020-07-21 致伸科技股份有限公司 光源模組
CN112670274A (zh) * 2019-10-16 2021-04-16 长鑫存储技术有限公司 半导体封装方法、半导体封装结构及封装体
CN111463229A (zh) * 2020-04-09 2020-07-28 业成科技（成都）有限公司 微型led显示面板及电子设备
EP3944304A1 (en) * 2020-07-20 2022-01-26 Nexperia B.V. A semiconductor device and a method of manufacture

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453727A (en) * 1991-07-16 1995-09-26 Asahi Kasai Kogyo Kabushiki Kaisha Semiconductor sensors and method for fabricating the same
US6184544B1 (en) * 1998-01-29 2001-02-06 Rohm Co., Ltd. Semiconductor light emitting device with light reflective current diffusion layer
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US6600231B2 (en) * 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
US6744142B2 (en) * 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US6835960B2 (en) * 2003-03-03 2004-12-28 Opto Tech Corporation Light emitting diode package structure
KR100604819B1 (ko) * 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지
JP4572312B2 (ja) 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
JP4814540B2 (ja) * 2005-03-23 2011-11-16 スタンレー電気株式会社 蛍光体の製造方法
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
JP2009302212A (ja) * 2008-06-11 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
US9698563B2 (en) * 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
TWI436458B (zh) * 2011-07-29 2014-05-01 Hon Hai Prec Ind Co Ltd 晶圓級封裝結構及其製作方法
WO2014024372A1 (ja) * 2012-08-10 2014-02-13 パナソニック株式会社 半導体発光装置
JP2014209091A (ja) * 2013-03-25 2014-11-06 ローム株式会社 半導体装置
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6554338B2 (ja) * 2014-07-28 2019-07-31 ローム株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140265A (ja) * 2018-02-13 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP7025948B2 (ja) 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP2022058973A (ja) * 2018-02-13 2022-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP7252386B2 (ja) 2018-02-13 2023-04-04 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20170040185A1 (en) 2017-02-09
US10249514B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
JP2017037900A (ja) 半導体装置およびその製造方法
JP6676308B2 (ja) 半導体装置
CN101499445A (zh) 半导体器件及其制造方法
JP6595840B2 (ja) 半導体装置およびその製造方法
JP6813314B2 (ja) 半導体装置およびその製造方法
JP6894754B2 (ja) 半導体装置
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
JP6213554B2 (ja) 半導体装置
JP7012489B2 (ja) 半導体装置
US10985083B2 (en) Semiconductor device and method for manufacturing the same
US10276463B2 (en) Semiconductor device and method for manufacturing the same
JP6318084B2 (ja) 半導体装置及びその製造方法
JP2023001353A (ja) 半導体装置
JP2010021194A (ja) 積層型半導体装置、及び積層型半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP6580889B2 (ja) 半導体装置
JP7421877B2 (ja) 半導体装置
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6571446B2 (ja) 半導体装置
JP7252386B2 (ja) 半導体装置および半導体装置の製造方法
JP2017017268A (ja) 半導体装置およびその製造方法
JP2017143208A (ja) 半導体装置およびその製造方法
JP2019102651A (ja) 半導体装置および半導体装置の製造方法
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
JP2023092306A (ja) 半導体装置