JP6554338B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6554338B2
JP6554338B2 JP2015123021A JP2015123021A JP6554338B2 JP 6554338 B2 JP6554338 B2 JP 6554338B2 JP 2015123021 A JP2015123021 A JP 2015123021A JP 2015123021 A JP2015123021 A JP 2015123021A JP 6554338 B2 JP6554338 B2 JP 6554338B2
Authority
JP
Japan
Prior art keywords
semiconductor device
recess
inclined inner
main surface
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015123021A
Other languages
English (en)
Other versions
JP2016034021A (ja
Inventor
裕史 竹田
裕史 竹田
嘉久 高田
嘉久 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015123021A priority Critical patent/JP6554338B2/ja
Priority to US14/807,868 priority patent/US9559028B2/en
Publication of JP2016034021A publication Critical patent/JP2016034021A/ja
Priority to US15/379,437 priority patent/US9881900B2/en
Application granted granted Critical
Publication of JP6554338B2 publication Critical patent/JP6554338B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G01C17/28—Electromagnetic compasses
    • G01C17/30—Earth-inductor compasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271—Cleaning, e.g. oxide removal or de-smearing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

本発明は、半導体装置に関する。
外部からの電流の入出力に対して特定の機能を果たす半導体装置は、様々な形態のものが提案されている（たとえば、特許文献１参照）。一般的には、この半導体装置の機能を果たすために、各々が電気回路の一部を構成する複数の素子が内蔵されている。これらの素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の素子は、封止樹脂によって覆われる。封止樹脂は、これらの素子や上記リードの一部を保護するためのものである。このような半導体装置は、たとえば電子機器の回路基板などに実装されて用いられる。
上記リードの形成は、たとえば金型を用いた打ち抜き加工によってなされることが多い。金型を用いた手法は、上記リードを効率よく正確に形成できるという利点がある。しかし、上記リードは、上記複数の素子によってその個数や大きさおよび形状が異なることが一般的である。このため、上記半導体装置に求められる機能などが変更されると、上記リードのサイズや形状を変更する必要がある。これを実現するには、上記金型を新たに作り直すことが強いられる。上記金型は、比較的高価であるため、上記半導体装置が少量生産される場合には、上記半導体装置のコストを増大させてしまう。
また、上記リードは、金属板を加工したものであるため、一般的に平らな形状である。任意に絞り加工を施すことによって立体的な形状とすることも可能であるが、ある程度の制約が課せられる。上記半導体装置には、年々、高機能化および多機能化が求められる。この要請に応えるには、上記複数の素子の高密度実装化、あるいは平らに配置すること以外の立体的な配置、などが求められる。
特開２０１２−９９６７３号公報
本発明は、上記した事情のもとで考え出されたものであって、製造コストの低減を図ることが可能な半導体装置を提供することをその課題とする。また、本発明は、複数の素子の配置に対する制限を緩和し、小型化を図ることが可能な半導体装置を提供することをその課題とする。さらに、本発明は、そのような半導体装置を適切に製造し、適切に機能させることを課題とする。
本発明によって提供される半導体装置は、主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、少なくとも一部が上記基板に形成された配線層と、上記凹部に収容された１以上の第１素子と、上記１以上の第１素子の少なくとも一部を覆い、上記凹部に充填される封止樹脂と、上記封止樹脂を上記凹部の深さ方向に貫通し、上記配線層のうち上記凹部に形成された部位に各々が接続された複数の柱状導電部と、を備えることを特徴としている。
本発明の好ましい実施の形態においては、上記凹部は、上記主面に対して傾いた傾斜内側面と、底面と、を有し、上記柱状導電部は、上記傾斜内側面から上記主面の法線方向に沿って延びている。
本発明の好ましい実施の形態においては、上記配線層は、上記傾斜内側面に形成され、各々に上記柱状導電部の一端が接続される複数の傾斜内側面パッドを有する。
本発明の好ましい実施の形態においては、各々に上記柱状導電部の他端が接続される複数の外部端子を備える。
本発明の好ましい実施の形態においては、上記封止樹脂は、上記主面の少なくとも一部を覆っている。
本発明の好ましい実施の形態においては、上記封止樹脂における上記主面の法線方向外方を向く一端面と上記柱状導電部の他端とは、面一状であり、上記封止樹脂の上記一端面には、上記外部端子を載せるための外部端子用パッドが形成されている。
本発明の好ましい実施の形態においては、上記凹部は、上記底面を挟む２つの上記傾斜内側面を有する。
本発明の好ましい実施の形態においては、上記２つの上記傾斜内側面から複数ずつの上記柱状導電部が上記主面の法線方向に沿って延びている。
本発明の好ましい実施の形態においては、上記２つの上記傾斜内側面のうちの一方から上記複数の柱状導電部のすべてが上記主面の法線方向に沿って延びており、上記複数の外部端子は、上記主面の法線方向視においていずれかの上記柱状導電部と重なる位置にある複数の第１外部端子と、上記複数の第１外部端子とは上記底面を挟んで離間する位置にある複数の第２外部端子と、を含む。
本発明の好ましい実施の形態においては、上記凹部に形成された樹脂形成部をさらに備える。
本発明の好ましい実施の形態においては、上記樹脂形成部は、上記底面に形成されている。
本発明の好ましい実施の形態においては、上記１以上の第１素子の少なくとも一部を覆う第２素子を備え、上記第２素子は、上記樹脂形成部に搭載される。
本発明の好ましい実施の形態においては、上記配線層は、上記樹脂形成部に形成され、上記第２素子を搭載するための複数の樹脂形成部パッドを有する。
本発明の好ましい実施の形態においては、上記１以上の第１素子の少なくとも一部を覆う第２素子を備え、上記凹部は、上記１以上の第１素子を収容する第１凹部と、上記第２素子を収容し、上記第１凹部よりも上記主面寄りに位置する第２凹部と、を含み、上記底面は、上記第１凹部を構成する第１底面と、上記第２凹部を構成し、上記第１底面よりも上記主面寄りに位置する第２底面と、を含み、上記傾斜内側面は、上記第１凹部を構成する第１傾斜内側面と、上記第２凹部を構成し、上記第２底面および上記主面に繋がる第２傾斜内側面と、を含む。
本発明の好ましい実施の形態においては、上記第２素子は、上記第２底面に支持され、かつ上記主面の法線方向視において上記第１凹部の少なくとも一部と重なる。
本発明の好ましい実施の形態においては、上記柱状導電部は、上記第２傾斜内側面から上記主面の法線方向に沿って延びている。
本発明の好ましい実施の形態においては、上記傾斜内側面パッドは、上記第２傾斜内側面に形成される。
本発明の好ましい実施の形態においては、上記基板は、半導体材料の単結晶からなる。
本発明の好ましい実施の形態においては、上記半導体材料は、Ｓｉである。
本発明の好ましい実施の形態においては、上記主面は、（１００）面であり、上記第１凹部は、４つの上記第１傾斜内側面を有し、上記第２凹部は、４つの上記第２傾斜内側面を有する。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態に基づく半導体装置を示す要部斜視図である。 図１の半導体装置を示す要部平面図である。 図２のＩＩＩ−ＩＩＩ線に沿う断面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図１の半導体装置の基板を示す斜視図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部断面図である。 図１の半導体装置の製造方法の一例を示す要部斜視図である。 図１の半導体装置の製造方法における図２６とは異なる例を示す要部断面図である。 図２８に続くステップを示す図である。 本発明の第２実施形態に基づく半導体装置を示す要部平面図である。 図３０のＸＸＸＩ−ＸＸＸＩ線に沿う断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 柱状導電部の形成手順を説明するための断面図である。 図３０および図３１に示した半導体装置の変形例を示す図３１と同様の断面図である。 図４０に示した半導体装置の概略平面図である。 図３０および図３１に示した半導体装置の他の変形例を示す図３１と同様の断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図４は、本発明の第１実施形態に基づく半導体装置を示している。本実施形態の半導体装置１Ａは、基板１００Ａ、樹脂形成部１３０Ａ，１４０Ａ、配線層２００Ａ、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａ、集積回路素子３３０Ａ、２つのコンデンサ３４３Ａ、封止樹脂４００Ａおよび金属膜５００Ａを備えている。なお、図１および図２においては、理解の便宜上、封止樹脂４００Ａを省略しており、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａ、集積回路素子３３０Ａおよび２つのコンデンサ３４３Ａを想像線で示している。図３は、図２におけるＩＩＩ−ＩＩＩ線に沿うｙｚ平面における断面図であり、図４は、図２におけるＩＶ−ＩＶ線に沿うｚｘ平面における断面図である。
半導体装置１Ａは、以下に説明する構成により、３方向の方位を検出可能であり、かつ面実装可能な方位検出モジュールとして構成されている。半導体装置１Ａのサイズの一例を挙げると、平面視寸法が１．５ｍｍＸ２．０ｍｍ程度、厚さが０．６ｍｍ程度である。
基板１００Ａは、半導体装置１Ａの土台となるものであり、基材１０６Ａおよび絶縁層１０７Ａからなる。基板１００Ａは、主面１０１Ａ、裏面１０２Ａ、４つの外側面１０３Ａおよび凹部１０８Ａを有する。基板１００Ａの厚さは、たとえば６００μｍ程度である。なお、本実施形態においては、主面１０１Ａおよび裏面１０２Ａがｚ方向において互いに反対側を向いており、ｚ方向が半導体装置１Ａの厚さ方向に相当する。また、ｘ方向およびｙ方向は、いずれもｚ方向に対して直角である。
基材１０６Ａは、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。また、絶縁層１０７Ａは、本実施形態においては、ＳｉＯ2からなる。なお、基材１０６Ａの材質は、Ｓｉに限定されず、後述する意図を満たす凹部１０８Ａを形成可能なものであればよい。絶縁層１０７Ａは、基材１０６Ａのうち裏面１０２Ａとは反対側から臨む部分を覆っている。絶縁層１０７Ａの厚さは、たとえば０．１〜１．０μｍ程度である。
図５は、基板１００Ａを示す斜視図である。本実施形態においては、主面１０１Ａとして、基材１０６Ａの（１００）面が採用されている。凹部１０８Ａは、主面１０１Ａから裏面１０２Ａに向かって凹んでいる。本実施形態においては、凹部１０８Ａは、第１凹部１１０Ａおよび第２凹部１２０Ａからなる。第１凹部１１０Ａは、裏面１０２Ａ側に位置し、第１底面１１１Ａおよび４つの第１傾斜内側面１１２Ａを有する。第２凹部１２０Ａは、第１凹部１１０Ａよりも主面１０１Ａ側に位置し、２つの第２底面１２１Ａおよび４つの第２傾斜内側面１２２Ａを有する。これらの第１凹部１１０Ａおよび第２凹部１２０Ａの形状は、主面１０１Ａとして（１００）面が採用されていることに依存している。
凹部１０８Ａが形成されていることにより、主面１０１Ａは、平面視矩形環状とされている。より具体的には、主面１０１Ａのうち凹部１０８Ａを挟んでｙ方向に離れて位置する２つの部位が、凹部１０８Ａを挟んでｘ方向に離れて位置する２つの部位よりも顕著に大とされている。
第１凹部１１０Ａは、平面視矩形状である。第１凹部１１０Ａの深さは、たとえば４４０μｍ程度である。第１底面１１１Ａは、平面視矩形状である。４つの第１傾斜内側面１１２Ａは、平面視において第１底面１１１Ａを囲んでおり、第１底面１１１Ａと接する部分を上底とする略台形状である。各第１傾斜内側面１１２Ａは、第１底面１１１Ａに対して傾いている。本実施形態においては、第１傾斜内側面１１２Ａのｘｙ平面に対する傾斜角度が５５°程度である。なお、第１傾斜内側面１１２Ａが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ａとして（１００）面を採用したことに依存している。
第２凹部１２０Ａは、平面視矩形状である。第２凹部１２０Ａの深さは、たとえば１２０μｍ程度である。２つの第２底面１２１Ａは、平面視矩形状であり、第１凹部１１０Ａを挟んでいる。また、各第２底面１２１Ａは、第１傾斜内側面１１２Ａに繋がっている。４つの第２傾斜内側面１２２Ａは、平面視において２つの第２底面１２１Ａを囲み、略台形状である。各第２傾斜内側面１２２Ａは、第２底面１２１Ａに対して傾いている。本実施形態においては、第２傾斜内側面１２２Ａのｘｙ平面に対する傾斜角度が５５°程度である。なお、第２傾斜内側面１２２Ａが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ａとして（１００）面を採用したことに依存している。
樹脂形成部１３０Ａ，１４０Ａは、基板１００Ａ上に所定の段差を設けるためのものであり、基板１００Ａ（絶縁層１０７Ａ）に形成される。本実施形態においては、樹脂形成部１３０Ａは、主面１０１Ａに形成されており、後述する外部端子２２１Ａの土台となる部分である。樹脂形成部１３０Ａは、主面１０１Ａのうち凹部１０８Ａを挟んでｙ方向に離れて配置された２つの部位に形成されている。樹脂形成部１３０Ａの高さは、たとえば５０μｍ程度である。樹脂形成部１４０Ａは、第２凹部１２０Ａの２つの第２底面１２１Ａにそれぞれ形成されており、集積回路素子３３０Ａを搭載する部分である。本実施形態においては、樹脂形成部１４０Ａの高さは、たとえば５０μｍ程度である。これら樹脂形成部１３０Ａ，１４０Ａは、平坦な頂面とこの頂面に対して傾斜した側面１３２Ａ，１４２Ａを有する。これら樹脂形成部１３０Ａ，１４０Ａの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。樹脂形成部１３０Ａ，１４０Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
配線層２００Ａは、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａ、集積回路素子３３０Ａ、および２つのコンデンサ３４３Ａを搭載し、これらに入出力する電流経路を構成するためのものである。配線層２００Ａは、主に絶縁層１０７Ａ上に形成されており、本実施形態においては、バリアシード層２０１Ａとめっき層２０２Ａとが積層された構造となっている。
バリアシード層２０１Ａは、所望のめっき層２０２Ａを形成するためのいわゆる下地層であり、主に絶縁層１０７Ａ上に形成されている。バリアシード層２０１Ａは、絶縁層１０７Ａ上に形成されたたとえばバリア層としてのＴｉ層とこのバリア層上に積層されたシード層としてのＣｕ層とからなる。バリアシード層２０１Ａは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層２０１Ａは、絶縁層１０７Ａ上および樹脂形成部１３０Ａ，１４０Ａ上の所定部位に形成される。
めっき層２０２Ａは、たとえばＣｕからなりバリアシード層２０１Ａを利用した電解めっきによって形成される。めっき層２０２Ａの厚さは、たとえば５μｍ程度である。
本実施形態においては、配線層２００Ａは、第１底面パッド２１１Ａ、第１傾斜内側面パッド２１２Ａ、樹脂形成部パッド２１３Ａ、外部端子２２１Ａおよび連絡経路２３１Ａ，２３４Ａ，２３５Ａ，２３６Ａを有している。
第１底面パッド２１１Ａは、第１凹部１１０Ａの第１底面１１１Ａに形成されており、たとえば矩形状である。本実施形態においては、４つの第１底面パッド２１１Ａが形成されている。本実施形態においては、第１底面パッド２１１Ａは、方位センサ素子３１１Ａを搭載するために用いられる。
第１傾斜内側面パッド２１２Ａは、第１凹部１１０Ａの第１傾斜内側面１１２Ａに形成されており、たとえば矩形状である。本実施形態においては、第１底面１１１Ａを挟んでｙ方向に離れて配置された２つの第１傾斜内側面１１２Ａに４つずつの第１傾斜内側面パッド２１２Ａが形成されている。これら４つずつの第１傾斜内側面パッド２１２Ａは、方位センサ素子３１２Ａ，３１３Ａを搭載するために用いられる。また、本実施形態においては、第１底面１１１Ａを挟んでｘ方向に離れて配置された２つの第１傾斜内側面１１２Ａに２つずつの第１傾斜内側面パッド２１２Ａが形成されている。これら２つずつの傾斜内側面パッド２１２Ａは、２つのコンデンサ３４３Ａを搭載するために用いられる。
樹脂形成部パッド２１３Ａは、第２底面１２１Ａ上の樹脂形成部１４０Ａに形成されており、たとえば矩形状である。本実施形態においては、各第２底面１２１の樹脂形成部１４０Ａにおいて、複数の樹脂形成部パッド２１３Ａが形成されている。より具体的には、ｘ方向に並んだ９個ずつの樹脂形成部パッド２１３Ａが第１凹部１１０Ａを挟んでｙ方向に離れて配置されている。本実施形態においては、樹脂形成部パッド２１３Ａは、集積回路素子３３０Ａを搭載するために用いられる。
外部端子２２１Ａは、主面１０１Ａ上の樹脂形成部１３０Ａに形成されており、半導体装置１Ａをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、主面１０１Ａのうち凹部１０８Ａを挟んでｙ方向に離間する２つの部位に設けられた樹脂形成部１３０Ａの各々について、４つずつの外部端子２２１Ａが形成されている。外部端子２２１Ａは、上述したバリアシード層２０１Ａおよびめっき層２０２Ａ上に、さらにたとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、図３に示すように、外部端子２２１Ａは、ｚ方向に膨出した形状となっている。
連絡経路２３１Ａ，２３４Ａ，２３５Ａ，２３６Ａは、第１底面パッド２１１Ａ、第１傾斜内側面パッド２１２Ａ、樹脂形成部パッド２１３Ａおよび外部端子２２１Ａを互いに導通させる経路を構成するためのものである。
連絡経路２３１Ａは、主面１０１Ａ（樹脂形成部１３０Ａ）から第２底面１２１Ａに至る経路を構成しており、主に外部端子２２１Ａと樹脂形成部パッド２１３Ａとを導通させている。図２に示すように、本実施形態においては、各連絡経路２３１Ａは、第２凹部１２０Ａの第２傾斜内側面１２２Ａを経由して第２底面１２１Ａに至っている。各連絡経路２３１Ａのうち第２傾斜内側面１２２Ａに形成された部位は、平面視においてｙ方向に沿って延びており、ｙ方向に対して傾斜していない。
連絡経路２３４Ａは、第２底面１２１Ａから第１傾斜内側面１１２Ａに至る経路を構成しており、樹脂形成部パッド２１３Ａと第１傾斜内側面パッド２１２Ａとを導通させている。本実施形態においては、いくつかの連絡経路２３４Ａは、平面視においてｙ方向に沿って延びている。また、他の連絡経路２３４Ａは、第１傾斜内側面１１２Ａにおいて屈曲している。
連絡経路２３５Ａは、第２底面１２１Ａから第１傾斜内側面１１２Ａを経由して第１底面１１１Ａに至る経路を構成しており、樹脂形成部パッド２１３Ａと第１底面パッド２１１Ａとを導通させている。本実施形態においては、１つの連絡経路２３５Ａは、平面視においてｙ方向に沿って延びている。また、他の連絡経路２３５Ａは、第１傾斜内側面１１２Ａにおいて屈曲している。
連絡経路２３６Ａは、第１傾斜内側面１１２Ａから第１底面１１１Ａに至る経路を構成しており、第１傾斜内側面パッド２１２Ａと第１底面パッド２１１Ａとを導通させている。
なお、本実施形態においては、図２における図中上方の左から２番目に位置する外部端子２２１Ａがいわゆるグランド端子とされている。またこの外部端子２２１Ａに導通する連絡経路２３１Ａ、樹脂形成部パッド２１３Ａ、連絡経路２３５Ａ、第１底面パッド２１１Ａ、連絡経路２３６Ａ、および第１傾斜内側面パッド２１２Ａがグランド接続されている。
図２に示すように、基板１００Ａにおける４つの外側面１０３Ａは、ｚ方向視において主面１０１Ａを囲んでおり、矩形環状をなしている。より詳細には、各外側面１０３Ａは、傾斜外側面１０４Ａおよび起立外側面１０５Ａを含んで構成される。傾斜外側面１０４Ａは、主面１０１Ａおよび起立外側面１０５Ａの間に介在しており、主面１０１Ａおよび起立外側面１０５Ａのいずれに対しても傾斜している。本実施形態においては、傾斜外側面１０４Ａは、主面１０１Ａに繋がっており、起立外側面１０５Ａは裏面１０２Ａに繋がっている。本実施形態においては、傾斜外側面１０４Ａのｘｙ平面に対する傾斜角度が５５°程度である。なお、上記傾斜角度が５５°である点は、主面１０１Ａとして（１００）面を採用したことに依存している。
ここで、ｘｙ平面（主面１０１Ａ）に対する傾斜外側面１０４Ａの傾斜角度は、主面１０１Ａに対する第１傾斜内側面１１２Ａおよび第２傾斜内側面１２２Ａの傾斜角度と同一である。詳細は後述するが、これら傾斜外側面１０４Ａ、第１傾斜内側面１１２Ａおよび第２傾斜内側面１２２Ａについては、一括したエッチングによって形成することにより、同一の角度とすることが意図されている。エッチング条件等のばらつきによって不可避的に生じうる差異は、本発明でいう同一の範囲に含まれる。
起立外側面１０５Ａは、主面１０１Ａに対して実質的に直角であり、ｚｘ平面もしくはｙｚ平面に対して実質的に平行である。本実施形態においては、傾斜外側面１０４Ａは、起立外側面１０５Ａに比べて平滑である。なお、このように傾斜外側面１０４Ａが起立外側面１０５Ａよりも平滑であることは、後述する半導体装置１Ａの製造方法に依存している。
金属膜５００Ａは、傾斜外側面１０４Ａに形成されている。本実施形態において、図２に示すように、金属膜５００Ａは傾斜外側面１０４Ａの大部分を覆っており、ｚ方向視において金属膜５００Ａが全体として主面１０１Ａを囲っている。本実施形態においては、金属膜５００Ａは、全体が一体とされた環状である。金属膜５００Ａは、外部端子２２１Ａと接続するための接続経路５１０Ａを有する。本実施形態においては、接続経路５１０Ａは、図２における図中上方の左から２番目に位置する外部端子２２１Ａに接続されている。当該外部端子２２１Ａは、上述のようにグランド端子とされているため、この外部端子２２１Ａに導通する金属膜５００Ａもグランド接続されている。金属膜５００Ａは、配線層２００Ａと同様に、バリアシード層２０１Ａとめっき層２０２Ａとが積層された構造とされている。なお、金属膜５００Ａについては、全体が一体とされた環状の構成に代えて、たとえば各々がグランド接続された複数の要素が環状に配置された構成であってもよい。
３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａは、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置１Ａの姿勢を検出するために用いられる。本実施形態においては、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａは、図２に示すように、磁心３１４Ａ，３１５Ａ，３１６Ａを有している。磁心３１４Ａ，３１５Ａ，３１６Ａは、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が方位センサ素子３１１Ａ，３１２Ａ，３１３Ａの上記検出基準軸に相当する。方位センサ素子３１１Ａ，３１２Ａ，３１３Ａはさらに、磁心３１４Ａ，３１５Ａ，３１６Ａを取り囲むように形成されたコイル（図示略）を有している。方位センサ素子３１１Ａ，３１２Ａ，３１３Ａの厚さは、たとえば８０μｍ程度である。
本実施形態においては、方位センサ素子３１１Ａが第１底面１１１Ａに支持されており、４つの第１底面パッド２１１Ａを利用してはんだ３５１Ａを介して搭載されている。このような搭載形態により、方位センサ素子３１１Ａの磁心３１４Ａは、ｙ方向に沿っている。
方位センサ素子３１２Ａは、図２における図中上方の第１傾斜内側面１１２Ａに支持されており、４つの第１傾斜内側面パッド２１２Ａを利用してはんだ３５１Ａを介して搭載されている。このような搭載形態により、方位センサ素子３１２Ａの磁心３１５Ａは、ｘ方向に対して直角であり、ｙｚ平面に含まれる方向に沿っている。この方向は、方位センサ素子３１２Ａを支持する第１傾斜内側面１１２Ａに対して平行である。
方位センサ素子３１３Ａは、図２における図中下方の第１傾斜内側面１１２Ａに支持されており、４つの第１傾斜側面パッド２１２Ａを利用してはんだ３５１Ａを介して搭載されている。このような搭載形態により、方位センサ素子３１３Ａの磁心３１６Ａは、ｘ方向に対して直角であり、ｙｚ平面に含まれる方向に沿っている。この方向は、方位センサ素子３１３Ａを支持する第１傾斜内側面１１２Ａに対して平行である。
また、本実施形態においては、方位センサ３１１Ａ，３１２Ａ，３１３Ａは、基板１００Ａ側の底面よりも、この底面とは反対側に位置する頂面が小とされている。また、これらの底面と頂面とをつなぐ側面は、底面と頂面とが離間する方向に対して傾いている。
集積回路素子３３０Ａは、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａを用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子３３０Ａは、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子として構
成されており、その厚さが８０〜１００μｍ程度とされている。
集積回路素子３３０Ａは、樹脂形成部１４０Ａを介して第２底面１２１Ａに支持されており、樹脂形成部パッド２１３Ａを利用してはんだ３５１Ａを介して搭載されている。図２に示すように、集積回路素子３３０Ａは、ｙ方向に離間配置された複数の樹脂形成部パッド２１３Ａを利用して搭載されることにより、２辺が支持される格好となっている。また、集積回路素子３３０Ａは、平面視において第１凹部１１０Ａの一部を除きその大部分を覆っている。また、集積回路素子３３０Ａは、平面視において、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａのすべてと重なっており、また、２つのコンデンサ３４３Ａとも重なっている。図３および図４に示すように、集積回路素子３３０Ａは、その上端部を除く大部分がｚ方向において第２凹部１２０Ａに収容されている。その一方、集積回路素子３３０Ａの上端部は第２凹部１２０Ａから上方に突出している。
方位センサ素子３１１Ａ，３１２Ａ，３１３Ａを用いた集積回路素子３３０Ａによる方位検出処理は、たとえば以下のようにして行われる。上述したとおり、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａは、各々が上記コイルに取り囲まれた磁心３１４Ａ，３１５Ａ，３１６Ａを有している。方位センサ素子３１１Ａ，３１２Ａ，３１３Ａが上述した搭載形態とされることにより、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａ、すなわち磁心３１４Ａ，３１５Ａ，３１６Ａは、互いに異なる方向に沿っている。これらの磁心３１４Ａ，３１５Ａ，３１６Ａが沿う方向は、集積回路素子３３０Ａに既知の情報として記憶されている。
２つのコンデンサ３４３Ａは、第１傾斜内側面１１２Ａに支持されており、方位センサ素子３１１Ａを挟んでｘ方向に離間して配置されている。これにより、２つのコンデンサ３４３Ａと方位センサ素子３１１Ａとが、ｘ方向に並んで配置されている。
半導体装置１Ａは、たとえば特開２００６−４７２６７号公報に開示された手法に基いて方位センサ素子３１１Ａ，３１２Ａ，３１３Ａを用いることにより、地磁気に対してどのような姿勢であるかを、三次元的に検出することができる（三軸検出）。集積回路素子３３０Ａは、外部端子２２１Ａから外部からの指令によってあるいは自律的に、半導体装置１Ａの方位検出結果を信号として出力する。
封止樹脂４００Ａは、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび集積回路素子３３０Ａを覆っており、凹部１０８Ａに充填されている。本実施形態においては、封止樹脂４００Ａは、第１封止樹脂４１０Ａおよび第２封止樹脂４２０Ａからなる。
第１封止樹脂４１０Ａは、おおむね第１凹部１１０Ａに充填されており、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａの全体を覆っている。一方、第１封止樹脂４１０Ａは、樹脂形成部パッド２１３Ａおよび集積回路素子３３０Ａは覆っていない。
第２封止樹脂４２０Ａは、おおむね第２凹部１２０Ａに充填されており、集積回路素子３３０Ａのすべてを覆っている。一方、第２封止樹脂４２０Ａは、外部端子２２１Ａを露出させている。
第１封止樹脂４１０Ａおよび第２封止樹脂４２０Ａの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。第１封止樹脂４１０Ａおよび第２封止樹脂４２０Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次に、半導体装置１Ａの製造方法について、図６〜図２７を参照しつつ以下に説明する。なお、これらの図６〜図２６においては、図２のＩＩＩ−ＩＩＩ線に沿うｙｚ平面における断面を示している。
まず、図６に示すように基板材料１００Ａ’を用意する。基板材料１００Ａ’は、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。基板材料１００Ａ’の厚さは、たとえば６００μｍ程度である。基板材料１００Ａ’は、上述した半導体装置１Ａの基板１００Ａが複数個取りできるサイズである。すなわち、以降の製造工程においては、複数の半導体装置１Ａを一括して製造する手法を前提としている。１つの半導体装置１Ａを製造する方法であっても構わないが、工業上の効率を考慮すると、複数の半導体装置１Ａを一括して製造する手法が現実的である。
基板材料１００Ａ’は、ｚ方向において互いに反対側を向く主面１０１Ａおよび裏面１０２Ａを有している。本実施形態においては、主面１０１Ａとして結晶方位が（１００）である面、（１００）面を採用する。次いで、主面１０１Ａをたとえば酸化させることによりＳｉＯ2からなるマスク層１９１Ａを形成する。マスク層１９１Ａの厚さは、たとえば０．７〜１．０μｍ程度である。
次いで、図７に示すように、マスク層１９１Ａに対してたとえばエッチングによるパターニングを行う。これにより、マスク層１９１Ａに開口１８１Ａ，１８２Ａを形成する。これら開口１８１Ａ，１８２Ａの形状および大きさは、最終的に得ようとする第１凹部１１０Ａと傾斜外側面１０４Ａの形状および大きさに応じて設定する。開口１８１Ａは、たとえば矩形状であり、開口１８２Ａは、ｚ方向視において開口１８１Ａ囲うように矩形環状に形成される。
次いで、図８に示すように、第１凹部１１０Ａおよび傾斜溝１８３Ａを形成する。第１凹部１１０Ａおよび傾斜溝１８３Ａの形成は、たとえばＫＯＨを用いた異方性エッチングによって同時に行う。ＫＯＨは、Ｓｉ単結晶に対して良好な異方性エッチングを実現しうるアルカリエッチング溶液の一例である。この異方性エッチングを行うことにより、第１底面１１１Ａおよび４つの第１傾斜内側面１１２Ａを有する第１凹部１１０Ａと、向かい合う２つの傾斜面（図８ではｙ方向において向かい合う傾斜面）を有する傾斜溝１８３Ａとが形成される。第１傾斜内側面１１２Ａがｘｙ平面に対してなす角度、および傾斜溝１８３Ａがｘｙ平面に対してなす角度は、それぞれ５５°程度となる。
次いで、マスク層１９１Ａに対してさらにパターニングを施すことにより、開口１８４Ａを有するマスク層１９２Ａを形成する。マスク層１９２Ａは、マスク層１９１Ａよりも開口面積が大となっている。この開口１８４Ａは、たとえば矩形状である。この開口１８４Ａの形状および大きさは、最終的に得ようとする第２凹部１２０Ａの形状および大きさに応じて設定する。
次いで、図１０に示すように、凹部１０８Ａを形成する。凹部１０８Ａを形成するには、たとえば上述したＫＯＨを用いた異方性エッチングを行う。この異方性エッチングにより、第１凹部１１０Ａがより深く大きくなるとともに、新たに第２凹部１２０Ａが形成される。第２凹部１２０Ａは、第１凹部１１０Ａを挟む２つの第２底面１２１Ａと第１凹部１１０Ａを囲む４つの第２傾斜内側面１２２Ａとを有する。第２傾斜内側面１２２Ａは、第１傾斜内側面１１２Ａと同様に、ｘｙ平面となす角度が５５°程度となる。このように２回の異方性エッチングを経ることにより、第１凹部１１０Ａおよび第２凹部１２０Ａを有する、二段形状とされた凹部１０８Ａが形成される。本実施形態においては、第１凹部１１０Ａの深さが４４０μｍ程度であり、第２凹部１２０Ａの深さが１２０μｍ程度である。
次いで、図１１に示すように、マスク層１９２Ａを除去する。この除去は、たとえばＨＦを用いたエッチングによって行う。
次いで、図１２に示すように、たとえばＳｉＯ2からなる絶縁層１０７Ａを形成する。絶縁層１０７Ａの形成は、基板材料１００Ａ’のうち裏面１０２Ａとは反対側部分全体を酸化させることにより行う。これにより、厚さがたとえば０．７〜１．０μｍ程度の絶縁層１０７Ａが得られる。
次いで、図１３に示すように、樹脂層１９３Ａを形成する。樹脂層１９３Ａの形成は、たとえば感光性のエポキシ樹脂をスプレー塗布することによって行う。次いで、図１４に示すように、樹脂層１９３Ａに対してパターニングを施す。このパターニングは、樹脂層１９３Ａに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって、主面１０１Ａおよび第２底面１２１Ａ上の所定位置に樹脂形成部１３０Ａ，１４０Ａが形成される。
次いで、図１５に示すように、バリアシード層２０１Ａを形成する。バリアシード層２０１Ａの形成は、たとえばスパッタリングによって行う。具体的には、絶縁層１０７Ａ上にＴｉからなる層をスパッタリングによって形成する。このＴｉからなる層は、バリア層として機能する。次いで、上記バリア層上にＣｕからなる層をスパッタリングによって形成する。このＣｕからなる層は、シード層として機能する。このようなスパッタリングによってバリアシード層２０１Ａが得られる。
次いで、図１６に示すように、マスク層２９１Ａを形成する。マスク層２９１Ａの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図１７に示すように、マスク層２９１Ａに対してパターニングを施す。このパターニングは、マスク層２９１Ａに対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたマスク層２９１Ａの形状は、上述した配線層２００Ａおよび金属膜５００Ａの形状に対応している。なお、凹部１０８Ａがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図１８に示すように、めっき層２０２Ａを形成する。めっき層２０２Ａの形成は、たとえばバリアシード層２０１Ａの上記シード層を利用した電解めっきによって行う。この結果、たとえばＣｕからなるめっき層２０２Ａが得られる。めっき層２０２Ａの厚さは、たとえば５μｍ程度である。めっき層２０２Ａは、上述した配線層２００Ａおよび金属膜５００Ａの形状となっている。
次いで、図１９に示すように、マスク層２９１Ａを削除する。次いで、図２０に示すように、バリアシード層２０１Ａのうちめっき層２０２Ａから露出した部分を除去する。バリアシード層２０１Ａの除去は、たとえばウエットエッチングによって行う。これにより、ともにパターニングが施されたバリアシード層２０１Ａおよびめっき層２０２Ａからなる配線層２００Ａが得られる。また、本実施形態においては、配線層２００Ａの形成と同時に、バリアシード層２０１Ａおよびめっき層２０２Ａからなる金属膜５００Ａが得られる。
次いで、図２１に示すように、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａを搭載する。方位センサ素子３１１Ａ，３１２Ａ，３１３Ａには、はんだ３５１Ａとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、方位センサ素子３１１Ａを第１底面１１１Ａに載置し、方位センサ素子３１２Ａ，３１３Ａを第１傾斜内側面１１２Ａに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、方位センサ素子３１１Ａ，３１２Ａ，３１３Ａの搭載が完了する。また、２つのコンデンサ３４３Ａを、方位センサ素子３１２Ａ，３１３Ａを搭載したのと異なる第１傾斜内側面１１２Ａに搭載する。
次いで、図２２に示すように、第１封止樹脂４１０Ａを形成する。第１封止樹脂４１０Ａの形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に第１凹部１１０Ａに充填し、これを硬化させることによって行う。この際、この樹脂材料によって方位センサ素子３１１Ａ，３１２Ａ，３１３Ａの全体を覆っておく。一方、第２底面１２１Ａの樹脂形成部パッド２１３Ａを確実に露出させておく。なお、第１封止樹脂４１０Ａを形成するための材料を例示すると、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。第１封止樹脂４１０Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次いで、図２３に示すように、集積回路素子３３０Ａを搭載する。集積回路素子３３０Ａには、はんだ３５１Ａとなるはんだボールを形成しておく。また、これらのはんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、集積回路素子３３０Ａを第２底面１２１Ａ上の樹脂形成部１４０Ａに載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、集積回路素子３３０Ａの搭載が完了する。
次いで、図２４に示すように、第２封止樹脂４２０Ａを形成する。第２封止樹脂４２０Ａの形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を主に第２凹部１２０Ａに充填し、これを硬化させることによって行う。この際、この樹脂材料によって集積回路素子３３０Ａの全体を覆っておく。一方、主面１０１Ａ上のめっき層２０２Ａの一部を確実に露出させておく。また、後述する切断領域には、第２封止樹脂４２０Ａが重ならないように形成する。なお、第２封止樹脂４２０Ａを形成するための材料を例示すると、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。第２封止樹脂４２０Ａは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
次いで、図２５に示すように、外部端子２２１Ａに、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによってｚ方向に膨出するバンプを形成する。
次いで、図２６および図２７に示すように、基板材料１００Ａ’をたとえばダイサーＤｃによって切断する。ダイサーＤｃによる切断は、ｚ方向視において傾斜溝１８３Ａに含まれる切断線ＣＬに沿って切断する。この際、ダイサーＤｃによって基板材料１００Ａ’のみを切断し、たとえば第２封止樹脂４２０Ａは切断しない。この切断を経ることにより、図１〜図４に示した半導体装置１Ａが得られる。そして、この切断によって生ずる露出面が、起立外側面１０５Ａとなる。切断によって生じた起立外側面１０５Ａは、その表面が比較的に粗い。その一方、異方性エッチングによって形成された傾斜溝１８３Ａに由来する傾斜外側面１０４Ａは、その表面が比較的に平坦であり、起立外側面１０５Ａよりも平滑になっている。
次に、半導体装置１Ａおよび半導体装置１Ａの製造方法の作用について説明する。
本実施形態によれば、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａが半導体材料からなる基板１００Ａの凹部１０８Ａの第１凹部１１０Ａに収容されている。このため、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板１００Ａは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置１Ａのコストを低減することができる。特に、半導体装置１Ａを少量生産する場合に、コスト低減効果が顕著である。
半導体装置１Ａを製造する際、主面１０１Ａに形成された傾斜溝１８３Ａに含まれる切断線ＣＬに沿って基板材料１００Ａ’を切断すると、切断分離されたチップ状の基板１００Ａの外側面１０３は、傾斜溝１８３Ａであった領域の一部である傾斜外側面１０４Ａを含む。半導体装置１Ａの製造においては、基板材料１００Ａ’の切断作業は、傾斜溝１８３Ａの部位でガイドされながら進行する。このような構成によれば、基板材料１００Ａ’の切断時に、基板材料１００Ａ’あるいは基板１００Ａにウエハ割れや欠けなどの不具合が生じるのを抑制することができる。このことは、半導体装置１Ａを効率よく製造するのに適する。
半導体装置１Ａの製造において、傾斜溝１８３Ａの形成および凹部１０８Ａ（第１凹部１１０Ａ）の形成は、異方性エッチングによって一括して同時に行う。そして、基板材料１００Ａ’の切断の際に切断線ＣＬに沿って切断する。この切断線ＣＬが傾斜溝１８３Ａに含まれているため、基板材料１００Ａ’の切断深さは、基板材料１００Ａ’の厚みよりも小さくなる。このような構成によれば、基板材料１００Ａ’の切断作業を効率よく行うことができる。
なお、外側面１０３Ａを構成する起立外側面１０５Ａは、基板材料１００Ａ’を傾斜溝１８３Ａの部位で切断した痕跡となるものである。即ち、異方性エッチングにより形成された傾斜外側面１０４Ａは、基板材料１００Ａ’の切断により形成された起立外側面１０５Ａよりも平滑である。
基板１００Ａが、Ｓｉに代表される半導体材料の単結晶からなることにより、第１傾斜内側面１１２Ａおよび第２傾斜内側面１２２Ａを第１底面１１１Ａおよび第２底面１２１Ａに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板１００ＡがＳｉからなり、主面１０１Ａとして（１００）面を採用することにより、第１底面１１１Ａおよび第２底面１２１Ａに対する４つの第１傾斜内側面１１２Ａおよび４つの第２傾斜内側面１２２Ａの角度をいずれも５５°程度に設定することができる。これにより、半導体装置１Ａをバランスの良い形状構成とすることが可能である。
凹部１０８Ａを第１凹部１１０Ａおよび第２凹部１２０Ａによって二段形状に形成することにより、第１凹部１１０Ａを方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａを収容する専用の空間として用いることができる。
主面１０１Ａと凹部１０８Ａには、樹脂形成部１３０Ａ，１４０Ａが設けられている。樹脂形成部１３０Ａ，１４０Ａを具備する構成によれば、主面１０１Ａおよび凹部１０８Ａの適所に段差を設けることができ、外部端子２２１Ａの形成や集積回路素子３３０Ａの搭載を適切に行うことができる。たとえば、図３、図４を参照すると理解できるように、集積回路素子３３０Ａを、第２底面１２１Ａ上に樹脂形成部１４０Ａを介さずに搭載すれば、集積回路素子３３０Ａがコンデンサ３４３Ａと干渉する虞がある。これに対し、樹脂形成部１４０Ａを第２底面１２１Ａ上に形成することにより、第２底面１２１Ａ自体の形状や位置を変更することなく、集積回路素子３３０Ａをコンデンサ３４３Ａとの干渉を避けた主面１０１Ａ側に変位した位置に搭載することができる。また、図３に示されるように、集積回路素子３３０Ａは主面１０１Ａよりも上方に突出している。これに対し、外部端子２２１Ａは、樹脂形成部１３０Ａを介して主面１０１Ａ上に形成することにより、これら外部端子２２１Ａを面実装するのに適するようにｚ方向に突出させることができる。
樹脂形成部１３０Ａ，１４０Ａの側面１３２Ａ，１４２Ａが傾斜しているため、これら側面１３２Ａ，１４２Ａに形成した配線層２００Ａの連絡経路を、外部端子２２１Ａおよび樹脂形成部パッド２１３Ａに繋げた構成とすることができる。
傾斜外側面１０４Ａには金属膜５００Ａが形成されており、半導体装置１Ａの実装時には、金属膜５００Ａは、接続経路５１０Ａおよび外部端子２２１Ａを介してグランド接続される。このような構成の金属膜５００Ａは、凹部１０８Ａに収容された各素子が外部からの電磁波の影響を防止する電磁シールドとして機能する。また、金属膜５００Ａは、ｚ方向視（主面１０１Ａの法線方向視）において全体として主面１０１Ａを囲っている。このような金属膜５００Ａの配置によれば、電磁シールドとしての効果をより高めることを期待できる。
なお、金属膜５００Ａの形成範囲等については適宜変更してもよい。金属膜５００Ａについて、図２に示した態様よりも広い領域に形成する場合、たとえば本実施形態よりも傾斜外側面１０４Ａの面積が大きくなるように傾斜外側面１０４Ａを幅広に形成し、その傾斜外側面１０４Ａに対してより広い領域に金属膜５００Ａを形成すればよい。
金属膜５００Ａの形成は、配線層２００の形成と同時に一括して行う。このため、金属膜５００Ａを効率よく形成することができる。また、金属膜５００Ａが形成される傾斜外側面１０４Ａは、たとえばＫＯＨを用いた異方性エッチングにより凹部１０８Ａと同様に形成された平滑な面である。したがって、平滑な傾斜外側面１０４Ａ上に金属膜５００Ａを適切に形成することができる。
集積回路素子３３０Ａが、第２底面１２１Ａに支持されるとともに、平面視において第１凹部１１０Ａの一部と重なることにより、ｚ方向において方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａと集積回路素子３３０Ａとを立体的に配置することができる。これにより、半導体装置１Ａの小型化と高機能化とを両立することができる。
配線層２００Ａが連絡経路２３１Ａ，２３４Ａ，２３５Ａ，２３６Ａを有することにより、外部端子２２１Ａ、樹脂形成部パッド２１３Ａ、第１底面パッド２１１Ａおよび第１傾斜内側面パッド２１２Ａのうち所望のものどうしを適切に導通させることができる。連絡経路２３１Ａが第２傾斜内側面１２２Ａを経由していることにより、立体的な形状とされた基板１００Ａに形成された外部端子２２１Ａおよび樹脂形成部パッド２１３Ａを適切に導通させることが可能であり、断線などのおそれが少ない。また、連絡経路２３４Ａ，２３５Ａ，２３６Ａが第１傾斜内側面１１２Ａを経由することにより、断線などのおそれが少ない。
３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａが封止樹脂４００Ａに覆われていることにより、これらの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａを適切に保護することができる。封止樹脂４００Ａを第１封止樹脂４１０Ａおよび第２封止樹脂４２０Ａからなる構成とすることにより、第１凹部１１０Ａおよび第２凹部１２０Ａからなる二段形状とされた凹部１０８Ａを適切に埋め尽くすことができる。
第１封止樹脂４１０Ａが主に第１凹部１１０Ａに充填される構成とすることにより、集積回路素子３３０Ａが搭載される前に、３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａを適切に覆うことができる。また、第２封止樹脂４２０Ａによって集積回路素子３３０Ａを覆うことにより、集積回路素子３３０Ａと３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａとの間に意図しない隙間が生じないように封止樹脂４００Ａを形成することができる。第２封止樹脂４２０Ａが外部端子２２１Ａを露出させていることにより、半導体装置１Ａを容易に面実装可能であるとともに、半導体装置１Ａが実装されるたとえば回路基板と集積回路素子３３０Ａや３つの方位センサ素子３１１Ａ，３１２Ａ，３１３Ａおよび２つのコンデンサ３４３Ａが不当に導通してしまうことを適切に回避することができる。
なお、半導体装置１Ａの製造方法において、基板材料１００Ａ’を切断する手法としては、図２６に示したダイサーＤｃを用いた切断の他にも、たとえばプラズマダイシングやＢＯＳＣＨ法などの深堀りエッチングの手法など、種々の手法を採用することができる。
深堀りエッチングの手法を用いて基板材料１００Ａ’を切断する場合、たとえば基板材料１００Ａ’を所定の深さまで掘り進める第１のステップと、基板材料の裏面側を研磨する第２のステップとによって基板材料１００Ａ’を切断してもよい。この場合、第１のステップでは、図２８に示すように傾斜溝１８３Ａの形成位置から深掘りエッチングによって厚さ方向に所定の深さまで掘り進め、垂直溝１８５を形成する。次いで、基板材料１００Ａ’の主面１０１Ａ側を図示しないテープ材等の支持体によって支持する。次いで、図２９に示すように、基板材料１００Ａ’を裏面１０２Ａ側から研磨し、垂直溝１８５Ａの形成箇所まで到達させる。これにより、基板材料１００Ａ’が複数の基板１００Ａに分離切断され、垂直溝１８５の形成部位が起立外側面１０５Ａとなる。
図３０および図３１は、本発明の第２実施形態に基づく半導体装置を示している。本実施形態の半導体装置１Ｄは、基板１００Ｄ、樹脂形成部１５０Ｄ、配線層２００Ｄ、柱状導電部２３０Ｄ、第１素子３７０Ｄ、第２素子３８０Ｄ、および封止樹脂４００Ｄを備えている。なお、図３０においては、理解の便宜上、封止樹脂４００Ｄを省略している。また、図３０および図３１において、連絡経路を省略している。
基板１００Ｄは、半導体装置１Ｄの土台となるものであり、基材１０６Ｄおよび絶縁層１０７Ｄからなる。基板１００Ｄは、主面１０１Ｄ、裏面１０２Ｄ、および凹部１０８Ｄを有する。基板１００Ｄの厚さは、たとえば６００μｍ程度である。なお、本実施形態においては、主面１０１Ｄおよび裏面１０２Ｄがｚ方向において互いに反対側を向いており、ｚ方向が半導体装置１Ｄの厚さ方向に相当する。また、ｘ方向およびｙ方向は、いずれもｚ方向に対して直角である。
基材１０６Ｄは、半導体材料の単結晶からなり、本実施形態においては、Ｓｉ単結晶からなる。また、絶縁層１０７Ｄは、本実施形態においては、ＳｉＯ2からなる。なお、基材１０６Ｄの材質は、Ｓｉに限定されず、後述する意図を満たす凹部１０８Ｄを形成可能なものであればよい。絶縁層１０７Ｄは、基材１０６Ｄのうち裏面１０２Ｄとは反対側から臨む部分を覆っている。絶縁層１０７Ｄの厚さは、たとえば０．１〜１．０μｍ程度である。
本実施形態においては、主面１０１Ｄとして、基材１０６Ｄの（１００）面が採用されている。凹部１０８Ｄは、主面１０１Ｄから裏面１０２Ｄに向かって凹んでいる。本実施形態においては、凹部１０８Ｄは、第１凹部１１０Ｄからなる。第１凹部１１０Ｄは、第１底面１１１Ｄおよび４つの第１傾斜内側面１１２Ｄを有する。第１凹部１１０Ｄの形状は、主面１０１Ｄとして（１００）面が採用されていることに依存している。
凹部１０８Ｄが形成されていることにより、主面１０１Ｄは、平面視矩形環状とされている。第１凹部１１０Ｄは、平面視矩形状である。第１凹部１１０Ｄの深さは、たとえば４４０μｍ程度である。第１底面１１１Ｄは、平面視矩形状である。４つの第１傾斜内側面１１２Ｄは、平面視において第１底面１１１Ｄを囲んでおり、第１底面１１１Ｄと接する部分を上底とする略台形状である。各第１傾斜内側面１１２Ｄは、第１底面１１１Ｄに対して傾いている。本実施形態においては、第１傾斜内側面１１２Ｄのｘｙ平面に対する傾斜角度が５５°程度である。なお、第１傾斜内側面１１２Ｄが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ｄとして（１００）面を採用したことに依存している。
樹脂形成部１５０Ｄは、基板１００Ｄ上に所定の段差を設けるためのものであり、基板１００Ｄ（絶縁層１０７Ｄ）に形成される。本実施形態においては、樹脂形成部１５０Ｄは、凹部１０８Ｄ（第１凹部１１０Ｄ）の底面（第１底面１１１Ｄ）に形成されており、第２素子３８０Ｄを搭載する部分である。本実施形態においては、樹脂形成部１５０Ｄは、第１底面１１１Ｄのうちｙ方向に離れた２つの部位に形成されている。樹脂形成部１５０Ｄの高さは、たとえば１５０μｍ程度である。樹脂形成部１５０Ｄは、平坦な頂面とこの頂面に対して傾斜した側面１５２Ｄを有する。樹脂形成部１５０Ｄの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。樹脂形成部１５０Ｄは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
配線層２００Ｄは第１素子３７０Ｄおよび第２素子３８０Ｄに入出力する電流経路を構成するためのものである。配線層２００Ｄは、主に絶縁層１０７Ｄ上に形成されており、本実施形態においては、バリアシード層２０１Ｄとめっき層２０２Ｄとが積層された構造となっている。
バリアシード層２０１Ｄは、所望のめっき層２０２Ｄを形成するためのいわゆる下地層であり、絶縁層１０７Ｄ上に形成されている。バリアシード層２０１Ｄは、絶縁層１０７Ｄ上に形成されたたとえばバリア層としてのＴｉ層とこのバリア層上に積層されたシード層としてのＣｕ層とからなる。バリアシード層２０１Ｄは、たとえばスパッタリングによって形成される。本実施形態においては、バリアシード層２０１Ｄは、絶縁層１０７Ｄ上および樹脂形成部１５０Ｄ上の所定部位に形成される。
めっき層２０２Ｄは、たとえばＣｕからなりバリアシード層２０１Ｄを利用した電解めっきによって形成される。めっき層２０２Ｄの厚さは、たとえば５μｍ程度である。
本実施形態においては、配線層２００Ｄは、第１底面パッド２１１Ｄ、樹脂形成部パッド２１４Ｄ、第１傾斜内側面パッド２１２Ｄ、およびこれらを互いに導通させるための連絡経路（図示略）を有している。
第１底面パッド２１１Ｄは、第１凹部１１０Ｄの第１底面１１１Ｄに形成されている。本実施形態においては、複数の第１底面パッド２１１Ｄが形成されており、これら第１底面パッド２１１Ｄは、第１素子３７０Ｄを搭載するために用いられる。
樹脂形成部パッド２１４Ｄは、樹脂形成部１５０Ｄに形成されている。本実施形態においては、第１底面１１１Ｄ上に離間配置された各樹脂形成部１５０Ｄにおいて、複数ずつの樹脂形成部パッド２１４Ｄが形成されている。これら樹脂形成部パッド２１４Ｄは、第２素子３８０Ｄを搭載するために用いられる。また、樹脂形成部１５０Ｄの側面１５２Ｄが傾斜しているため、この側面１５２Ｄに形成した配線層２００Ｄの連絡経路（図示略）を、樹脂形成部パッド２１４Ｄに繋げた構成とすることができる。
第１傾斜内側面パッド２１２Ｄは、第１凹部１１０Ｄの第１傾斜内側面１１２Ｄに形成されている。本実施形態においては、第１底面１１１Ｄを挟んでｙ方向に離れて配置された２つの第１傾斜内側面１１２Ｄに複数ずつの第１傾斜内側面パッド２１２Ｄが形成されている。第１傾斜内側面パッド２１２Ｄは、柱状導電部２３０Ｄの一端が接続される部分である。
封止樹脂４００Ｄ上には、外部端子２５０Ｄが設けられている。外部端子２５０Ｄは、半導体装置１Ｄをたとえば図示しない電子機器の回路基板に面実装するために用いられる。本実施形態においては、外部端子２５０Ｄは、封止樹脂４００Ｄ（後述の第２封止樹脂４２０Ｄ）における主面１０１Ｄの法線方向外方を向く上面４２１Ｄに設けられる。本実施形態においては、凹部１０８Ｄを挟んでｙ方向に離間する２つの部位に、複数ずつの外部端子２５０Ｄが形成されている。外部端子２５０Ｄは、後述の外部端子用パッド２４０Ｄ上に、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることによって得られたバンプが形成された構造とされている。これにより、外部端子２５０Ｄは、ｚ方向に膨出した形状となっている。なお、本実施形態においては、少なくとも１つの外部端子２５０Ｄがいわゆるグランド端子とされている。
第１素子３７０Ｄは、第１底面１１１Ｄに支持されており、第１底面パッド２１１Ｄを利用してはんだ３５１Ｄを介して搭載されている。
第２素子３８０Ｄは、樹脂形成部１５０Ｄに支持されており、複数の樹脂形成部パッド２１４Ｄを利用してはんだ３５１Ｄを介して搭載されている。本実施形態においては、第２素子３８０Ｄは、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子として構成されており、その厚さが８０〜１００μｍ程度とされている。
封止樹脂４００Ｄは、第１素子３７０Ｄおよび第２素子３８０Ｄを覆っており、凹部１０８Ｄ（第１凹部１１０Ｄ）に充填されている。本実施形態においては、封止樹脂４００Ｄは、第１封止樹脂４１０Ｄおよび第２封止樹脂４２０Ｄからなる。
第１封止樹脂４１０Ｄは、第１素子３７０Ｄの全体を覆っている。一方、第１封止樹脂４１０Ｄは、第１傾斜内側面パッド２１２Ｄおよび第２素子３８０Ｄは覆っていない。
第２封止樹脂４２０Ｄは、第２素子３８０Ｄのすべてを覆っている。第２封止樹脂４２０Ｄは、上面４２１Ｄを有する。上面４２１Ｄは、主面１０１Ｄの法線方向外方を向く。第２封止樹脂４２０Ｄは、主面１０１Ｄの一部を覆っている。一方、第２封止樹脂４２０Ｄは、外部端子２５０Ｄを露出させている。
第１封止樹脂４１０Ｄおよび第２封止樹脂４２０Ｄの材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。第１封止樹脂４１０Ｄおよび第２封止樹脂４２０Ｄは、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。
柱状導電部２３０Ｄは、図３１に示すように、封止樹脂４００Ｄ（第２封止樹脂４２０Ｄ）を凹部１０８Ｄの深さ方向に貫通している。柱状導電部２３０Ｄは、配線層２００Ｄのうち凹部１０８Ｄに形成された部位に接続されており、ｚ方向（主面１０１Ｄの法線方向）に沿って延びている。本実施形態においては、柱状導電部２３０Ｄの図中下端は、第１傾斜内側面１１２Ｄに形成された第１傾斜内側面パッド２１２Ｄに接続されている。柱状導電部２３０Ｄは、たとえばＣｕからなり、第１傾斜内側面パッド２１２Ｄを利用した電解めっきによって形成される。本実施形態においては、底面１１１Ｄを挟んでｙ方向に離れた２つの第１傾斜内側面１１２Ｄから複数ずつの柱状導電部２３０Ｄが延びている。柱状導電部２３０Ｄの図中上端と第２封止樹脂４２０Ｄの上面４２１Ｄとは、面一状である。
封止樹脂４００Ｄ上には、外部端子用パッド２４０Ｄが形成されている。外部端子用パッド２４０Ｄは、第２封止樹脂４２０Ｄの上面４２１Ｄに形成される。本実施形態においては、外部端子用パッド２４０Ｄは、たとえばＣｕからなり、複数の柱状導電部２３０Ｄに対応する位置に複数設けられている。外部端用パッド２４０Ｄおよびこの上に形成された外部端子２５０Ｄは、ｚ方向視において柱状導電部２３０Ｄと重なっている。外部端子用パッド２４０Ｄは、柱状導電部２３０Ｄの上端を覆っており、当該柱状導電部２３０Ｄの上端に接合している。
次に、封止樹脂４００Ｄ（第２封止樹脂４２０Ｄ）を貫通する柱状導電部２３０Ｄの形成手順について、図３２〜図３９を参照して説明する。
図３２は、凹部１０８Ｄが形成され基板材料１００Ｄ’に樹脂形成部１５０Ｄおよび配線層２００Ｄが形成された状態を示す。この後、図３３に示すように、レジスト層６００Ｄを形成する。レジスト層６００Ｄの形成は、たとえば感光性のレジスト樹脂をスプレー塗布することによって行う。
次いで、図３４に示すように、レジスト層６００Ｄに対してパターニングを施す。このパターニングは、レジスト層に６００Ｄ対してたとえばフォトリソグラフィの手法を用いた露光および現像を行うことにより、所望の部位を削除することによって行う。このパターニングによって得られたレジスト層６００Ｄの形状は、上述した柱状導電部２３０Ｄの形状に対応している。ここで、レジスト層には柱状導電部２３０Ｄの形状に対応する開口６１０Ｄが形成され、第１傾斜内側面パッド２１２Ｄの一部が露出する。なお、凹部１０８Ｄがある程度の深さを有することに対応して、上記露光の焦点深さを変化させながら、複数回の上記露光を行なってもよい。
次いで、図３５に示すように、柱状導電部２３０Ｄを形成する。柱状導電部２３０Ｄの形成は、たとえば第１傾斜内側面パッド２１２Ｄを利用した電解めっきによって行う。この結果、たとえばＣｕからなる柱状導電部２３０Ｄが得られる。
次に、図３６に示すようにレジスト層６００Ｄを除去し、第１素子３７０Ｄの搭載、第１封止樹脂４１０Ｄの形成、第２素子３８０Ｄの搭載を順次行う（図３７参照）。
次いで、図３８に示すように、第２封止樹脂４２０を形成する。このとき、柱状導電部２３０Ｄの上端が第２封止樹脂４２０Ｄの上端面から突出している。次に、図３９に示すように第２封止樹脂４２０Ｄの上部を研磨し、柱状導電部２３０Ｄの図中上端と第２封止樹脂４２０Ｄの上面４２１Ｄとが面一状にされる。
次に、半導体装置１Ｄの作用について説明する。
本実施形態によれば、第１素子３７０Ｄおよび第２素子３８０Ｄが半導体材料からなる基板１００Ｄの凹部１０８Ｄ（第１凹部１１０Ｄ）に積層状に配置されて収容されている。このため、第１素子３７０Ｄおよび第２素子３８０Ｄを支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、半導体材料からなる基板１００Ｄは、形状を作り変えるために発生する費用が少ない。したがって、半導体装置１Ｄのコストを低減することができる。特に、半導体装置１Ｄを少量生産する場合に、コスト低減効果が顕著である。
基板１００Ｄが、Ｓｉに代表される半導体材料の単結晶からなることにより、第１傾斜内側面１１２Ｄを第１底面１１１Ｄに対して既知の所定角度だけ正確に傾いた面として仕上げることができる。特に、基板１００ＤがＳｉからなり、主面１０１Ｄとして（１００）面を採用することにより、第１底面１１１Ｄに対する４つの第１傾斜内側面１１２Ｄの角度をいずれも５５°程度に設定することができる。これにより、半導体装置１Ｄをバランスの良い形状構成とすることが可能である。
封止樹脂４００Ｄを貫通する柱状導電部２３０Ｄが設けられている。柱状導電部２３０Ｄは、基板１００Ｄの凹部１０８からｚ方向に延びており、外部端子２５０Ｄと導通接続されている。このような構成によれば、ｚ方向視（主面１０１Ｄの法線方向視）において凹部１０８Ｄの内側に外部端子２５０Ｄを配置することができる。本実施形態では、基板１００Ｄのｙ方向の寸法を小さくすることができ、半導体装置１Ｄの小型化に適する。
柱状導電部２３０Ｄは、第１傾斜内側面１１２Ｄからｚ方向に延びている。これにより、第１素子３７０Ｄ、第２素子３７０Ｄおよび柱状導電部２３０Ｄは、互いの干渉を避けつつ狭いスペースでの立体的な配置が実現される。
柱状導電部２３０Ｄの下端は第１傾斜内側面パッド２１２Ｄ上に接続される。柱状導電部２３０Ｄは、第１傾斜内側面パッド２１２Ｄ上に電解めっきの手法等を用いて斜面からｚ方向に向けて立ち上がっており、第１傾斜内側面パッド２１２Ｄと適切に導通接続されている。
柱状導電部２３０Ｄの上端は、第２封止樹脂４２０Ｄの上面４２１Ｄと面一状であり、外部端子用パッド２４０Ｄによって覆われている。このような構成によれば、外部端子用パッド２４０Ｄを介して柱状導電部２３０Ｄと外部端子２５０Ｄとを適切に導通接続することができる。
凹部１０８Ｄ（第１凹部１１０Ｄ）内の適所に樹脂形成部１５０Ｄを形成することにより、第１素子３７０Ｄおよび第２素子３８０Ｄを収容するための空間を二段形状にすることができる。第１底面１１１Ｄに集積回路素子３７０Ｄを搭載し、かつ樹脂形成部１５０Ｄに第２素子３８０Ｄを搭載することにより、ｚ方向において異なる位置に第１素子３７０Ｄおよび第２素子３８０Ｄを立体的に配置することができる。これにより、半導体装置１Ｄの小型化と高機能化とを両立することができる。
図４０および図４１は、上記した半導体装置１Ｄの変形例を示している。図４０および図４１に示した半導体装置１Ｄ’は、基板１００Ｄ、樹脂形成部１５０Ｄ、配線層２００Ｄ、柱状導電部２３０Ｄ、第１素子３７０Ｄ、第２素子３８０Ｄ、および封止樹脂４００Ｄを備えている。図４０および図４１に示した半導体装置１Ｄ’は、上記した半導体装置１Ｄと比べて、主に柱状導電部２３０Ｄの配置および第２素子３８０Ｄの支持構造が異なっている。
図４０に示した半導体装置１Ｄ’においては、樹脂形成部１５０Ｄは、凹部１０８Ｄ（第１凹部１１０Ｄ）の底面（第１底面１１１Ｄ）に形成されており、第１底面１１１Ｄのうちｙ方向における一端寄り（図中右端寄り）の部位に形成されている。樹脂形成部１５０Ｄは、第２素子３８０Ｄのｙ方向における一端寄り部分を搭載するためのものである。
図４０および図４１に示した半導体装置１Ｄ’においては、複数の柱状導電部２３０Ｄは、そのすべてが図中右側に位置する１つの第１傾斜内側面１１２Ｄからｚ方向に向かって延びている。複数の外部端子２５０Ｄについては、図中右側に位置する複数の外部端子２５０Ｄ（２５１Ｄ）と、図中左側に位置する複数の外部端子２５０Ｄ（２５２Ｄ）とがある。外部端子２５１Ｄは、ｚ方向視（主面１０１Ｄの法線方向視）において柱状導電部２３０Ｄと重なっている。一方、外部端子２５２Ｄは、外部端子２５１Ｄとは底面１１１Ｄを挟んで離間する位置にある。外部端子２５２Ｄと柱状導電部２３０とは、第２封止樹脂４２０Ｄ上に形成されて配線パターン２６０Ｄを介して導通している。また、配線パターン２６０Ｄおよび第２封止樹脂４２０Ｄは、絶縁材料からなるレジスト７００Ｄによって覆われている。レジスト７００Ｄは、外部端子２５１Ｄ，２５２Ｄを露出させ、それ以外のｚ方向視全面を覆っている。
第２素子３８０Ｄの図中左端は、第１傾斜内側面１１２Ｄに支持されており、複数の第１傾斜内側面パッド２１２Ｄを利用してはんだ３５１Ｄを介して搭載されている。第２素子３８０Ｄは、対向主面３８１Ｄ、開口側主面３８２Ｄおよび傾斜側面３８３Ｄを有している。対向主面３８１Ｄは、第１素子３７０Ｄに対向している。開口側主面３８２Ｄは、ｚ方向において対向主面３８１Ｄとは反対側に位置している。また、開口側主面３８２Ｄは、対向主面３８１Ｄよりも面積が大とされている。傾斜側面３８３Ｄは、対向主面３８１Ｄと開口側主面３８２Ｄとをつなぐ４つの側面のうちｙ方向における一方（図中左方）を向く側面である。傾斜側面３８３Ｄは、対向主面３８１Ｄに対して傾いており、本実施形態においては、対向主面３８１Ｄに対する傾斜側面３８３Ｄの傾斜角度が５５°程度である。
第２素子３８０Ｄにおいて、傾斜側面３８３Ｄから対向主面３８１Ｄに跨る所定領域には、導電性の金属薄膜からなる配線パターン３８４Ｄが形成されている。このような構成により、第２素子３８０Ｄの搭載時には、第１傾斜内側面１１２Ｄと第２素子３８０Ｄの傾斜側面３８３Ｄとが互いに略平行になるように向き合っている。
図４０および図４１に示した半導体装置１Ｄ’においては、すべての柱状導電部２３０Ｄが１つの領域である図中右側の第１傾斜内側面１１２Ｄにまとめて形成される。また、第２素子３８０Ｄは、図中左側の傾斜側面３８３Ｄが第１傾斜内側面１１２Ｄに支持される。このため、複数の柱状導電部２３０Ｄと第２素子３８０Ｄとの干渉を回避することができる。したがって、第２素子３８０Ｄのサイズを大きくしつつ、半導体装置１Ｄ’全体をより小型化するのに適する。一方、外部端子２５１Ｄと外部端子２５２Ｄとがｙ方向に離間して配置されている。これにより、半導体装置１Ｄ’を電子機器の基板などにバランスよく実装することができる。
図４２は、上記した半導体装置１Ｄの他の変形例を示している。図４２に示した半導体装置１Ｄ”は、基板１００Ｄ、配線層２００Ｄ、柱状導電部２３０Ｄ、第１素子３７０Ｄ、第２素子３８０Ｄ、および封止樹脂４００Ｄを備えている。図４２に示した半導体装置１Ｄ”は、上記した半導体装置１Ｄと比べて、主に基板１００Ｄの凹部１０８Ｄの形状が異なっており、樹脂形成部１５０Ｄを具備していない。
図４２に示した半導体装置１Ｄ”においては、凹部１０８Ｄは、第１凹部１１０Ｄおよび第２凹部１２０Ｄからなる。第１凹部１１０Ｄは、裏面１０２Ｄ側に位置し、第１底面１１１Ｄおよび４つの第１傾斜内側面１１２Ｄを有する。第２凹部１２０Ｄは、第１凹部１１０Ｄよりも主面１０１Ｄ側に位置し、２つの第２底面１２１Ｄおよび４つの第２傾斜内側面１２２Ｄを有する。これらの第１凹部１１０Ｄおよび第２凹部１２０Ｄの形状は、主面１０１Ｄとして（１００）面が採用されていることに依存している。これら第１凹部１１０Ｄおよび第２凹部１２０Ｄの構成は、図５に示した第１凹部１１０Ａおよび第２凹部１２０Ａの構成に近似している。
第２凹部１２０Ｄは、平面視矩形状である。２つの第２底面１２１Ｄは、平面視矩形状であり、第１凹部１１０Ｄを挟んでいる。また、各第２底面１２１Ｄは、第１傾斜内側面１１２Ｄに繋がっている。４つの第２傾斜内側面１２２Ｄは、平面視において２つの第２底面１２１Ｄを囲み、略台形状である。各第２傾斜内側面１２２Ｄは、第２底面１２１Ｄに対して傾いている。本実施形態においては、第２傾斜内側面１２２Ｄのｘｙ平面に対する傾斜角度が５５°程度である。なお、第２傾斜内側面１２２Ｄが略台形状であり、かつ上記傾斜角度が５５°である点は、主面１０１Ｄとして（１００）面を採用したことに依存している。
図４２に示した半導体装置１Ｄ”においては、配線層２００Ｄは、第１底面パッド２１１Ｄ、第２底面パッド２１５Ｄ、第２傾斜内側面パッド２１６Ｄおよびこれらを互いに導通させるための連絡経路（図示略）を有している。
第２底面パッド２１５Ｄは、第２底面１２１Ｄに形成されている。本実施形態においては、第１底面１１１Ｄを挟んでｙ方向に離間配置された各第２底面１２１Ｄにおいて、複数ずつの第２底面パッド２１５Ｄが形成されている。これら 第２底面パッド２１５Ｄは、第２素子３８０Ｄを搭載するために用いられる。
第２傾斜内側面パッド２１６Ｄは、第２凹部１２０Ｄの第２傾斜内側面１２２Ｄに形成されている。本実施形態においては、第１底面１１１Ｄを挟んでｙ方向に離れて配置された２つの第２傾斜内側面１２２Ｄに複数ずつの第２傾斜内側面パッド２１６Ｄが形成されている。第２傾斜内側面パッド２１６Ｄは、柱状導電部２３０Ｄの一端が接続される部分である。
図４２に示した半導体装置１Ｄ”においては、凹部１０８Ｄを第１凹部１１０Ｄおよび第２凹部１２０Ｄによって二段形状に形成することにより、第１凹部１１０Ｄを、第１素子３７０Ｄを収容する専用の空間として用いることができる。これにより、第１素子３７０Ｄおよび第２素子３８０Ｄを適切に立体的に配置することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本発明のバリエーションにかかる発明のまとめとして、以下に付記として列挙する。
（付記１）
主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、
少なくとも一部が上記基板に形成された配線層と、
上記凹部に収容された１以上の素子と、
上記１以上の素子の少なくとも一部を覆う封止樹脂と、
上記主面および上記凹部の少なくとも一方に形成された樹脂形成部と、
を備えることを特徴とする、半導体装置。
（付記２）
上記樹脂形成部は、上記主面に形成された第１樹脂形成部を含み、
上記配線層は、上記第１樹脂形成部に形成された複数の外部端子を有する、付記１に記載の半導体装置。
（付記３）
上記１以上の素子の少なくとも一部を覆う追加の素子を備える、付記１または２に記載の半導体装置。
（付記４）
上記凹部は、上記主面に対して傾いた傾斜内側面と、底面と、を有する、付記３に記載の半導体装置。
（付記５）
上記樹脂形成部は、上記底面に形成された第２樹脂形成部を含み、
上記追加の素子は、上記第２樹脂形成部に搭載される、付記４に記載の半導体装置。
（付記６）
上記配線層は、上記第２樹脂形成部に形成され、上記追加の素子を搭載するための複数の第２樹脂形成部パッドを有する、付記５に記載の半導体装置。
（付記７）
上記基板は、半導体材料の単結晶からなる、付記６に記載の半導体装置。
（付記８）
上記半導体材料は、Ｓｉである、付記７に記載の半導体装置。
（付記９）
上記主面は、（１００）面であり、
上記凹部は、４つの上記傾斜内側面を有する、付記８に記載の半導体装置。
（付記１０）
上記凹部は、上記１以上の素子を収容する第１凹部と、上記第１凹部よりも上記主面寄りに位置する第２凹部と、を含み、
上記底面は、上記第１凹部を構成する第１底面と、上記第２凹部を構成し、上記第１底面よりも上記主面寄りに位置する第２底面と、を含み、
上記傾斜内側面は、上記第１凹部を構成する第１傾斜内側面と、上記第２凹部を構成し、上記第２底面および上記主面に繋がる第２傾斜内側面と、を含み、
上記第２樹脂形成部は、上記第２底面に形成される、付記９に記載の半導体装置。
（付記１１）
上記基板は、上記主面に対して交差する外側面を有し、
上記外側面は、起立外側面と、上記主面および上記起立外側面の間に介在し、かつ上記主面および上記起立外側面のいずれに対しても傾斜した傾斜外側面と、を含む、付記１または２に記載の半導体装置。
（付記１２）
上記傾斜外側面は、上記起立外側面に比べて平滑である、付記１１に記載の半導体装置。
（付記１３）
上記外側面は、上記主面の法線方向視において上記主面を囲み、かつ矩形環状をなす、付記１２に記載の半導体装置。
（付記１４）
上記１以上の素子の少なくとも一部を覆う追加の素子を備え、
上記凹部は、上記１以上の素子を収容し、第１底面および第１傾斜内側面を有する第１凹部と、上記第１傾斜内側面に繋がる第２底面ならびにこの第２底面および上記主面に繋がる第２傾斜内側面を有する第２凹部と、を含んでいる、付記１３に記載の半導体装置。
（付記１５）
上記樹脂形成部は、上記第２底面に形成された第２樹脂形成部を含み、
上記追加の素子は、上記第２樹脂形成部に搭載される、付記１４に記載の半導体装置。
（付記１６）
上記配線層は、上記第２樹脂形成部に形成され、上記追加の素子を搭載するための複数の第２樹脂形成部パッドを有する、付記１５に記載の半導体装置。
（付記１７）
上記基板は、半導体材料の単結晶からなる、付記１４ないし１６のいずれかに記載の半導体装置。
（付記１８）
上記半導体材料は、Ｓｉである、付記１７に記載の半導体装置。
（付記１９）
上記主面は、（１００）面であり、
上記第１凹部は、４つの上記第１傾斜内側面を有し、
上記第２凹部は、４つの上記第２傾斜内側面を有する、付記１８に記載の半導体装置。
（付記２０）
上記主面に対する上記傾斜外側面の傾斜角度は、上記主面に対する上記第１傾斜内側面および上記第２傾斜内側面の傾斜角度と同一である、付記１９に記載の半導体装置。
１Ａ，１Ｄ，１Ｄ’，１Ｄ” 半導体装置
１００Ａ，１００Ｄ 基板
１０１Ａ，１０１Ｄ 主面
１０２Ａ，１０２Ｄ 裏面
１０３Ａ，１０３Ｄ 外側面
１０４Ａ 傾斜外側面
１０５Ａ 起立外側面
１０６Ａ，１０６Ｄ 基材
１０７Ａ，１０７Ｄ 絶縁層
１０８Ａ，１０８Ｄ 凹部
１１０Ａ，１１０Ｄ 第１凹部
１１１Ａ，１１１Ｄ 第１底面
１１２Ａ，１１２Ｄ 第１傾斜内側面
１２０Ａ，１２０Ｄ 第２凹部
１２１Ａ，１２１Ｄ 第２底面
１２２Ａ，１２２Ｄ 第２傾斜内側面
１３０Ａ 樹脂形成部
１４０Ａ 樹脂形成部
１５０Ｄ 樹脂形成部
１８３Ａ 傾斜溝
２００Ａ，２００Ｄ 配線層
２１１Ａ，２１１Ｄ 第１底面パッド
２１３Ａ 樹脂形成部パッド
２１４Ｄ 樹脂形成部パッド
２１２Ａ，２１２Ｄ 第１傾斜側面パッド
２１５Ｄ 第２底面パッド
２１６Ｄ 第２傾斜内側面パッド
２２１Ａ 外部端子
２３０Ｄ 柱状導電部
２３１Ａ，２３４Ａ，２３５Ａ，２３６Ａ 連絡経路
２４０Ｄ 外部端子用パッド
２５０Ｄ，２５１Ｄ，２５２Ｄ 外部端子
２６０Ｄ 配線パターン
３１１Ａ，３１２Ａ，３１３Ａ 方位センサ素子
３３０Ａ 集積回路素子
３４３Ａ コンデンサ
３５１Ａ，３５１Ｄ はんだ
３７０Ｄ 第１素子
３８０Ｄ 第２素子
３８１Ｄ 対向主面
３８２Ｄ 開口側主面
３８３Ｄ 傾斜側面
４００Ａ，４００Ｄ 封止樹脂
４１０Ａ，４１０Ｄ 第１封止樹脂
４２０Ａ，４２０Ｄ 第２封止樹脂
５００Ａ 金属膜
５１０Ａ 接続経路

Claims (19)

  1. 主面、およびこの主面から凹む凹部を有し、かつ半導体材料からなる基板と、
    少なくとも一部が上記基板に形成された配線層と、
    上記凹部に収容された１以上の第１素子と、
    上記１以上の第１素子の少なくとも一部を覆い、上記凹部に充填される封止樹脂と、
    上記封止樹脂を上記凹部の深さ方向に貫通し、上記配線層のうち上記凹部に形成された部位に各々が接続された複数の柱状導電部と、
    を備え、
    上記凹部は、上記主面に対して傾いた傾斜内側面と、底面と、を有し、
    上記柱状導電部は、上記傾斜内側面から上記主面の法線方向に沿って延びていることを特徴とする、半導体装置。
  2. 上記配線層は、上記傾斜内側面に形成され、各々に上記柱状導電部の一端が接続される複数の傾斜内側面パッドを有する、請求項１に記載の半導体装置。
  3. 各々に上記柱状導電部の他端が接続される複数の外部端子を備える、請求項２に記載の半導体装置。
  4. 上記封止樹脂は、上記主面の少なくとも一部を覆っている、請求項３に記載の半導体装置。
  5. 上記封止樹脂における上記主面の法線方向外方を向く一端面と上記柱状導電部の他端とは、面一状であり、
    上記封止樹脂の上記一端面には、上記外部端子を載せるための外部端子用パッドが形成されている、請求項４に記載の半導体装置。
  6. 上記凹部は、上記底面を挟む２つの上記傾斜内側面を有する、請求項３ないし５のいずれかに記載の半導体装置。
  7. 上記２つの上記傾斜内側面から複数ずつの上記柱状導電部が上記主面の法線方向に沿って延びている、請求項６に記載の半導体装置。
  8. 上記２つの上記傾斜内側面のうちの一方から上記複数の柱状導電部のすべてが上記主面の法線方向に沿って延びており、
    上記複数の外部端子は、上記主面の法線方向視においていずれかの上記柱状導電部と重なる位置にある複数の第１外部端子と、上記複数の第１外部端子とは上記底面を挟んで離間する位置にある複数の第２外部端子と、を含む、請求項６に記載の半導体装置。
  9. 上記凹部に形成された樹脂形成部をさらに備える、請求項１ないし８のいずれかに記載の半導体装置。
  10. 上記樹脂形成部は、上記底面に形成されている、請求項９に記載の半導体装置。
  11. 上記１以上の第１素子の少なくとも一部を覆う第２素子を備え、
    上記第２素子は、上記樹脂形成部に搭載される、請求項１０に記載の半導体装置。
  12. 上記配線層は、上記樹脂形成部に形成され、上記第２素子を搭載するための複数の樹脂形成部パッドを有する、請求項１１に記載の半導体装置。
  13. 上記１以上の第１素子の少なくとも一部を覆う第２素子を備え、
    上記凹部は、上記１以上の第１素子を収容する第１凹部と、上記第２素子を収容し、上記第１凹部よりも上記主面寄りに位置する第２凹部と、を含み、
    上記底面は、上記第１凹部を構成する第１底面と、上記第２凹部を構成し、上記第１底面よりも上記主面寄りに位置する第２底面と、を含み、
    上記傾斜内側面は、上記第１凹部を構成する第１傾斜内側面と、上記第２凹部を構成し、上記第２底面および上記主面に繋がる第２傾斜内側面と、を含む、請求項２ないし８のいずれかに記載の半導体装置。
  14. 上記第２素子は、上記第２底面に支持され、かつ上記主面の法線方向視において上記第１凹部の少なくとも一部と重なる、請求項１３に記載の半導体装置。
  15. 上記柱状導電部は、上記第２傾斜内側面から上記主面の法線方向に沿って延びている、請求項１４に記載の半導体装置。
  16. 上記傾斜内側面パッドは、上記第２傾斜内側面に形成される、請求項１５に記載の半導体装置。
  17. 上記基板は、半導体材料の単結晶からなる、請求項１３ないし１６のいずれかに記載の半導体装置。
  18. 上記半導体材料は、Ｓｉである、請求項１７に記載の半導体装置。
  19. 上記主面は、（１００）面であり、
    上記第１凹部は、４つの上記第１傾斜内側面を有し、
    上記第２凹部は、４つの上記第２傾斜内側面を有する、請求項１８に記載の半導体装置。
JP2015123021A 2014-07-28 2015-06-18 半導体装置 Active JP6554338B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015123021A JP6554338B2 (ja) 2014-07-28 2015-06-18 半導体装置
US14/807,868 US9559028B2 (en) 2014-07-28 2015-07-23 Semiconductor device
US15/379,437 US9881900B2 (en) 2014-07-28 2016-12-14 Semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014152775 2014-07-28
JP2014152775 2014-07-28
JP2014152778 2014-07-28
JP2014152778 2014-07-28
JP2015123021A JP6554338B2 (ja) 2014-07-28 2015-06-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2016034021A JP2016034021A (ja) 2016-03-10
JP6554338B2 true JP6554338B2 (ja) 2019-07-31

Family

ID=55167332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015123021A Active JP6554338B2 (ja) 2014-07-28 2015-06-18 半導体装置

Country Status (2)

Country Link
US (2) US9559028B2 (ja)
JP (1) JP6554338B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016113647A1 (en) * 2015-01-15 2016-07-21 Koninklijke Philips N.V. Imaging detector module assembly
KR102194727B1 (ko) * 2015-04-29 2020-12-23 삼성전기주식회사 인덕터
JP2017037900A (ja) * 2015-08-07 2017-02-16 ローム株式会社 半導体装置およびその製造方法
US9865779B2 (en) * 2015-09-30 2018-01-09 Nichia Corporation Methods of manufacturing the package and light-emitting device
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
JP6823955B2 (ja) * 2016-07-14 2021-02-03 ローム株式会社 電子部品およびその製造方法
JP6813314B2 (ja) * 2016-09-15 2021-01-13 ローム株式会社 半導体装置およびその製造方法
JP6968553B2 (ja) 2017-03-09 2021-11-17 キヤノン株式会社 電子部品及びその製造方法
JP6894754B2 (ja) * 2017-05-10 2021-06-30 ローム株式会社 半導体装置
CN109979884A (zh) * 2017-12-28 2019-07-05 黄斐琪 功率晶片覆晶封装结构及其封装方法
US11784130B2 (en) 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189946A (ja) * 1988-01-26 1989-07-31 Nec Corp 半導体素子
JPH02229454A (ja) * 1989-03-02 1990-09-12 Nippon Soken Inc 半導体装置
JP3032672U (ja) * 1996-06-21 1996-12-24 ティーディーケイ株式会社 圧電部品
US6600231B2 (en) * 2000-05-11 2003-07-29 Mitutoyo Corporation Functional device unit and method of producing the same
JP2002299553A (ja) * 2001-03-29 2002-10-11 Citizen Watch Co Ltd モジュール及びその製造方法
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
CN201066688Y (zh) * 2007-05-11 2008-05-28 群康科技(深圳)有限公司 发光二极管及背光模组
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die
JP5779748B2 (ja) 2010-11-02 2015-09-16 リコー電子デバイス株式会社 半導体パッケージ及び電子部品実装体
EP2506301A2 (en) * 2011-03-31 2012-10-03 Yamaichi Electronics Co., Ltd. Luminous-body flexible board and luminous device
TWI436458B (zh) * 2011-07-29 2014-05-01 鴻海精密工業股份有限公司 晶圓級封裝結構及其製作方法
US9129943B1 (en) * 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
JP6102941B2 (ja) * 2012-11-30 2017-03-29 パナソニック株式会社 光学装置及びその製造方法

Also Published As

Publication number Publication date
US20170098625A1 (en) 2017-04-06
US9881900B2 (en) 2018-01-30
US9559028B2 (en) 2017-01-31
US20160027756A1 (en) 2016-01-28
JP2016034021A (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
JP6554338B2 (ja) 半導体装置
US20140284731A1 (en) Semiconductor device
JP6513966B2 (ja) 半導体装置
US20150035528A1 (en) Semiconductor device provided with direction sensor elements
CN104418292A (zh) Mems器件
JP5852359B2 (ja) メモリデバイスおよびその製造方法
US10651374B2 (en) Semiconductor device, and method for manufacturing the same
JP2008005471A (ja) 圧電発振器およびその製造方法
JP6425933B2 (ja) 半導体装置
JP6373678B2 (ja) 半導体装置
US9899360B2 (en) Semiconductor device
US20160079216A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JP5994825B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
JP6482785B2 (ja) 半導体装置および半導体装置の製造方法
JP7056910B2 (ja) 半導体装置およびその製造方法
JP5241219B2 (ja) 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法
US20210242164A1 (en) Resist structure for forming bumps
JP6380486B2 (ja) 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置
CN102931157B (zh) 嵌入式封装件及其制造方法
JP6688409B2 (ja) 半導体装置
CN119340296A (zh) 半导体器件及其制备方法、芯片封装结构
JP2007128990A (ja) 半導体装置とその製造方法
JP2006030605A (ja) 光電子装置およびその製造方法
JP2017034181A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6554338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250