JP6380486B2 - 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 - Google Patents
貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 Download PDFInfo
- Publication number
- JP6380486B2 JP6380486B2 JP2016163981A JP2016163981A JP6380486B2 JP 6380486 B2 JP6380486 B2 JP 6380486B2 JP 2016163981 A JP2016163981 A JP 2016163981A JP 2016163981 A JP2016163981 A JP 2016163981A JP 6380486 B2 JP6380486 B2 JP 6380486B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- base
- electrode substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
。絶縁層930上と、絶縁層930が形成されていない貫通電極903の表面903b上に、配線904が配置されている。
以下、図1乃至図11を参照して、本発明の第1実施形態に係る貫通電極基板100の構成及び製造方法について説明する。
はじめに、貫通電極基板100の構成の概要について、図7及び図8を用いて説明する。図8は、本発明の第1実施形態に係る貫通電極基板100の平面図及び斜視図である。図8(a)は貫通電極基板100を構成する基体101の第2面101b側から見た平面図であり、図8(b)は基体101の第2面101b側の斜め方向から見た斜視図である。また、図7は、図8(a)のA−A’方向に見た場合の断面の模式図を示している。
次に、図1乃至8を用いて、本発明の第1実施形態に係る貫通電極基板100の製造方法を説明する。
絶縁膜を形成してもよい。この場合、絶縁膜の厚さを0.1μm〜5μmの範囲内で形成してもよい。
とすることができる。また、有底孔102の形状は、典型的には各図に示すように基体101の厚さ方向にストレートな形状を示すが、これに限られない。例えば、第1面101a側の開口部を広く、第2面101b側の底部を狭く、テーパ形状にしてもよい。また、有底孔102の中央部を凸状、凹状、またはこれらを組み合わせた形状にしてもよい。なお、有底孔102の平面図上での形状についても特に制限はなく、典型的には円形であるが、円形以外にも矩形や多角形であってもよい。
なお、図9では図示しないが、配線層104の他に電子部品等を搭載してもよい。
次に、図12乃至14を用いて、本発明の第1実施形態における変形例を説明する。
程を行った状態といえる。
次に、図1、図2、図8(a)、並びに図15乃至18を用いて、本発明の第2実施形態に係る貫通電極基板200の構成及び製造方法について説明する。
第2実施形態に係る貫通電極基板200の上面図は、第1実施形態の説明で用いた図8(a)と同様である。また、図18は、図8(a)のA−A’方向に見た場合の断面の模式図を示している。
第2実施形態における基体101に有底孔102を形成し、貫通電極103を充填するまでの製造方法は、図2及び図3を用いて説明した実施形態1における貫通電極基板100の製造方法と同様である。
ッ酸が用いられ、基体101の第1面101a側がエッチングされないように、保護層を形成しておく。この場合は、厚さaは、例えば30μm以下になるようにエッチングを行う。これは、後述するマスキング後のエッチング過程において、厚さaが大きくなると、基体101の厚さ方向のエッチングに加え、横方向のエッチングの進行による影響が無視できなくなるためである。また、ウェットエッチングで薄板エッチングを行った際に、エッチングのむらが発生することから、厚さaは1μm以上であることが望ましい。
次に、図19及び図20を参照して、本発明の第3実施形態に係る貫通電極基板300及び400の構成について説明する。
次に、図21を参照して、本発明の第4実施形態に係る貫通電極基板500の構成について説明する。第4実施形態では、貫通電極103の第2面103bに接続される、第1配線505及び第2配線506が形成されている。
。例えば、第2実施形態で説明した貫通電極基板200上に、同様に第1配線505、絶縁層507及び第2配線506を形成してもよい。また、第3実施形態で説明したように、貫通電極103の第2面103b上に開口部を2つ形成し、形成した開口部にそれぞれ第1配線505、第2配線506が接続されるよう形成してもよい。
第5実施形態においては、第1乃至第4実施形態における貫通電極基板を用いて製造される半導体装置1000について説明する。
Claims (5)
- 第1面と、前記第1面に対向する第2面とを有するガラス基板と、
前記ガラス基板の前記第1面に前記第2面に至らない深さで設けられた開口部に配置された導電性材料と、を有し、
前記導電性材料における前記第2面側の端面が前記ガラス基板で覆われており、
平面視において、前記ガラス基板の前記第2面の一部は、前記導電性材料の周縁又は前記周縁の外側に位置し、前記周縁に沿う環状の凸部を有することを特徴とする基板。 - 第1面と、前記第1面に対向する第2面とを有するシリコンを含む基板と、
前記シリコンを含む基板の前記第1面に前記第2面に至らない深さで設けられた開口部に配置された導電性材料と、を有し、
前記導電性材料における前記第2面側の端面が前記シリコンを含む基板で覆われており、
平面視において、前記シリコンを含む基板の前記第2面の一部は、前記導電性材料の周縁又は前記周縁の外側に位置し、前記周縁に沿う環状の凸部を有し、
前記開口部の内壁面に絶縁膜が配置されていることを特徴とする基板。 - 互いに対向する第1面と第2面とを有する基体の前記第1面に、前記第2面に至らない深さで開口部を形成し、
前記開口部を導電性材料で充填し、
前記第2面に、前記導電性材料の内側領域の一部を開口し、前記導電性材料の外側領域および前記導電性材料の周縁を覆う環状のマスクを形成し、
前記マスクが設けられた状態で前記基体の前記第2面をエッチングすること
を特徴とする基板の製造方法。 - 前記エッチングは少なくとも一部に等方性エッチングを含むことを特徴とする請求項3に記載の基板の製造方法。
- 前記マスクは前記エッチングが進行するにつれて取り除かれることを特徴とする請求項3に記載の基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016163981A JP6380486B2 (ja) | 2016-08-24 | 2016-08-24 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016163981A JP6380486B2 (ja) | 2016-08-24 | 2016-08-24 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014160122A Division JP5994825B2 (ja) | 2014-08-06 | 2014-08-06 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017028294A JP2017028294A (ja) | 2017-02-02 |
JP2017028294A5 JP2017028294A5 (ja) | 2017-09-07 |
JP6380486B2 true JP6380486B2 (ja) | 2018-08-29 |
Family
ID=57949965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016163981A Active JP6380486B2 (ja) | 2016-08-24 | 2016-08-24 | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6380486B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066601A (ja) * | 2006-09-08 | 2008-03-21 | Ebara Corp | 基板処理方法、基板処理装置及び半導体装置 |
JP2011228495A (ja) * | 2010-04-20 | 2011-11-10 | Asahi Glass Co Ltd | 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板 |
US8853072B2 (en) * | 2011-06-06 | 2014-10-07 | Micron Technology, Inc. | Methods of forming through-substrate interconnects |
-
2016
- 2016-08-24 JP JP2016163981A patent/JP6380486B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017028294A (ja) | 2017-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9355901B2 (en) | Non-lithographic formation of three-dimensional conductive elements | |
JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
JP6554338B2 (ja) | 半導体装置 | |
CN108538801B (zh) | 半导体衬底及半导体封装装置,以及用于形成半导体衬底的方法 | |
JP6513966B2 (ja) | 半導体装置 | |
JP5994825B2 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP2009027068A (ja) | 半導体装置 | |
JP2015523740A (ja) | 再構成されたウェハレベル超小型電子パッケージ | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
JP4577788B2 (ja) | 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物 | |
JP6380486B2 (ja) | 貫通電極基板及びその製造方法、並びに貫通電極基板を用いた半導体装置 | |
JP2009049087A (ja) | 電子部品と電子部品の製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2016058628A (ja) | 半導体装置、及び半導体装置の製造方法 | |
US10651374B2 (en) | Semiconductor device, and method for manufacturing the same | |
JP2014120612A (ja) | 半導体装置、およびそれを用いた半導体モジュール | |
JP5266650B2 (ja) | 半導体装置とその製造方法および電子機器 | |
JP5241219B2 (ja) | 電子部品パッケージの製造方法、電子部品パッケージ用ウェハの製造方法ならびに電子部品パッケージ用基礎構造物の製造方法 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
US9373597B2 (en) | Chip package and method thereof | |
JP2004228142A (ja) | 半導体素子およびマルチチップパッケージ | |
JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
JP6379786B2 (ja) | 貫通電極基板、配線基板および半導体装置 | |
JP2007335642A (ja) | パッケージ基板 | |
JP2014135505A (ja) | 半導体装置及び回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6380486 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |