JP6571446B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6571446B2 JP6571446B2 JP2015158844A JP2015158844A JP6571446B2 JP 6571446 B2 JP6571446 B2 JP 6571446B2 JP 2015158844 A JP2015158844 A JP 2015158844A JP 2015158844 A JP2015158844 A JP 2015158844A JP 6571446 B2 JP6571446 B2 JP 6571446B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- main surface
- substrate
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 167
- 239000000758 substrate Substances 0.000 claims description 93
- 229910044991 metal oxide Inorganic materials 0.000 claims description 62
- 150000004706 metal oxides Chemical class 0.000 claims description 62
- 239000000463 material Substances 0.000 claims description 54
- 229920005989 resin Polymers 0.000 claims description 47
- 239000011347 resin Substances 0.000 claims description 47
- 238000007747 plating Methods 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 30
- 238000004891 communication Methods 0.000 claims description 18
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 239000000956 alloy Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 222
- 238000000034 method Methods 0.000 description 60
- 238000004519 manufacturing process Methods 0.000 description 29
- 230000008569 process Effects 0.000 description 25
- 239000004020 conductor Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000007791 liquid phase Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020935 Sn-Sb Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910008757 Sn—Sb Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Wire Bonding (AREA)
Description
1:基板
11:主面
12:裏面
13:側面
14:凹部
141:底面
142:連絡面
15:絶縁膜
20:導電層
201:バリア層
202:シード層
203:めっき層
21:主面導電部
22:連絡面導電部
23:底面導電部
24:酸化金属膜
241:開口部
242:端子開口部
25:端子
251:柱状部
252:パッド部
31:半導体素子
311:電極バンプ
32:接合層
4:封止樹脂
41:樹脂主面
43:樹脂側面
81:基板
811:主面
812:裏面
814:凹部
814a:底面
814b:連絡面
815:絶縁膜
82:導電層
821:バリア層
822:シード層
823:めっき層
824:酸化金属膜
824a:開口部
824b:端子開口部
825:柱状導電体
826:パッド層
831:半導体素子
831a:電極バンプ
832:接合材
84:封止樹脂
841:樹脂主面
881:マスク層
882:第1レジスト層
883:第2レジスト層
883a:貫通孔
884:第3レジスト層
884a:貫通孔
X:第1方向
Y:第2方向
Z:厚さ方向
Δl:ずれ
CL:切断線
Claims (17)
- 半導体素子と、
主面と、前記主面から窪むように形成され、かつ前記半導体素子を搭載する凹部と、を有するとともに、半導体材料からなる基板と、
前記半導体素子に導通し、かつ前記基板に形成された導電層と、
前記導電層を覆う酸化金属膜と、
前記半導体素子を覆う封止樹脂と、を備え、
前記凹部は、前記基板の厚さ方向に対して直交するとともに、前記半導体素子を搭載する底面と、前記主面および前記底面につながるとともに、前記底面に対して傾斜した連絡面と、を有し、
前記導電層は、前記主面に形成された主面導電部と、前記底面に形成された底面導電部と、前記連絡面に形成された連絡面導電部と、を含み、
前記酸化金属膜のうち前記底面導電部を覆う部分は、前記底面導電部に通じる開口部を有し、
前記酸化金属膜のうち前記主面導電部を覆う部分は、前記主面導電部に通じる端子開口部を有し、
前記開口部に形成され、かつ前記底面導電部と前記半導体素子との間に介在する接合層と、前記封止樹脂から露出する部分を含む柱状部を有するとともに、前記主面導電部に導通する端子と、をさらに備え、
前記接合層は、前記開口部から前記厚さ方向に立ち上がり、
前記柱状部は、前記端子開口部に形成されていることを特徴とする、半導体装置。 - 前記酸化金属膜は、CuOを含む金属からなる、請求項1に記載の半導体装置。
- 前記酸化金属膜の厚さは、0.05〜2μmである、請求項1または2に記載の半導体装置。
- 前記接合層は、Snを含む合金からなる、請求項1ないし3のいずれかに記載の半導体装置。
- 前記底面の平面視形状は矩形状であり、
前記連絡面は、複数の領域を含み、
前記複数の領域が前記底面の四辺に沿って形成されている、請求項1ないし4のいずれかに記載の半導体装置。 - 前記複数の領域の前記底面に対する傾斜角は、いずれも同一である、請求項5に記載の半導体装置。
- 前記半導体材料は、単結晶材料である、請求項1ないし6のいずれかに記載の半導体装置。
- 前記半導体材料は、Siである、請求項7に記載の半導体装置。
- 前記主面は、(100)面である、請求項8に記載の半導体装置。
- 前記主面、前記底面および前記連絡面に形成された絶縁膜をさらに備え、
前記絶縁膜は前記基板と前記導電層との間に介在している、請求項1ないし9のいずれかに記載の半導体装置。 - 前記絶縁膜は、SiO2からなる、請求項10に記載の半導体装置。
- 前記導電層は、積層されたバリア層、シード層およびめっき層を有し、
前記バリア層が前記絶縁膜に接して形成され、
前記シード層が前記バリア層と前記めっき層との間に介在している、請求項10または11に記載の半導体装置。 - 前記バリア層は、Tiからなる、請求項12に記載の半導体装置。
- 前記めっき層の厚さは、前記シード層の厚さよりも厚い、請求項12または13に記載の半導体装置。
- 前記シード層および前記めっき層は、ともにCuからなる、請求項14に記載の半導体装置。
- 前記柱状部は、Cuからなる、請求項1ないし15のいずれかに記載の半導体装置。
- 前記端子は、パッド部を有し、
前記パッド部は、前記封止樹脂から露出している前記柱状部の部分に形成されている、請求項1ないし16のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158844A JP6571446B2 (ja) | 2015-08-11 | 2015-08-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015158844A JP6571446B2 (ja) | 2015-08-11 | 2015-08-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017037983A JP2017037983A (ja) | 2017-02-16 |
JP6571446B2 true JP6571446B2 (ja) | 2019-09-04 |
Family
ID=58049370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015158844A Expired - Fee Related JP6571446B2 (ja) | 2015-08-11 | 2015-08-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6571446B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140343A (ja) * | 2018-02-15 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3772066B2 (ja) * | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体装置 |
JP4094574B2 (ja) * | 2004-03-08 | 2008-06-04 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP2006237151A (ja) * | 2005-02-23 | 2006-09-07 | Shinko Electric Ind Co Ltd | 配線基板および半導体装置 |
JP4724192B2 (ja) * | 2008-02-28 | 2011-07-13 | 株式会社東芝 | 電子部品の製造方法 |
US9337116B2 (en) * | 2010-10-28 | 2016-05-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die |
JP2014209091A (ja) * | 2013-03-25 | 2014-11-06 | ローム株式会社 | 半導体装置 |
-
2015
- 2015-08-11 JP JP2015158844A patent/JP6571446B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017037983A (ja) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
JP2009044161A (ja) | 貫通配線基板の製造方法 | |
JP4539155B2 (ja) | センサシステムの製造方法 | |
JP2017037900A (ja) | 半導体装置およびその製造方法 | |
JP6894754B2 (ja) | 半導体装置 | |
JP6676308B2 (ja) | 半導体装置 | |
JP7267767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6813314B2 (ja) | 半導体装置およびその製造方法 | |
JP7012489B2 (ja) | 半導体装置 | |
US10985083B2 (en) | Semiconductor device and method for manufacturing the same | |
US10276463B2 (en) | Semiconductor device and method for manufacturing the same | |
JP7421622B2 (ja) | 半導体装置 | |
JP6571446B2 (ja) | 半導体装置 | |
JP6580889B2 (ja) | 半導体装置 | |
JP2016157901A (ja) | 電子装置 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP7252386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011018672A (ja) | 半導体装置およびその製造方法 | |
JP6551301B2 (ja) | 電子装置、および電子装置の製造方法 | |
JP2014086963A (ja) | パッケージおよびパッケージの製造方法 | |
JP2004221351A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP6155838B2 (ja) | 端子、電子部品および電子装置 | |
JP7056910B2 (ja) | 半導体装置およびその製造方法 | |
JP6557481B2 (ja) | 電子装置 | |
JP2004221350A (ja) | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6571446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |