JP2009044161A - 貫通配線基板の製造方法 - Google Patents

貫通配線基板の製造方法 Download PDF

Info

Publication number
JP2009044161A
JP2009044161A JP2008213177A JP2008213177A JP2009044161A JP 2009044161 A JP2009044161 A JP 2009044161A JP 2008213177 A JP2008213177 A JP 2008213177A JP 2008213177 A JP2008213177 A JP 2008213177A JP 2009044161 A JP2009044161 A JP 2009044161A
Authority
JP
Japan
Prior art keywords
wiring
hole
substrate
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008213177A
Other languages
English (en)
Inventor
Hideyuki Wada
英之 和田
Tatsuo Suemasu
龍夫 末益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008213177A priority Critical patent/JP2009044161A/ja
Publication of JP2009044161A publication Critical patent/JP2009044161A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板の製造方法を提供する。
【解決手段】基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、基板部材７の両面に絶縁層９を形成する工程と、基板部材７下面の絶縁層９の窓開けを行い、前記基板をエッチングし基板部材７に貫通孔３を形成する工程と、貫通孔３の内周面に絶縁層９を形成する工程と、貫通孔３における基板部材７の上面側の絶縁層９の窓開けを行う工程と、貫通孔３を充填すると共に、貫通孔３から所定距離離れた位置まで貫通配線基板の一方の面上に伸延した貫通伸延配線１３を形成する工程と、貫通孔３の位置を除く貫通伸延配線１３上に導電性を有するバンプ１５を形成する工程とを備える。
【選択図】図６

Description

本発明は、貫通配線（貫通電極）を両基板面の接続部とする貫通配線基板の製造方法に係り、さらに詳細には、シリコンＩＣチップを実装する際、シリコン基板の表裏を電気的に接続するための貫通配線の構造により、前記貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板の製造方法に関する。
従来、貫通配線基板の使用方法としては、貫通配線（貫通電極）をそのまま両基板面の接続部として用いて回路等を実装する方法、また、貫通配線の直下にバンプを作製することで基板間の接続部を形成して回路等を実装する方法等がある。
以下に、貫通配線基板の種々の従来例を図面（側断面図）を参照して説明する。
例えば、図１に示すように、貫通配線基板１０１の基板部材１０７には、貫通孔１０２が形成され、この基板部材１０７の表面および貫通孔１０２の側壁には絶縁層１０９が形成されている。そして、その貫通孔１０２に貫通配線１１１が形成され、その貫通配線１１１の下端部１１１ａが貫通配線基板１０１の下側の配線面から突出している。この貫通配線基板１０１の構造により、貫通配線１１１の下端部１１１ａを通じて他基板との接続が行われる。
また、図２に示すように、貫通配線基板１１３の基板部材１１９には、貫通孔１１２が形成され、この基板部材１１９の表面および貫通孔１１２の側壁には絶縁層１２１が形成され、その貫通孔１１２に貫通配線１２３が形成され、その貫通配線１２３の上端部１２３ａおよび下端部１２３ｂが貫通配線基板１１３の両側の配線面から突出している。この貫通配線基板１１３の構造により、貫通配線１２３の上端部１２３ａおよび下端部１２３ｂを通じて他基板との接続が行われる。
また、図３に示すように、貫通配線基板１２５の基板部材１３１には、貫通孔１２２が形成され、この基板部材１３１の表面および貫通孔１２２の側壁には絶縁層１３３が形成され、その貫通孔１２２に貫通配線１３５が形成され、貫通孔１２２に充填された貫通配線１３５が表面に露出した箇所にパッド１３７が形成されている。そして、前記パッド１３７にはバンプ１３９が形成され、そのバンプ１３９を通じて他基板との接続が行われる。
また、図４に示すように、貫通配線基板１４１の基板部材１４７には、貫通孔１４２が形成され、この基板部材１４７の表面および貫通孔１４２の側壁には絶縁層１４９が形成され、その貫通孔１４２に貫通配線１５１が形成され、貫通配線１５１が両基板面に露出した箇所には、パッド１５３、パッド１５５が形成されている。そして、前記パッド１５３、パッド１５５上にはそれぞれバンプ１５７、バンプ１５９が形成され、そのバンプ１５７、バンプ１５９を通じて他基板との接続が行われる。
このような技術に関しては、例えば、特開２００１−３５１９９７号公報記載されているように、半導体ウエハー基板１の下側より突出した貫通電極５ｂを有するものが知られている（特許文献１）。
特開２００１−３５１９９７号公報
このような従来の貫通配線基板には以下のような問題があった。
すなわち、貫通配線基板を他基板に実装する際には圧力と熱が掛かる。このため、貫通配線をそのまま他基板との接続部として使用する場合、実装時に貫通配線に応力（例えば、他基板からの圧力）を受けるため、貫通配線が破損し易くなるという問題があった。また、貫通配線基板には、デバイス等が搭載される場合があるが、デバイスによっては、実装時に貫通配線基板に掛かる応力が原因でデバイスにソリが生じ、デバイス特性が変化する問題があった。
一方、貫通配線をそのまま他基板との接続部として使用する場合、貫通配線に低融点の金属を使用すると、実装時に貫通配線が高温にさらされ貫通配線の金属が溶融したり、貫通配線基板と貫通配線との間に応力が生じたりする。このため、貫通配線が動いたり、脱落したりして貫通配線基板として機能しなくなる問題があった。
さらに、貫通配線の直下（あるいは直上）にバンプを作製することで実装する方法の場合、実装時に貫通配線部に応力を受けるが、パッドが存在するため、パッドと貫通配線基板との接合部に応力が集中し、この応力集中部分が破損し易くなるという問題があった。
また、バンプを生成する際にも、貫通配線基板は高温（〜４００℃）にさらされる。その際、貫通配線に使用されている金属の融点が４００℃以下の場合は、貫通配線部は溶融し、膨張するため、パッドと貫通配線基板との接合部に応力が生じ、この部分が破損するという問題があった。
さらに、上述のように貫通配線の直下（あるいは直上）にバンプがある場合に、貫通配線とバンプとを仕切る適当なバリアメタル（Ｎｉ，Ｐｔ，ＴｉＷ，ＴｉＮが主に用いられる。他には、Ｔａ化合物、Ｗ化合物、Ｓｉ化合物等がある）が無いと、貫通配線部及びバンプ部分の金属が溶融し混じり合って本来の貫通配線の機能がそこなわれて、外部に損傷が無い場合にも材料（金属）本来の電気特性が得られなくなる（貫通配線基板そのものの特性が変化する）という問題があった。
本発明は、上述の如き従来の問題点を解決するためになされたもので、その目的は、貫通配線基板を他基板に実装する際には圧力と熱が掛かる場合でも、貫通配線基板及び被実装物の耐久性を向上せしめた貫通配線基板の製造方法を提供することである。
上述の目的を達成するために、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、少なくとも前記貫通配線および前記貫通伸延配線と前記基板との間に絶縁層が設けられていることを特徴とする。
また、この発明は、前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の前記貫通孔を除く部分に形成される絶縁樹脂層と、前記貫通孔に充填されると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延して形成される貫通伸延配線と、前記貫通孔の位置を除く前記貫通伸延配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板に貫通孔を形成する工程と、前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延した貫通伸延配線を形成する工程と、前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板に貫通孔を形成する工程と、少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の前記貫通孔を除く部分に絶縁樹脂層を形成する工程と、前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上の前記絶縁樹脂層上に伸延した貫通伸延配線を形成する工程と、前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に形成された貫通配線と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、少なくとも前記貫通配線および前記再配線と前記基板との間に絶縁層が設けられていることを特徴とする。
また、この発明は、前記貫通配線基板が、さらに、前記貫通配線基板の他方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板において、前記基板に設けられた貫通孔と、前記貫通孔に形成された貫通配線と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線基板面上の配線露出部を除く部分に形成される絶縁樹脂層と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して形成される再配線と、前記貫通配線の配線露出部の位置を除く前記再配線上に形成された導電性を有するバンプと、を具備していることを特徴とする。
また、この発明は、前記貫通配線基板面上の配線露出部を除く部分における前記絶縁樹脂層上に、絶縁樹脂からなる突起を有し、前記再配線は、前記突起を覆うように形成されており、前記突起上部に形成された前記再配線上に導電性を有するバンプが形成されていることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板の貫通孔に貫通配線を形成する工程と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで伸延して再配線を形成する工程と、前記貫通配線の配線露出部の位置を除く前記再配線上に、導電性を有するバンプを形成する工程とを備えることを特徴とする。
また、この発明は、基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、前記貫通配線基板の貫通孔に貫通配線を形成する工程と、少なくとも前記貫通配線基板の一方の面に、前記貫通配線基板面上の配線露出部を除く部分に絶縁樹脂層を形成する工程と、少なくとも前記貫通配線基板の一方の面において、前記貫通配線の配線露出部と接触すると共に、前記配線露出部から所定距離離れた位置まで前記絶縁樹脂層上に伸延して再配線を形成する工程と、前記貫通配線の配線露出部の位置を除く前記再配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする。
上述の如く本発明によれば、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。
また、貫通配線基板の応力を緩和することは重要なこととなるが、応力緩和層や樹脂コアポストを設けると、貫通配線部だけでなく、貫通配線基板全体にかかる応力による変形も軽減されるという効果がある。そして、貫通配線基板に搭載されているデバイス使用時の熱応力、機械的応力、衝撃、応力集中、ソリ等が緩和され、長期信頼性が向上するという効果がある。
一方、貫通配線とバンプとが離れた位置であるため、高温でお互いの金属が拡散しあい、材料特性が変化するようなことは無いという効果がある。このため、それぞれに適した材料を選択することができるという効果がある。
以下に添付の図を参照して本発明の実施形態を説明する。
初めに、本例で貫通配線基板とは、シリコン基板（シリコンＩＣチップ等）を想定し、他基板上に実装されるものである。そして、例えば、ワイヤーボンディング等の換わりにバンプを用いて前記他基板との接続を行うものである。なお、上述したように、貫通配線基板を他基板に実装する際には圧力と熱が掛かる。
図５を参照して、本発明を実施した貫通配線基板の第１実施形態について説明する。図５は、本発明を実施した貫通配線基板の第１実施形態の側断面図である。
図５に示すように、この貫通配線基板１０は、シリコン等の基板部材７と、基板部材７の両面および基板部材７に形成された微細な貫通孔３の内周面に形成された酸化膜などの絶縁層９と、貫通孔３に充填されると共に貫通孔３から所定距離離れた位置まで基板部材７の下面側の絶縁層９上に伸延した貫通伸延配線１３と、他基板と接続するために貫通伸延配線１３上において貫通孔３と離れた位置に設けられた半田等からなるバンプ１５とを有している。
なお、絶縁層９と貫通伸延配線１３との間には、貫通伸延配線１３の接着性を向上させるためのシード層１２が設けられている。
このバンプは、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。
ここで、貫通伸延配線１３の材料としては、Ｃｕが望ましいが、Ａｕ−Ｓｎ共晶合金（８０ｗｔ％Ａｕ−２０ｗｔ％Ｓｎ，１０ｗｔ％Ａｕ−９０ｗｔ％Ｓｎ）でも良い。また、ＳｈＰｂ系、Ｐｂ系、Ａｕ基、Ｍ基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。
また、各部の厚みとしては、基板部材７が２００〜６００μｍ程度の厚さであり、酸化膜などの絶縁層９が０．５〜１μｍ程度の厚さであり、基板部材７の下面側の貫通伸延配線１３が１〜５μｍ程度の厚さとなっている。
次に、貫通孔３からバンプ１５までの貫通伸延配線１３の所定距離について詳細に説明する。
すなわち、図５に示すように、貫通配線基板１０の片面で実装する場合、貫通伸延配線１３の外周部Ｅａとバンプ１５と貫通伸延配線１３との接触部分の外周部Ｅｂとの最短距離をＬとすると、このときの距離Ｌの範囲は、距離Ｌ≧０となる。すなわち、距離Ｌ＝０のときも、距離Ｌ両端（Ｅａ、Ｅｂ）をそれぞれの外周に定義したので、バンプ１５が貫通孔３内の貫通伸延配線１３の直下に配置されることは無い。これにより、バンプ１５から加えられる圧力に対して貫通孔３内の貫通伸延配線１３等が保護される。また、距離Ｌの上限は、貫通配線基板内であれば何処でもよい。
また、貫通孔３内の貫通伸延配線１３の外周部Ｅａは、円の場合が外周となり、ｎ角形（ｎ≧３）の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。
このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。
次に、図６を参照して、図５に示した貫通配線基板１０の製造方法について説明する。図６は、図５に示した貫通配線基板１０の製造工程図である。
まず、シリコンなどからなる２００〜６００μｍ程度の厚さの基板部材７が用意され、その基板部材７の両面に、０．５〜１μｍ程度の厚さの酸化膜などの絶縁層９が形成される（図６Ａ）。次に、基板部材７の下面側から、φ５０〜１００μｍ程度の微細孔が形成され、基板部材７の下面側の絶縁層９の窓開けとシリコンエッチングとが行われ、φ５０〜１００μｍ程度の微細孔が形成され、これが、貫通配線１１を形成するための貫通孔３となる（図６Ｂ）。
次に、貫通孔３の内周面に０．５〜１μｍ程度の厚さの酸化膜などの絶縁層９が形成され、貫通孔３における基板部材７の上面側の絶縁層９の窓開けが行われる（図６Ｃ）。次に、貫通孔３の内周面上の絶縁層９および基板部材７の下面側の絶縁層９の上に、ＣＶＤなどによりＣｕ／ＴｉＮによるバリアメタルシード層１２が形成される。このバリアメタルシード層１２により、絶縁層９と後に形成される貫通伸延配線１３との接着性が向上される（図６Ｄ）。
次に、このバリアメタルシード層１２上にＣｕ等の金属がメッキ等により充填され（図６Ｅ）、フォトリソグラフィおよびエッチングによりパターニングされて貫通伸延配線１３が形成される（図６Ｆ）。なお、基板部材７の下面側の貫通伸延配線１３の厚さは、１〜５μｍ程度となっている。
そして、貫通伸延配線１３上の前述した所定位置（図５の最短距離をＬ）にバンプ１５が形成される（図６Ｇ）。バンプ１５は、半田などのペーストを印刷後、リフロー処理を行う事により形成され、バンプ１５の材料としては、Ｓｕ−Ａｇ−Ｃｕ（スズ−銀−銅）系のＰｂフリーはんだを用いることが望ましい。他にはＡｕ−Ｓｎ共晶合金、Ｓｎ−Ｐｂ系、Ｐｂ系、Ａｕ基、Ａｌ基等を含むハンダ材料などを用いることが好ましい。
次に、図７を参照して、本発明を実施した貫通配線基板の第２実施形態について説明する。図７は、本発明を実施した貫通配線基板の第２実施形態の側断面図である。
図７に示すように、この貫通配線基板２０は、シリコン等の基板部材７と、基板部材７の両面および基板部材７に形成された微細な貫通孔３の内周面に形成された酸化膜などの絶縁層９と、基板部材７の下面側の絶縁層９上に形成されたポリイミド等の樹脂層１４と、貫通孔３に充填されると共に貫通孔３から所定距離離れた位置まで基板部材７の下面側の樹脂層１４上に伸延した貫通伸延配線１３と、他基板と接続するために貫通伸延配線１３上において貫通孔３と離れた位置に設けられた半田等からなるバンプ１５とを有している。
なお、絶縁層９と貫通伸延配線１３との間には、貫通伸延配線１３の接着性を向上させるためのバリアメタルシード層１２が設けられている。
このバンプ１５は、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。
ここで、貫通伸延配線１３の材料としては、Ｃｕが望ましいが、Ａｕ−Ｓｎ共晶合金（８０ｗｔ％Ａｕ−２０ｗｔ％Ｓｎ，１０ｗｔ％Ａｕ−９０ｗｔ％Ｓｎ）でも良い。また、ＳｎＰｂ系、Ｐｂ系、Ａｕ基、Ａｌ基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。
また、各部の厚みとしては、基板部材７が２００〜６００μｍ程度の厚さであり、酸化膜などの絶縁層９が０．５〜１μｍ程度の厚さであり、基板部材７の下面側の樹脂層１４が約１０μｍ程度の厚さであり、基板部材７の下面側の貫通伸延配線１３が１〜５μｍ程度の厚さとなっている。
次に、貫通孔３からバンプ１５までの貫通伸延配線１３の所定距離について詳細に説明する。
すなわち、図７に示すように、貫通配線基板１の片面で実装する場合、貫通配線１１の外周部Ｅａとバンプ１５と貫通伸延配線１３との接触部分の外周部Ｅｂとの最短距離をＬとすると、このときの距離Ｌの範囲は、距離Ｌ≧０となる。すなわち、距離Ｌ＝０のときも、距離Ｌ両端（Ｅａ、Ｅｂ）をそれぞれの外周に定義したので、バンプ１５が貫通孔３内の貫通伸延配線１３の直下に配置されることは無い。これにより、バンプ１５から加えられる圧力に対して貫通孔３内の貫通伸延配線１３等が保護される。また、距離Ｌの上限は、貫通配線基板内であれば何処でもよい。
また、貫通孔３内の貫通伸延配線１３の外周部Ｅａは、円の場合が外周となり、ｎ角形（ｎ≧３）の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。
このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果があるほかに、基板部材７の下面側の絶縁層９と貫通伸延配線１３との間にポリイミド等の樹脂層１４を設けているので、実装の際にかかる応力が緩和されると共に、絶縁性が向上する。
次に、図８を参照して、図７に示した貫通配線基板の製造方法について説明する。図８は、図７に示した貫通配線基板の製造工程図である。
まず、シリコンなどからなる２００〜６００μｍ程度の厚さの基板部材７が用意され、その基板部材７の両面に、０．５〜１μｍ程度の厚さの酸化膜などの絶縁層９が形成される（図８Ａ）。次に、基板部材７の下面側から、φ５０〜１００μｍ程度の微細孔が形成され、基板部材７の下面側の絶縁層９の窓開けとシリコンエッチングとが行われ、φ５０〜１００μｍ程度の微細孔が形成され、これが、貫通配線１１を形成するための貫通孔３となる（図８Ｂ）。
次に、貫通孔３の内周面に０．５〜１μｍ程度の厚さの酸化膜などの絶縁層９が形成され、貫通孔３における基板部材７の上面側の絶縁層９の窓開けが行われる（図８Ｃ）。次に、基板部材７の下面側の絶縁層９の上に、ポリイミド等の樹脂層１４が形成され（図８Ｄ）、貫通孔３の内周面上の絶縁層９および基板部材７の下面側の樹脂層１４の上に、ＣＶＤなどによりＣｕ／ＴｉＮによるバリアメタルシード層１２が形成される（図８Ｅ）。このバリアメタルシード層１２により、絶縁層９と後に形成される貫通伸延配線１３との接着性が向上される。
次に、このバリアメタルシード層１２上および貫通孔３内にＣｕ等の金属がメッキ等により充填され（図８Ｆ）、フォトリソグラフィおよびエッチングによりパターニングされて貫通伸延配線１３が形成される（図８Ｇ）。なお、基板部材７の下面側の貫通伸延配線１３の厚さは、１〜５μｍ程度となっている。
そして、貫通伸延配線１３上の前述した所定位置（最短距離をＬ）にバンプ１５が形成される（図８Ｈ）。バンプ１５は、半田などのペーストを印刷後、リフロー処理を行う事により形成され、バンプ１５の材料としては、Ｓｕ−Ａｇ−Ｃｕ（スズ−銀−銅）系のＰｂフリーはんだを用いることが望ましい。他にはＡｕ−Ｓｎ共晶合金、Ｓｎ−Ｐｂ系、Ｐｂ系、Ａｕ基、Ａｌ基等を含むハンダ材料などを用いることが好ましい。
次に、図９を参照して、本発明を実施した貫通配線基板の第３実施形態について説明する。図９は、本発明を実施した貫通配線基板の第３実施形態の側断面図である。
図９に示すように、この貫通配線基板１は、シリコン等の基板部材７と、基板部材７の両面および基板部材７に形成された微細な貫通孔３の内周面に形成された酸化膜などの絶縁層９と、貫通孔３に充填された貫通配線１１と、貫通配線１１の下面１１ａ（配線露出部）と接触すると共に、貫通配線１１から所定距離離れた位置まで基板部材７の下面側の絶縁層９上に伸延した再配線１６と、他基板と接続するために再配線１６上において貫通孔３と離れた位置に設けられた半田等からなるバンプ１５とを有している。
このバンプ１５は、例えば印刷などにより形成する事ができ、例えば、貫通配線基板と他基板とが重ね合わされ、各基板同士の配線の接続を行うための役割を果たすものである。
ここで、再配線１６の材料としては、Ｃｕが望ましいが、Ａｕ−Ｓｎ共晶合金（８０ｗｔ％Ａｕ−２０Ｗｔ％Ｓｎ，１０ｗｔ％Ａｕ−９０ｗｔ％Ｓｎ）でも良い。また、ＳｎＰｂ系、Ｐｂ系、Ａｕ基、Ａｌ基を含むハンダ材料の金属でも良く、メッキで形成可能な金属等であることが好ましい。
また、各部の厚みとしては、基板部材７が２００〜６００μｍ程度の厚さであり、酸化膜などの絶縁層９が０．５〜１μｍ程度の厚さであり、基板部材７の下面側の再配線１６が１〜５μｍ程度の厚さとなっている。
次に、貫通孔３からバンプ１５までの再配線１６の所定距離について詳細に説明する。
すなわち、図９に示すように、貫通配線基板１の片面で実装する場合、貫通配線１１の外周部Ｅａとバンプ１５と再配線１６との接触部分の外周部Ｅｂとの最短距離をＬとすると、このときの距離Ｌの範囲は、距離Ｌ≧０となる。すなわち、距離Ｌ＝０のときも、距離Ｌ両端（Ｅａ、Ｅｂ）をそれぞれの外周に定義したので、バンプ１５が貫通配線１１の直下に配置されることは無い。これにより、バンプ１５から加えられる圧力に対して貫通配線１１等が保護される。また、距離Ｌの上限は、貫通配線基板内であれば何処でもよい。
また、貫通配線１１の外周部Ｅａは、円の場合が外周となり、ｎ角形（ｎ≧３）の場合は、辺又は頂点となる。その他の形の場合も、その形の円周、辺、頂点となる。
このように、貫通配線と所定距離離れた位置にバンプを設けているので、後で実装する際に、他の部品との接続が貫通配線そのものや貫通配線直上直下のバンプではなく貫通配線と離れた位置となり、そのため、実装の際にかかる応力が貫通配線部に掛からないという効果がある。
次に、図９に示した貫通配線基板の製造方法について説明する。
シリコンなどからなる２００〜６００μｍ程度の厚さの基板部材７にφ５０〜１００μｍ程度の微細孔である貫通孔３を形成する。この微細孔の形成はＲＩＥなどが用いられる。
その後、基板部材７の両面上及び貫通孔３の内面上に酸化膜などの絶縁膜９を形成する。この絶縁膜９は、０．５〜１μｍ程度あり、外部との絶縁膜として用いられる。
その後、貫通配線基板の貫通孔３には金属が充填され、貫通配線１１が形成される。この金属の充填は、減圧下において、溶融した金属を貫通孔３内へ流し込む事により得られる。
次に、メッキ、スパッタなどにより、再配線１６となる金属膜を基板部材７の下面側の全面に形成し、その後、フォトリソグラフィ技術などにより、パターニングし、必要な部分を残すように金属膜をエッチングし、所定の再配線１６を形成する。そして、この再配線１６は、貫通配線１１が露出している部分１１ａから所定距離（露出部分以外のバンプ形成部分）離れた部分まで伸延されている。この再配線１６の材料としてはＣｕ、Ａｌなどが使われる。
その後、前述した所定の位置にバンプ１５が形成される。バンプ１５は半田などのペーストを印刷後、リフロー処理を行う事により形成される。バンプ１５の材料としては、Ｓｕ−Ａｇ−Ｃｕ（スズ−銀−銅）系のＰｂフリーはんだを用いることが望ましい。他にはＡｕ−Ｓｎ共晶合金、Ｓｎ−Ｐｂ系、Ｐｂ系、Ａｕ基、Ａｌ基等を含むハンダ材料などを用いることが好ましい。
次に、図１０を参照して、本発明を実施した貫通配線基板の第４実施形態について説明する。図１０は、本発明を実施した貫通配線基板の第４実施形態の側断面図である。
この第４実施形態は、図１０に示すように、図９の第３実施形態において貫通配線基板の上面側にも第２の再配線１６ｂを設けた構成となっている。
すなわち、この貫通配線基板１７は、シリコン等の基板部材７と、基板部材７の両面および基板部材７に形成された微細な貫通孔３の内周面に形成された酸化膜などの絶縁層９と、貫通孔３に充填された貫通配線１１と、貫通配線１１の下面１１ａから所定距離離れた位置まで基板部材７の下面側の絶縁層９上に伸延した再配線１６ａと、他基板と接続するために再配線１６ａ上において貫通孔３と離れた位置に設けられた半田等からなるバンプ１５ａと、貫通配線１１の上面１１ｂから所定距離離れた位置まで基板部材７の上面側の絶縁層９上に伸延した再配線１６ｂと、他基板と接続するために再配線１６ｂ上において貫通孔３と離れた位置に設けられた半田等からなるバンプ１５ｂとを有している。
次に、貫通孔３からバンプ１５ａ、１５ｂまでの再配線１６ａ、１６ｂの所定距離について詳細に説明する。
すなわち、図１０に示すように、貫通配線基板１の両面で実装する場合、貫通配線基板１７の両面に露出した再配線１６ａ、１６ｂとバンプ１５ａ、１５ｂとの最短距離を、それぞれ、距離Ｌ１、距離Ｌ２とする。再配線１６ａ、１６ｂの距離Ｌ１、Ｌ２の片端は、貫通配線１１の外周部Ｅｃとする。外周部は、円の場合は外周とする。また、ｎ角形（ｎ≧３）の場合の外周は、辺、又は頂点とする。そのほかの形の場合も、その形の円周、辺、頂点とする。また、再配線１６ａの距離Ｌ１の他端は、バンプ１５ａと再配線１６ａとの接触部の外周部Ｅｄとする。再配線１６ｂの距離Ｌ２の他端は、バンプ１５ｂと再配線１６ｂとの接触部の外周部Ｅｅとする。
このとき、距離Ｌ１及び距離Ｌ２の範囲は距離Ｌ１≧０及び距離Ｌ２≧０とする。距離Ｌ１及び距離Ｌ２の上限は、基板中であればどこでも良く、使用する基板の大きさによる。
また、距離Ｌ１、距離Ｌ２の関係は、距離Ｌ１＝距離Ｌ２、距離Ｌ１≠距離Ｌ２のいずれかとなる。距離Ｌ１＝距離Ｌ２のときも、貫通配線部の直上・直下に配置されるわけではないので貫通配線１１に過大な負荷が掛かることはない。
上述の説明から明らかなように、貫通配線部で直接接続、または、貫通配線部の直下（直上）バンプを形成する方法ではなく、貫通配線部直下から離れたところにバンプを形成するので、実装する場合、垂直方向にかかる応力が、貫通配線部にかかることがないので、貫通配線部が破損することがない。
次に、図１０に示した貫通配線基板の製造方法について説明する。
シリコンなどからなる２００〜６００μｍ程度の厚さの基板部材７にφ５０〜１００μｍ程度の微細孔を形成して貫通孔３とする。この貫通孔３の形成はＲＩＥなどが用いられる。
その後、基板部材７の両面上及び貫通孔３の内面上に酸化膜などの絶縁膜９を形成する。この絶縁膜９は、０．５〜１μｍ程度あり、外部との絶縁膜として用いられる。
その後、貫通配線基板の貫通孔３には金属が充填され、貫通配線１１が形成される。この金属の充填は、減圧下において、溶融した金属を貫通孔３内へ流し込む事により得られる。
次に、メッキ、スパッタなどにより、再配線１６ａ、１６ｂとなる金属膜を基板部材７の下面側および上面側の全面に形成にその後、フォトリソグラフィ技術などにより、パターニングし、必要な部分を残すように金属膜をエッチングし、所定の再配線１６ａ、１６ｂを形成する。そして、この再配線１６ａ、１６ｂは、貫通配線１１が露出している部分１１ａ、１１ｂから所定距離（露出部分以外のバンプ形成部分）離れた部分まで伸延されている。この再配線１６の材料としてはＣｕ、Ａｌなどが使われる。
その後、前述した所定の位置にバンプ１５ａ、１５ｂが形成される。バンプ１５ａ、１５ｂは半田などのペーストを印刷後、リフロー処理を行う事により形成される。バンプ１５ａ、１５ｂの材料としては、Ｓｕ−Ａｇ−Ｃｕ（スズ−銀−銅）系のＰｂフリーはんだを用いることが望ましい。他にはＡｕ−Ｓｎ共晶合金、Ｓｎ−Ｐｂ系、Ｐｂ系、Ａｕ基、Ａｌ基等を含むハンダ材料などを用いることが好ましい。
なお、この図１０に示した第４実施形態では、図９に示した貫通配線基板において両面に配線（再配線１６）を設けた構造になっている。しかしながら、図１１に示すように、図５に示した第１実施形態の貫通配線基板において両面に貫通伸延配線１３を設けた構造としても良いし、図１２に示すように、図７に示した第２実施形態の貫通配線基板において両面に貫通伸延配線１３を設けた構造としても良い。
次に、図１３、図１４を参照して変形例について説明する。
図１３に示すように、この第１変形例では、図９に示した第３実施形態において再配線１６の周囲に応力緩和層２０、２１が形成され、前記再配線１６が受ける外部からの圧力を緩和する構造となっている。これにより、バンプ１５等から再配線１６に掛かる応力は応力緩和層２１により吸収される。
図１４に示すように、この第２変形例では、図１３に示した第１変形例において再配線１６には基板面側から突出したコアポスト３１がバンプ１５に対応した位置に形成され、外部（他基板等）からの応力を緩和する構造となっている。これにより、再配線１６がバンプ１５から受ける応力をコアポスト３１が吸収する。コアポスト３１はバンプ１５に係る箇所に突出して形成されているのでより大きい応力を吸収（緩和）することができる。そして、このコアポスト３１の重心と、バンプ１５との重心とは一致することが望ましい。応力をより適正に緩和できるからである。
さらに、コアポスト３１は、応力緩和層２１上に形成されていることが望ましい。これにより、２重の緩和層により、応力がさらに緩和され貫通配線基板の保護が図れるという効果がある。
なお、本発明は、上述した実施の態様の例に限定されることなく、適宜の変更を加えることにより、その他の態様で実施できるものである。
従来の貫通配線基板の側断面図である。 従来の貫通配線基板の側断面図である。 従来の貫通配線基板の側断面図である。 従来の貫通配線基板の側断面図である。 本発明を実施した貫通配線基板の第１実施形態の側断面図である。 図５に示した貫通配線基板の製造工程図である。 本発明を実施した貫通配線基板の第２実施形態の側断面図である。 図７に示した貫通配線基板の製造工程図である。 本発明を実施した貫通配線基板の第３実施形態の側断面図である。 本発明を実施した貫通配線基板の第４実施形態の側断面図である。 本発明を実施した貫通配線基板の変形例の側断面図である。 本発明を実施した貫通配線基板の変形例の側断面図である。 本発明を実施した貫通配線基板の変形例の側断面図である。 本発明を実施した貫通配線基板の変形例の側断面図である。
符号の説明
１…貫通配線基板
３…貫通孔
５…貫通電極
７…基板部材
９…絶縁層
１０…貫通配線基板
１１…貫通配線
１２…シード層
１３…貫通伸延配線
１４…樹脂層
１５…バンプ
１６…再配線
１７…貫通配線基板
２１…応力緩和層
３１…コアポスト

Claims (2)

  1. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    基板部材の両面に絶縁層を形成する工程と、
    前記基板部材下面の絶縁層の窓開けを行い、前記基板をエッチングし前記基板部材に貫通孔を形成する工程と、
    前記貫通孔形成後、前記貫通孔の内周面に絶縁層を形成し、
    前記貫通孔における前記基板部材の上面側の絶縁層の窓開けを行う工程と、
    前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上に伸延した貫通伸延配線を形成する工程と、
    前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
  2. 基板に設けられた貫通孔に貫通配線を備える貫通配線基板の製造方法において、
    基板部材の両面に絶縁層を形成する工程と、
    前記基板部材下面の絶縁層の窓開けを行い、前記基板をエッチングし前記基板部材に貫通孔を形成する工程と、
    前記貫通孔形成後、前記貫通孔の内周面に絶縁層を形成し、
    前記貫通孔における前記基板部材の上面側の絶縁層の窓開けを行う工程と、
    前記貫通孔内周面の前記絶縁層上にバリアメタルシード層を形成する工程と、
    前記貫通孔を充填すると共に、前記貫通孔から所定距離離れた位置まで前記貫通配線基板の一方の面上のバリアメタルシード層上に伸延した貫通伸延配線を形成する工程と、
    前記貫通孔の位置を除く前記貫通伸延配線上に導電性を有するバンプを形成する工程とを備えることを特徴とする貫通配線基板の製造方法。
JP2008213177A 2004-03-26 2008-08-21 貫通配線基板の製造方法 Pending JP2009044161A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213177A JP2009044161A (ja) 2004-03-26 2008-08-21 貫通配線基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004092667 2004-03-26
JP2008213177A JP2009044161A (ja) 2004-03-26 2008-08-21 貫通配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005518737A Division JPWO2005093827A1 (ja) 2004-03-26 2004-10-05 貫通配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009044161A true JP2009044161A (ja) 2009-02-26

Family

ID=35056479

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005518737A Withdrawn JPWO2005093827A1 (ja) 2004-03-26 2004-10-05 貫通配線基板及びその製造方法
JP2008213177A Pending JP2009044161A (ja) 2004-03-26 2008-08-21 貫通配線基板の製造方法
JP2008213182A Pending JP2009055028A (ja) 2004-03-26 2008-08-21 貫通配線基板及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005518737A Withdrawn JPWO2005093827A1 (ja) 2004-03-26 2004-10-05 貫通配線基板及びその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008213182A Pending JP2009055028A (ja) 2004-03-26 2008-08-21 貫通配線基板及びその製造方法

Country Status (4)

Country Link
US (2) US20070176294A1 (ja)
EP (1) EP1739739A4 (ja)
JP (3) JPWO2005093827A1 (ja)
WO (1) WO2005093827A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564342B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4795677B2 (ja) * 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP5069410B2 (ja) * 2005-11-25 2012-11-07 パナソニック株式会社 センサエレメント
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
JP2010040862A (ja) * 2008-08-06 2010-02-18 Fujikura Ltd 半導体装置
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US8198133B2 (en) * 2009-07-13 2012-06-12 International Business Machines Corporation Structures and methods to improve lead-free C4 interconnect reliability
JP5323637B2 (ja) * 2009-09-30 2013-10-23 京セラ株式会社 弾性波装置及びその製造方法
JP5730654B2 (ja) * 2010-06-24 2015-06-10 新光電気工業株式会社 配線基板及びその製造方法
JP5539077B2 (ja) * 2010-07-09 2014-07-02 ローム株式会社 半導体装置
JP5772441B2 (ja) * 2011-09-22 2015-09-02 株式会社デンソー 角度検出センサの製造方法
SE538058C2 (sv) 2012-03-30 2016-02-23 Silex Microsystems Ab Metod att tillhandahålla ett viahål och en routing-struktur
US9431370B2 (en) * 2013-12-19 2016-08-30 Broadcom Corporation Compliant dielectric layer for semiconductor device
JP6551301B2 (ja) * 2016-05-19 2019-07-31 株式会社デンソー 電子装置、および電子装置の製造方法
US10420255B2 (en) * 2016-09-14 2019-09-17 Jtekt Corporation Electronic control device
CN110476237B (zh) * 2017-10-19 2023-06-02 富士电机株式会社 半导体装置及半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016212A (ja) * 2000-06-27 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222954A (ja) * 1983-06-01 1984-12-14 Hitachi Ltd 積層半導体集積回路およびその製法
JP3016910B2 (ja) * 1991-07-19 2000-03-06 富士通株式会社 半導体モジュール構造
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
US5634268A (en) * 1995-06-07 1997-06-03 International Business Machines Corporation Method for making direct chip attach circuit card
KR0182073B1 (ko) * 1995-12-22 1999-03-20 황인길 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
EP1427016A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board mounted with the same
US5808873A (en) * 1997-05-30 1998-09-15 Motorola, Inc. Electronic component assembly having an encapsulation material and method of forming the same
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
JPH11307689A (ja) * 1998-02-17 1999-11-05 Seiko Epson Corp 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
JP2001015633A (ja) * 1999-06-29 2001-01-19 Hitachi Ltd 半導体装置
US6335495B1 (en) * 1999-06-29 2002-01-01 International Business Machines Corporation Patterning a layered chrome-copper structure disposed on a dielectric substrate
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
JP2003017495A (ja) 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
JP3866073B2 (ja) * 2001-10-10 2007-01-10 株式会社フジクラ 半導体パッケージ
JP2003258189A (ja) * 2002-03-01 2003-09-12 Toshiba Corp 半導体装置及びその製造方法
US6821907B2 (en) * 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
KR100457057B1 (ko) * 2002-09-14 2004-11-10 삼성전자주식회사 금속막 형성 방법
US6936536B2 (en) * 2002-10-09 2005-08-30 Micron Technology, Inc. Methods of forming conductive through-wafer vias
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016212A (ja) * 2000-06-27 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法
JP2002373957A (ja) * 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法

Also Published As

Publication number Publication date
US20070176294A1 (en) 2007-08-02
JPWO2005093827A1 (ja) 2008-02-14
US20110290545A1 (en) 2011-12-01
EP1739739A1 (en) 2007-01-03
EP1739739A4 (en) 2010-02-24
WO2005093827A1 (ja) 2005-10-06
JP2009055028A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP2009044161A (ja) 貫通配線基板の製造方法
JP4916241B2 (ja) 半導体装置及びその製造方法
JP6130312B2 (ja) 半導体装置及びその製造方法
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2009302500A (ja) ウエハレベルパッケージ及びその製造方法
KR20100092428A (ko) 이중 포스트를 사용하여 플립칩 상호연결한 마이크로전자 어셈블리
JP2008288583A (ja) 集積回路素子パッケージ構造及びその製造方法
TW201403726A (zh) 金屬柱導線直連元件、金屬柱導線直連封裝結構、金屬柱導線直連元件的製作方法
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
JP2006041401A (ja) 半導体装置及びその製造方法
JP5437553B2 (ja) 半導体素子及び半導体装置
JP3860028B2 (ja) 半導体装置
TWI579937B (zh) 基板結構及其製法暨導電結構
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006303036A (ja) 半導体装置
JP6593119B2 (ja) 電極構造、接合方法及び半導体装置
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
WO2021103489A1 (zh) 半导体结构及其制造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP4172238B2 (ja) 電子部品の実装構造
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP7498819B2 (ja) 半導体モジュール
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110301