JP3800335B2 - 光デバイス、光モジュール、半導体装置及び電子機器 - Google Patents

光デバイス、光モジュール、半導体装置及び電子機器 Download PDF

Info

Publication number
JP3800335B2
JP3800335B2 JP2003111643A JP2003111643A JP3800335B2 JP 3800335 B2 JP3800335 B2 JP 3800335B2 JP 2003111643 A JP2003111643 A JP 2003111643A JP 2003111643 A JP2003111643 A JP 2003111643A JP 3800335 B2 JP3800335 B2 JP 3800335B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
optical device
semiconductor
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003111643A
Other languages
English (en)
Other versions
JP2004319758A5 (ja
JP2004319758A (ja
Inventor
紀夫 今岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003111643A priority Critical patent/JP3800335B2/ja
Priority to US10/823,652 priority patent/US7112863B2/en
Publication of JP2004319758A publication Critical patent/JP2004319758A/ja
Publication of JP2004319758A5 publication Critical patent/JP2004319758A5/ja
Application granted granted Critical
Publication of JP3800335B2 publication Critical patent/JP3800335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Description

【０００１】
【発明の属する技術分野】
本発明は、光デバイス、光モジュール、半導体装置及び電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開平１０−２２９１６２号公報
【０００４】
【発明の背景】
半導体装置の小型化が要求されている。例えば、ＣＣＤやＣＭＯＳなどの撮像系の光モジュールでは、光信号を受光する光学チップと、電気信号を処理する半導体チップを積層することが知られている。その多くは、ワイヤをボンディングして電気的な接続を図るものであったが、ワイヤを設けたために小型化に限界があった。あるいは、半導体チップの両面に集積回路を形成して高密度化・小型化を図ることも考えられるが、新たな製造工程及び設備が要求され、コストがかかるとともに信頼性を確保することが難しい。
【０００５】
本発明の目的は、積層した半導体基板相互の電気的な接続を高い信頼性をもって容易に図ることができ、かつ、小型化を図ることにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る光デバイスは、光学的部分及び複数の第１のパッドを有する第１の半導体基板と、
集積回路及び複数の第２のパッドを有し、前記第１の半導体基板に積層された第２の半導体基板と、
前記第１及び第２の半導体基板の間に設けられた中間層と、
前記第１の半導体基板、前記第２の半導体基板及び前記中間層を連続して貫通する複数の貫通穴と、
前記複数の貫通穴の内側を含むように形成された複数の導電部と、
を含み、
前記中間層は、少なくとも、第１の金属層と、前記第１の金属層とオーバーラップする第２の金属層と、前記第１及び第２の金属層のオーバーラップする間に設けられた絶縁層と、を有し、
前記複数の導電部は、第１の電源端子となる第１の導電部と、第２の電源端子となる第２の導電部と、を有し、
前記第１の導電部は、前記第１の金属層に電気的に接続され、
前記第２の導電部は、前記第２の金属層に電気的に接続されてなる。本発明によれば、第１及び第２の半導体基板は、それらを連続的に貫通する貫通穴内の導電部を介して電気的に接続されている。したがって、光デバイスの外形寸法を、第１及び第２の半導体基板の積層構造の外形寸法の範囲に収めることができ、小型化を図ることができる。また、第１及び第２の金属層のオーバーラップする部分がキャパシタンスになるので、光デバイスの電気特性の向上を図ることができる。しかも、第１及び第２の半導体基板の近傍にキャパシタンスを配置することができるので、高周波特性に非常に優れている。また、中間層にキャパシタンスを形成するので、無駄なスペースを省略でき、光デバイスのさらなる小型化を図ることができる。
（２）この光デバイスにおいて、
前記光学的部分は、前記第１の半導体基板のうち、前記第２の半導体基板とは反対を向く面側に形成されていてもよい。
（３）この光デバイスにおいて、
前記集積回路は、前記第２の半導体基板のうち、前記第１の半導体基板とは反対を向く面側に形成されていてもよい。
（４）この光デバイスにおいて、
前記貫通穴は、前記第１及び第２のパッドの少なくとも一方を貫通するように形成されていてもよい。こうすることで、導電部が、第１及び第２のパッドの少なくとも一方に電気的に接続しやすくなる。
（５）この光デバイスにおいて、
前記貫通穴の内面に形成された絶縁層をさらに含み、
前記導電部は、前記絶縁層上に形成されていてもよい。こうすることで、導電部と、貫通穴の内面の半導体部分との電気的導通を防止することができる。
（６）この光デバイスにおいて、
前記導電部は、前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に電気的接続部を有してもよい。
（７）この光デバイスにおいて、
前記電気的接続部のピッチは、前記第２のパッドのピッチよりも大きくてもよい。こうすることで、例えば、複数の電気的接続部を２次元状に広がる領域に配置することができ、例えば外部端子の設定位置の自由度が向上する。
（８）この光デバイスにおいて、
前記電気的接続部に設けられた外部端子をさらに含んでもよい。
（９）この光デバイスにおいて、
前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に形成された樹脂層をさらに含み、
前記電気的接続部は、前記樹脂層上に形成されていてもよい。これによれば、樹脂層によって、電気的接続部に加わる応力を緩和することができる。
（１０）この光デバイスにおいて、
前記樹脂層は、前記光学的部分とオーバーラップする領域に形成されていてもよい。こうすることで、光デバイスのノイズの発生を抑えることができる。
（１１）この光デバイスにおいて、
前記第１及び第２の半導体基板の間に介在してなる中間層をさらに含んでもよい。
（１２）この光デバイスにおいて、
前記中間層は、前記光学的部分とオーバーラップする領域に形成された金属層を含んでもよい。金属層は、光を反射するので、光デバイスに入射する不要な光をカットして、光デバイスのノイズの発生を抑えることができる。
（１３）この光デバイスにおいて、
前記光学的部分は、複数の受光部を有してもよい。
（１４）この光デバイスにおいて、
前記複数の受光部のそれぞれは、画像センシング用に配列されていてもよい。
（１５）本発明に係る光モジュールは、上記光デバイスと、
前記第２の半導体基板に対向してなる配線基板と、
前記配線基板に搭載され、前記第１の半導体基板の上方に設けられたレンズを保持する基材と、
をさらに含む。
（１６）本発明に係る半導体装置は、第１の集積回路及び複数の第１のパッドを有する第１の半導体基板と、
第２の集積回路及び複数の第２のパッドを有し、前記第１の半導体基板に積層された第２の半導体基板と、
前記第１及び第２の半導体基板の間に設けられた中間層と、
前記第１の半導体基板、前記第２の半導体基板及び前記中間層を連続して貫通する複数の貫通穴と、
前記複数の貫通穴の内側を含むように形成された複数の導電部と、
を含み、
前記第１の集積回路は、前記第１の半導体基板のうち、前記第２の半導体基板とは反対を向く面側に形成され、
前記第２の集積回路は、前記第２の半導体基板のうち、前記第１の半導体基板とは反対を向く面側に形成され、
前記中間層は、少なくとも、第１の金属層と、前記第１の金属層とオーバーラップする第２の金属層と、前記第１及び第２の金属層のオーバーラップする間に設けられた絶縁層と、を有し、
前記複数の導電部は、第１の電源端子となる第１の導電部と、第２の電源端子となる第２の導電部と、を有し、
前記第１の導電部は、前記第１の金属層に電気的に接続され、
前記第２の導電部は、前記第２の金属層に電気的に接続されてなる。本発明によれば、第１及び第２の半導体基板は、それらを連続的に貫通する貫通穴内の導電部を介して電気的に接続されている。したがって、半導体装置の外形寸法を、第１及び第２の半導体基板の積層構造の外形寸法の範囲に収めることができ、小型化を図ることができる。また、半導体装置の両面に集積回路が形成されているので、擬似的に、１つの半導体基板の両面に集積回路を有するものと同様の効果を達成することができる。さらに、第１及び第２の半導体基板の組み合わせを選択することによって、様々な機能を有する半導体装置を簡単に実現できるので設計自由度が非常に高い。また、第１及び第２の金属層のオーバーラップする部分がキャパシタンスになるので、半導体装置の電気特性の向上を図ることができる 。しかも、第１及び第２の半導体基板の近傍にキャパシタンスを配置することができるので、高周波特性に非常に優れている。また、中間層にキャパシタンスを形成するので、無駄なスペースを省略でき、半導体装置のさらなる小型化を図ることができる。
（１７）この半導体装置において、
前記貫通穴は、前記第１及び第２のパッドの少なくとも一方を貫通するように形成されていてもよい。こうすることで、導電部が、第１及び第２のパッドの少なくとも一方に電気的に接続しやすくなる。
（１８）この半導体装置において、
前記貫通穴の内面に形成された絶縁層をさらに含み、
前記導電部は、前記絶縁層上に形成されていてもよい。こうすることで、導電部と、貫通穴の内面の半導体部分との電気的導通を防止することができる。
（１９）この半導体装置において、
前記導電部は、前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に電気的接続部を有してもよい。
（２０）この半導体装置において、
前記電気的接続部のピッチは、前記第２のパッドのピッチよりも大きくなっていてもよい。こうすることで、例えば、複数の電気的接続部を２次元状に広がる領域に配置することができ、例えば外部端子の設定位置の自由度が向上する。
（２１）この半導体装置において、
前記電気的接続部に設けられた外部端子をさらに含んでもよい。
（２２）この半導体装置において、
前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に形成された樹脂層をさらに含み、
前記電気的接続部は、前記樹脂層上に形成されていてもよい。これによれば、樹脂層によって、電気的接続部に加わる応力を緩和することができる。
（２３）本発明に係る電子機器は、上記光デバイス、光モジュール又は半導体装置を含む。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
（第１の実施の形態）
図１〜図４は、本発明の第１の実施の形態に係る光デバイスを示す図である。図１は、光デバイスの断面図であり、図２のＩ−Ｉ線断面図である。図２は、光デバイスの平面図である。図１及び図２では、光デバイスの一部（レジスト層４６，４８など）が省略されている。図３は、光デバイスの拡大断面図である。なお、本実施の形態では、半導体装置の一例として光デバイスを説明するが、本発明に係る半導体装置は、光デバイスに限定されるものではない。
【０００９】
光デバイスは、第１及び第２の半導体基板１０を有する。第１の半導体基板１０は、半導体チップ（例えばシリコンチップ）であってもよいし、半導体ウエハ（例えばシリコンウエハ）であってもよい。第１の半導体基板１０は、第１の集積回路１２を有する。第１の半導体基板１０が直方体形状をなす場合、第１の集積回路１２は、第１の半導体基板１０のいずれか１つの面（最も広い面）に形成されている。半導体チップには、独立した１つの第１の集積回路１２が形成され、半導体ウエハには、独立した複数の第１の集積回路１２が形成されている。第１の半導体基板１０は、複数（半導体ウエハでは複数グループ）の第１のパッド１４を有する。複数の第１のパッド１４の少なくとも１つは、第１の集積回路１２に電気的に接続されている。第１のパッド１４は、第１の半導体基板１０における第１の集積回路１２が形成された面に露出してもよい。複数の第１のパッド１４が半導体基板（例えば半導体チップ）１０の端部に（少なくとも１辺（例えば対向する２辺又は４辺）に沿って）配列されてもよい。複数の第１のパッド１４は、第１の集積回路１２を囲むように配列されてもよい。第１のパッド１４は、アルミニウム系又は銅系の金属で形成されてもよい。図３に示すように、第１の半導体基板１０には、１層又は複数層のパッシベーション膜１６，１８が形成されている。パッシベーション膜１６，１８は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１０】
第２の半導体基板２０は、第２の集積回路２２及び第２のパッド２４を有する。第２の半導体基板２０には、パッシベーション膜２６，２８が形成されている。図１及び図２に示すように、第２の半導体基板２０の形状（例えば平面形状）は、第１の半導体基板１０の形状と同一であってもよい。第２の半導体基板２０のその他の内容は、上述の第１の半導体基板１０と同様であってもよい。
【００１１】
本実施の形態では、第１の半導体基板１０は光学的部分１３を有する。光学的部分１３は、光が入射又は出射する部分である。光学的部分１３は、光エネルギーと他のエネルギー（例えば電気エネルギー）を変換する。すなわち、光学的部分１３は、少なくとも１つのエネルギー変換部（図示しない）を有する。エネルギー変換部（受光部・発光部）は、第１の集積回路１２の一部である。本実施の形態では、エネルギー変換部は、受光部（例えばフォトダイオード）である。複数の受光部は、２次元状に配列される複数の画素のそれぞれに対応して、画像センシングを行えるように配列されてもよい。すなわち、光デバイスは、イメージセンサ（例えばＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ）であってもよい。
【００１２】
光学的部分１３は、複数のマイクロレンズ５４を有してもよい。マイクロレンズ５４は、複数の受光部のそれぞれに対応して設けられ、受光部に入射する光を絞ることができる。マイクロレンズ５４は、凸型レンズであってもよい。マイクロレンズ５４の表面は、滑らかな曲面であってもよいが、光を屈折させることができればその表面形状は限定されない。マイクロレンズ５４は、第１の半導体基板１０における第１の集積回路１２が形成された面側に配置されている。
【００１３】
光学的部分１３は、カラーフィルタ（図示しない）を有してもよい。カラーフィルタは、複数の受光部のそれぞれに対応して設けられる。マイクロレンズ５４と受光部との間にカラーフィルタを形成してもよい。例えば、カラーフィルタ上に平坦化層（図示しない）が設けられ、その上にマイクロレンズ５４が設けられてもよい。
【００１４】
第１及び第２の半導体基板１０，２０は互いに積層されている。図１に示す例では、第１及び第２の半導体基板１０，２０は、第１及び第２の集積回路１２，２２の形成面とは反対の面同士が対向する向きに積層されている。言い換えれば、光学的部分１３（又は第１の集積回路１２）は、第１の半導体基板１０における第２の半導体基板２０とは反対を向く面側に形成され、第２の集積回路２２は、第２の半導体基板２０における第１の半導体基板１０とは反対を向く面側に形成されている。図１に示す例では、半導体チップ同士が積層されているが、半導体ウエハ同士が積層されてもよい。
【００１５】
図３に示すように、第１及び第２の半導体基板１０，２０の間に中間層３０が介在してもよい。中間層３０は、接着層であってもよい。すなわち、第１及び第２の半導体基板１０，２０は、互いに接着されてもよい。中間層３０は、絶縁性を有してもよい。
【００１６】
第１及び第２の半導体基板１０，２０には、貫通穴３２が形成されている。詳しくは、貫通穴３２は、第１及び第２の半導体基板１０，２０を連続して（一体的に）貫通している。貫通穴３２の内壁面は、いずれかの半導体基板の面に対して垂直であってもよいし、傾斜していてもよい。貫通穴３２の幅（直径）は、一定であってもよいし、部分的に異なっていてもよい。貫通穴３２の断面形状は、図２に示すように円形状であってもよいし、角形状であってもよい。貫通穴３２は、第１及び第２のパッド１４，２４の少なくとも一方を貫通するように形成されてもよい。例えば、第１及び第２のパッド１４，２４がオーバーラップする場合に、貫通穴３２は第１及び第２のパッド１４，２４の両方を貫通する位置に形成されてもよい。あるいは、第１及び第２のパッド１４，２４がオーバーラップしない場合には、貫通穴３２は第１及び第２のパッド１４，２４のいずれか一方を貫通する位置に形成されてもよい。貫通穴３２は、パッドの面積よりも小さな断面積を有し、例えばパッドの中央部を貫通してもよい。なお、複数の貫通穴３２は、光学的部分１３（又は第１の集積回路１２）及び第２の集積回路２２を囲むように形成されてもよい。
【００１７】
第２の半導体基板２０には、１層又は複数層（図３では１層）の樹脂層３６が形成されている。詳しくは、樹脂層３６は、第２の半導体基板２０における第１の半導体基板１０とは反対を向く面側に形成されている。樹脂層３６は、パッシベーション膜２６，２８上に形成され、第２のパッド２４を避けて形成されている。例えば、樹脂層３６は、複数の第２のパッド２４で囲まれた領域内に形成されてもよい。図１に示すように、樹脂層３６は、第１の半導体基板１０の光学的部分１３とオーバーラップする領域に形成されてもよい。こうすることで、樹脂層３６が遮光性（受光部が反応する波長の光の少なくとも一部を遮断する性質）を有する場合に、光デバイスのノイズの発生を抑えることができるので好ましい。樹脂層３６は、先端面よりも基端面が大きくなるように、側面が傾斜してもよい。樹脂層３６は、応力緩和機能を有してもよい。樹脂層３６は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）などで形成することができる。樹脂層３６は、第２の半導体基板２０と後述の外部端子５０との間に形成されてもよい。
【００１８】
貫通穴３２の内側には、導電部３８が形成されている。詳しくは、導電部３８の一部が貫通穴３２の内側に配置されている。導電部３８は、貫通穴３２を埋めてもよい。あるいは、導電部３８は、貫通穴３２の内面に形成され、貫通穴３２の中央部に小径の貫通孔が形成されてもよい。導電部３８は、第１及び第２のパッド１４，２４の少なくとも一方（図３では両方）に電気的に接続されている。図３に示す例では、貫通穴３２の内面に絶縁層３４が形成され、導電部３８は絶縁層３４上に形成されている。こうすることで、導電部３８と、貫通穴３２の内面の半導体部分（例えばシリコン部分）との電気的導通を防止することができる。導電部３８は、１層又は複数層で形成してもよく、図３に示す例では、第１及び第２の導電層４０，４２を含む。
【００１９】
導電部３８は、他の電子部品（例えば配線基板６０（図４参照））との電気的接続部４４を有する。電気的接続部４４は、第２の半導体基板２０に形成されてもよい。詳しくは、電気的接続部４４は、第２の半導体基板２０における第１の半導体基板１０とは反対を向く面側に形成されている。電気的接続部４４は、貫通穴３２上に形成されてもよく、第２のパッド２４とオーバーラップしてもよい。電気的接続部４４は、導電部３８のその他の部分とは異なる材料で形成してもよく、例えば電気的接続部４４の表面のみにメッキ層（例えば金メッキ）を形成してもよい。電気的接続部４４には、外部端子５０が設けられてもよい。外部端子５０は、ろう材（例えばハンダボール）であってもよい。
【００２０】
複数の電気的接続部４４は、貫通穴３２を避けて形成されてもよい。すなわち、導電部３８は、第２の半導体基板２０の面上で配線として形成され、配線の一部が電気的接続部４４になっていてもよい。配線の先端部が電気的接続部４４であってもよい。電気的接続部４４は、樹脂層３６上に形成されてもよい。すなわち、導電部３８は、樹脂層３６上に至るように延びてもよい。これによれば、樹脂層３６によって、電気的接続部４４（又は外部端子５０）に加わる応力を緩和することができる。
【００２１】
図２に示すように、隣同士の電気的接続部４４のピッチは、隣同士の第２のパッド２４のピッチよりも大きくてもよい。すなわち、ピッチ変換してもよい。こうすることで、例えば、複数の電気的接続部４４を２次元状に広がる領域に配置することができ、外部端子５０の設定位置の自由度が向上する。
【００２２】
図３に示すように、第１及び第２の半導体基板１０，２０にレジスト層４６，４８が形成されてもよい。レジスト層４６，４８は絶縁性を有する。レジスト層４６は、第１の半導体基板１０上に露出する導電部３８を覆い、レジスト層４８は、第２の半導体基板２０上に露出する導電部３８を覆う。ただし、レジスト層４８は、導電層３８の一部（電気的接続部４４）を避けて形成される。レジスト層４６，４８によって、導電部３８の酸化、腐食を防止し、電気的不良を防止することができる。変形例として、レジスト層によって、第１及び第２の半導体基板１０，２０の側面も覆ってもよい。また、レジスト層を第１及び第２の半導体基板１０，２０の外面に一体的に形成してもよい。
【００２３】
レジスト層４８上に被覆層５２が形成されてもよい。被覆層５２は、外部端子５０の根本部（下端部）を覆っている。図３に示すように、被覆層５２は、外部端子５０の周囲のみに形成されてもよい。被覆層５２によって外部端子５０の少なくとも根本部が補強される。すなわち、光デバイスが配線基板６０（図４参照）に実装された後に、被覆層５２によって外部端子５０への応力の集中を分散させることができる。
【００２４】
本実施の形態に係る半導体装置（光デバイス）によれば、第１及び第２の半導体基板１０，２０は、それらを連続的に貫通する貫通穴３２内の導電部３８を介して電気的に接続されている。したがって、半導体装置（光デバイス）の外形寸法を、第１及び第２の半導体基板１０，２０の積層構造の外形寸法の範囲に収めることができ、小型化を図ることができる。また、半導体装置（光デバイス）の両面に集積回路が形成されているので、擬似的に、１つの半導体基板の両面に集積回路を有する半導体装置と同様の効果を達成することができる。さらに、第１及び第２の半導体基板１０，２０の組み合わせを選択することによって、様々な機能を有する半導体装置を簡単に実現できるので設計自由度が非常に高い。
【００２５】
図４は、光デバイスを含む光モジュールの断面図である。光モジュールは、イメージセンサモジュールであってもよい。光モジュールは、光デバイス１と、配線基板６０と、基材７０と、を含む。
【００２６】
配線基板６０は、リジッド基板であってもフレキシブル基板であってもよい。配線基板６０は、配線パターン６２を有する。配線パターン６２は、メッキ技術、露光技術などの周知技術を適用して形成することができる。光デバイス１は、配線基板６０に搭載されている。詳しくは、配線基板６０は、第２の半導体基板２０に対向してなり、電気的接続部４４と配線パターン６２とが電気的に接続されている。両者間に、ろう材（図３では外部端子５０）を介して接合してもよい。光デバイス１と配線基板６０との間に、アンダーフィル材（封止材）６４が設けられてもよい。なお、光デバイス１及び配線基板６０の電気的な接続形態は限定されず、異方性導電膜（ＡＣＦ）や異方性導電ペースト（ＡＣＰ）等の異方性導電材料を使用してもよいし、絶縁樹脂の収縮力による接続形態を適用してもよい。
【００２７】
基材７０は、光デバイス１の外装であり、筐体と呼ぶこともできる。基材７０は、遮光性を有する材料（例えば樹脂又は金属）で形成されることが好ましい。基材７０は、射出成形によって形成してもよい。基材７０は、光デバイス１を囲むように配線基板６０に取り付けられている。基材７０は、配線基板６０に接着材料８８によって接着されてもよい。基材７０は、レンズ７２を保持する。基材７０及びレンズ７２を撮像光学系と呼ぶことができる。基材７０は、後述するように相互に分離できる複数の部材で構成してもよいし、１つの部材で一体的に構成してもよい。
【００２８】
基材７０は、第１及び第２の部分７４，７６を含む。第１の部分７４には、レンズ７２が取り付けられている。すなわち、第１の部分７４は、レンズフォルダである。詳しくは、第１の部分７４は、第１の穴７８を有し、第１の穴７８内にレンズ７２を保持している。レンズ７２は、第１の部分７４の内側に形成されたねじ（図示せず）によって、第１の穴７８内に固定されてもよい。レンズ７２は、光デバイス１（詳しくは第１の半導体基板１０）の上方に設けられている。
【００２９】
図４に示すように、第２の部分７６は、第２の穴８０を有し、第２の穴８０内に第１の部分７４を保持している。第１及び第２の穴７８，８０は、相互に連通した１つの貫通穴を構成する。第２の穴８０内に光デバイス１が配置されてもよい。第１の部分７４の外側と第２の部分７６の第２の穴８０の内側には、第１及び第２のネジ８２，８４が形成され、これらによって、第１及び第２の部分７４，７６が連結されている。そして、第１及び第２のネジ８２，８４によって、第１の部分７４は、第２の部分７６における第２の穴８０の軸方向に沿って位置調整可能になっている。こうして、レンズ７２の焦点を調整することができる。
【００３０】
光モジュールは、光学フィルタ８６を含む。光学フィルタ８６は、特定の波長の光（例えば可視光）のみを透過するもの又は特定の波長の光（例えば可視光）に対して損失が小さいものであってもよい。光学フィルタ８６は、光エネルギーが通過する位置に設けられる。図１に示すように、光学フィルタ８６は、基材７０（例えば第２の穴８０）に取り付けられてもよい。あるいは、レンズ７２が光学フィルタ８６の機能を備えていてもよい。光学フィルタ８６には、反射防止膜（ＡＲコート）、赤外線遮蔽膜（ＩＲコート）などの光学機能膜が形成されている。
【００３１】
配線基板６０の端部からフレキシブル基板９０が延出してもよい。例えば、フレキシブル基板９０を介して、配線基板６０を他の回路基板（例えばマザーボード）に電気的に接続してもよい。あるいは、配線基板６０がマザーボードであってもよい。配線基板６０には、他の電子部品（図示しない）が搭載されてもよい。電子部品として、能動部品（集積回路を内蔵した半導体チップ等）、受動部品（抵抗器、コンデンサ等）、機能部品（フィルタ等の入力信号特性を変化させる部品）、接続部品（フレキシブル基板、コネクタ、スイッチ等）、変換部品（センサ等の入力信号を異なるエネルギー系に変換する部品）等がある。
【００３２】
本実施の形態に係る光モジュールは、上述の光デバイスを有するので、小型化及び高密度化を図ることができる。
【００３３】
次に、図５（Ａ）〜図８に示すように、本実施の形態に係る半導体装置の製造方法を説明する。半導体装置の製造方法の内容は、上述の半導体装置によって得られる内容を含む。なお、上述の半導体装置の内容は、半導体装置の製造方法によって得られる内容を含む。
【００３４】
図５（Ａ）に示すように、第１及び第２の半導体基板１０，２０を積層する。詳しくは、第１及び第２の半導体基板１０，２０を、第１及び第２の集積回路１２，２２の形成面とは反対の面同士が対向する向きに積層する。第１及び第２の半導体基板１０，２０の間に中間層３０を介在させてもよい。中間層３０は、接着層であってもよく、接着層はペースト状又はシート状のいずれであってもよい。
【００３５】
変形例として、第１及び第２の半導体基板１０，２０を陽極接合で接合してもよい。陽極接合では、第１及び第２の半導体基板１０，２０を、高温に加熱した状態で界面に静電引力を発生させることで接合を行う。同一材料の半導体基板同士（例えばシリコン基板同士）であれば、両者の熱膨張係数が同一であるため、常温に戻ったときに熱膨張係数のズレによって接合界面が歪むのを防止できる。また、この場合、上述の中間層３０を省略してもよく、さらに半導体装置の小型化を図ることができる。
【００３６】
図５（Ａ）に示すように、第１の半導体基板１０には、第１の集積回路１２が形成された面にパッシベーション膜１６が形成され、その上に第１のパッド１４が形成されている。また、他のパッシベーション膜１８が第１のパッド１４の表面の少なくとも一部（例えば中央部）を避けて形成されてもよい。パッシベーション膜１８は、第１のパッド１４の表面を覆って形成した後、その一部をエッチングして開口部１９を形成し、開口部１９から第１のパッド１４の少なくとも一部を露出させてもよい。第２の半導体基板２０についても同様であり、パッシベーション膜２８の開口部２９から第２のパッド２４の少なくとも一部が露出している。
【００３７】
図５（Ｂ）に示すように、貫通穴３２を形成する。詳しくは、貫通穴３２を、第１及び第２の半導体基板１０，２０を連続して（一体的に）貫通するように形成する。第１及び第２の半導体基板１０，２０を同時に貫通させてもよい。第１及び第２の半導体基板１０，２０の間に中間層３０が介在する場合には、貫通穴３２は、中間層３０も貫通する。貫通穴３２の形成には、例えば、レーザ（ＹＡＧレーザ、ＣＯ２レーザ、エキシマレーザなど）を使用してもよいし、エッチング（ドライエッチング又はウェットエッチング）を適用してもよい。貫通穴３２は、第１及び第２のパッド１４，２４の少なくとも一方を貫通するように形成してもよい。図５（Ｂ）に示す例では、貫通穴３２は、第１のパッド１４の穴１５と、第２のパッド２４の穴２５とのそれぞれに連通している。
【００３８】
図５（Ｃ）に示すように、貫通穴３２の内面に絶縁層３４を形成する。絶縁層３４は、絶縁材料を貫通穴３２に供給して形成する。絶縁材料は、スクリーン印刷方式、インクジェットプリンタ方式、化学気相堆積（ＣＶＤ）、スプレー方式又はディスペンサによる塗布などで設けることができる。絶縁層３４は、貫通穴３２を塞がないように形成する。図５（Ｃ）に示す例では、絶縁層３４は、第１及び第２のパッド１４，２４のそれぞれの少なくとも一部が露出するように形成する。
【００３９】
図６（Ａ）に示すように、第２の半導体基板２０（詳しくはパッシベーション膜２６，２８上）に樹脂層３６を形成する。樹脂層３６は、感光性樹脂をフォトリソグラフィ技術によってパターニングしてもよいし、非感光性樹脂をエッチングしてもよい。あるいは、スクリーン印刷方式又はインクジェット方式を適用してもよい。樹脂層３６は、第１の集積回路１２とオーバーラップする領域に形成されてもよい。
【００４０】
図６（Ｂ）〜図７（Ａ）に示すように、貫通穴３２の内側を含むように導電部３８を形成する。導電部３８は、絶縁層３４上に形成する。導電部３８は、導電材料を供給することによって形成する。導電材料は、メッキ処理（電気メッキ又は無電解メッキ）、スクリーン印刷方式、インクジェット方式、化学気相堆積（ＣＶＤ）、スプレー方式又はディスペンサによる塗布などで設けることができる。本実施の形態では、導電部３８は、第１及び第２の導電層４０，４２を含む。
【００４１】
まず、図６（Ｂ）に示すように、第１の導電層４０を形成する。第１の導電層４０は、少なくともバリア層を含んでもよい。バリア層は、その上に設けられる材料が、第１及び第２の半導体基板に拡散することを防止するものである。バリア層は、その上の材料とは異なる材料（例えばＴｉＷ、ＴｉＮ）で形成してもよい。第１の導電層４０は、シード層を含んでもよい。シード層は、バリア層を形成した後に形成する。シード層は、その上に設けられる材料と同じ材料（例えばＣｕ）で形成してもよい。第１の導電層４０は、貫通穴３２内を埋めないように設ける。すなわち、貫通穴３２内で、第１の導電層４０によって囲まれた貫通孔が形成されてもよい。第１の導電層４０は、第１及び第２の半導体基板１０，２０の表面及び貫通穴３２内の全体に形成してもよい。あるいは、第１の導電層４０は、貫通穴３２内の絶縁層３４上のみに形成してもよい。第１の導電層４０を、第１及び第２のパッド１４，２４の少なくとも一方に電気的に接続するように形成してもよい。
【００４２】
図６（Ｃ）に示すように、第２の導電層４２をパターニングするためのレジスト層９２を形成してもよい。レジスト層９２は、導電部３８の形成領域と反転形状になっている（図２参照）。そして、レジスト層９２の開口部分に導電材料を供給して、第２の導電層４２を形成する。第２の導電層４２は、貫通穴３２を埋めてもよい。
【００４３】
その後、図７（Ａ）に示すように、レジスト層９２を除去し、第１の導電層４０の不要部分を除去する。こうして、導電部３８によって、光デバイスの両面の電気的な導通を図ることができる。導電部３８の形成方法は、上述に限定されるものではない。導電部３８を、電気的接続部４４を有するように形成してもよい。電気的接続部４４はピッチ変換してもよい。詳しくは、上述した通りである。
【００４４】
図７（Ｂ）に示すように、第１及び第２の半導体基板１０，２０にレジスト層４６，４８を形成してもよい。レジスト層４８は、電気的接続部４４上に開口部４９を有する。レジスト層４８は、ソルダレジストであってもよい。その後、電気的接続部４４に外部端子５０を形成し、外部端子５０の根本を補強する被覆層５２を形成する（図３参照）。
【００４５】
図８に示すように、第１及び第２の半導体基板１０，２０が半導体ウエハである場合、それぞれの第１及び第２の集積回路１２，２２に対応して貫通穴３２を形成し、導電部３８を形成し、その後、第１及び第２の半導体基板１０，２０を切断（例えばダイシング）してもよい。切断には、カッタ（例えばダイサ）９４またはレーザ（例えばＣＯ２レーザ、ＹＡＧレーザ等）を使用してもよい。
【００４６】
本実施の形態に係る半導体装置の製造方法によれば、第１及び第２の半導体基板１０，２０を積層した後に、それらを連続して貫通する貫通穴３２を形成し、貫通穴３２の内側を含むように導電部３８を形成する。第１及び第２の半導体基板１０，２０を積層して、両面に集積回路を有する半導体装置を製造するので、１つの半導体基板の両面に集積回路を形成する方法よりも、コストを抑え、信頼性の向上を図ることができる。また、貫通穴３２及び導電部３８を、第１及び第２の半導体基板１０，２０に一括して形成することができるので、製造工程の簡略化を図ることができる。
【００４７】
（第２の実施の形態）
図９は、本発明を適用した第２の実施の形態に係る半導体装置を説明する図である。本実施の形態を上述の光デバイス又は光モジュールに適用してもよい。図９は、第１及び第２の半導体基板の間に介在する中間層を説明する図であり、第１及び第２の半導体基板は省略してある。
【００４８】
本実施の形態では、中間層１１０は、金属層（図９では第１及び第２の金属層１２０，１３０）を有してもよい。金属層は、遮光層として使用してもよい。第１の半導体基板１０が光学的部分１３を有する場合（図１参照）、金属層は、光学的部分１３とオーバーラップする領域に形成されてもよい。金属層は、光を反射する（遮光性を有する）ので、光デバイスに入射する不要な光をカットして、光デバイスのノイズの発生を抑えることができる。中間層１１０は、金属層の上下面に絶縁層（図９では省略してある）を有する。絶縁層は、接着材料であってもよい。金属層は、第１及び第２の半導体基板１０，２０に連続して形成される貫通穴（図３では貫通穴３２）を避けて形成され、導電部（図３では導電部３８）とは電気的に遮断されてもよい。
【００４９】
図９に示すように、中間層１１０は、複数の金属層（第１及び第２の金属層１２０，１３０）と、それぞれの金属層の間に設けられた絶縁層（図９では省略してある）と、を有してもよい。第１及び第２の金属層１２０，１３０は、少なくとも一部がオーバーラップしている。そして、少なくとも１つの導電部（例えば電源端子ＶDD）１１２は、第１の金属層１２０に電気的に接続され、少なくとも１つの他の導電部（例えば電源端子ＶSS）１１４は、第２の金属層１３０に電気的に接続されている。詳しくは、導電部１１２は、第１の金属層１２０に導通し、穴１３２を通過して第２の金属層１３０に導通しないようになっている。導電部１１４は、第２の金属層１３０に導通し、穴１２４を通過して第１の金属層１２０に導通しないようになっている。なお、その他の導電部（例えば入出力端子）１１６は、穴１２６及び穴１３６を通過して、第１及び第２の金属層１２０，１３０に導通しないようになっている。これによれば、第１及び第２の金属層１２０，１３０のオーバーラップする部分がキャパシタンスになるので、半導体装置（例えば光デバイス）の電気特性の向上を図ることができる。しかも、第１及び第２の半導体基板１０，２０の近傍にキャパシタンスを配置することができるので、高周波特性に非常に優れている。また、中間層１１０にキャパシタンスを形成するので、無駄なスペースを省略でき、半導体装置（光デバイス又は光モジュール）のさらなる小型化を図ることができる。
【００５０】
第１及び第２の金属層１２０，１３０の間の絶縁層は、例えばシリコン酸化膜、シリコン窒化膜又は強誘電体薄膜などであってもよい。絶縁層は、図９における第１の金属層１２０の上面及び第２の金属層１３０の下面にも設けられてもよい。第１及び第２の金属層１２０，１３０は、絶縁層上にスパッタ法によって形成してもよい。第１及び第２の金属層１２０，１３０は、例えばアルミニウム系又は銅系の金属で形成してもよい。なお、第１及び第２の金属層１２０，１３０は、所定部分に穴１２４，１２６，１３４，１３６を形成した後に、第１及び第２の半導体基板１０，２０の間に介在させればよい。
【００５１】
図９に示す例とは別に、金属層は３層以上形成してもよい。その場合、それぞれの金属層にいずれか少なくとも１つの導電部が電気的に接続されていてもよい。こうすることで、キャパシタンス容量が倍増するので、電気特性のさらなる向上を図ることができる。
【００５２】
本発明の実施の形態に係る電子機器として、図１０に示すノート型パーソナルコンピュータ１０００は、上述の光デバイス、光モジュール又は半導体装置が組み込まれたカメラ１１００を有する。また、図１１に示すデジタルカメラ２０００は上述の光デバイス等を含む。さらに、図１２（Ａ）及び図１２（Ｂ）に示す携帯電話３０００は、上述の光デバイス等が組み込まれたカメラ３１００を有する。
【００５３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明の第１の実施の形態に係る光デバイスの断面図である。
【図２】 図２は、本発明の第１の実施の形態に係る光デバイスの平面図である。
【図３】 図３は、本発明の第１の実施の形態に係る光デバイスの拡大断面図である。
【図４】 図４は、本発明の第１の実施の形態に係る光モジュールを示す図である。
【図５】 図５（Ａ）〜図５（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】 図６（Ａ）〜図６（Ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】 図７（Ａ）及び図７（Ｂ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】 図８は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図９】 図９は、本発明の第２の実施の形態に係る半導体装置を説明する図である。
【図１０】 図１０は、本発明の実施の形態に係る電子機器を示す図である。
【図１１】 図１１は、本発明の実施の形態に係る電子機器を示す図である。
【図１２】 図１２（Ａ）及び図１２（Ｂ）は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０…第１の半導体基板 １２…第１の集積回路 １３…光学的部分
１４…第１のパッド ２０…第２の半導体基板 ２２…第２の集積回路
２４…第２のパッド ２８…パッシベーション膜 ３０…中間層
３２…貫通穴 ３４…絶縁層 ３６…樹脂層 ３８…導電部
４４…電気的接続部 ５０…外部端子 ５４…マイクロレンズ
６０…配線基板 ７０…基材 １１０…中間層
１１２，１１４，１１６…導電部 １２０…第１の金属層
１３０…第２の金属層

Claims (21)

  1. 光学的部分及び複数の第１のパッドを有する第１の半導体基板と、
    集積回路及び複数の第２のパッドを有し、前記第１の半導体基板に積層された第２の半導体基板と、
    前記第１及び第２の半導体基板の間に設けられた中間層と、
    前記第１の半導体基板、前記第２の半導体基板及び前記中間層を連続して貫通する複数の貫通穴と、
    前記複数の貫通穴の内側を含むように形成された複数の導電部と、
    を含み、
    前記中間層は、少なくとも、第１の金属層と、前記第１の金属層とオーバーラップする第２の金属層と、前記第１及び第２の金属層のオーバーラップする間に設けられた絶縁層と、を有し、
    前記複数の導電部は、第１の電源端子となる第１の導電部と、第２の電源端子となる第２の導電部と、を有し、
    前記第１の導電部は、前記第１の金属層に電気的に接続され、
    前記第２の導電部は、前記第２の金属層に電気的に接続されてなる光デバイス。
  2. 請求項１記載の光デバイスにおいて、
    前記光学的部分は、前記第１の半導体基板のうち、前記第２の半導体基板とは反対を向く面側に形成されてなる光デバイス。
  3. 請求項１又は請求項２記載の光デバイスにおいて、
    前記集積回路は、前記第２の半導体基板のうち、前記第１の半導体基板とは反対を向く面側に形成されてなる光デバイス。
  4. 請求項１から請求項３のいずれかに記載の光デバイスにおいて、
    前記貫通穴は、前記第１及び第２のパッドの少なくとも一方を貫通するように形成されてなる光デバイス。
  5. 請求項１から請求項４のいずれかに記載の光デバイスにおいて、
    前記貫通穴の内面に形成された絶縁層をさらに含み、
    前記導電部は、前記絶縁層上に形成されてなる光デバイス。
  6. 請求項１から請求項５のいずれかに記載の光デバイスにおいて、
    前記導電部は、前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に電気的接続部を有する光デバイス。
  7. 請求項６記載の光デバイスにおいて、
    前記電気的接続部のピッチは、前記第２のパッドのピッチよりも大きい光デバイス。
  8. 請求項６又は請求項７記載の光デバイスにおいて、
    前記電気的接続部に設けられた外部端子をさらに含む光デバイス。
  9. 請求項６から請求項８のいずれかに記載の光デバイスにおいて、
    前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に形成された樹脂層をさらに含み、
    前記電気的接続部は、前記樹脂層上に形成されてなる光デバイス。
  10. 請求項９記載の光デバイスにおいて、
    前記樹脂層は、前記光学的部分とオーバーラップする領域に形成されてなる光デバイス。
  11. 請求項１から請求項１０のいずれかに記載の光デバイスにおいて、
    前記光学的部分は、複数の受光部を有する光デバイス。
  12. 請求項１１記載の光デバイスにおいて、
    前記複数の受光部のそれぞれは、画像センシング用に配列されてなる光デバイス。
  13. 請求項１から請求項１２のいずれかに記載の光デバイスと、
    前記第２の半導体基板に対向してなる配線基板と、
    前記配線基板に搭載され、前記第１の半導体基板の上方に設けられたレンズを保持する基材と、
    をさらに含む光モジュール。
  14. 第１の集積回路及び複数の第１のパッドを有する第１の半導体基板と、
    第２の集積回路及び複数の第２のパッドを有し、前記第１の半導体基板に積層された第２の半導体基板と、
    前記第１及び第２の半導体基板の間に設けられた中間層と、
    前記第１の半導体基板、前記第２の半導体基板及び前記中間層を連続して貫通する複数の貫通穴と、
    前記複数の貫通穴の内側を含むように形成された複数の導電部と、
    を含み、
    前記第１の集積回路は、前記第１の半導体基板のうち、前記第２の半導体基板とは反対を向く面側に形成され、
    前記第２の集積回路は、前記第２の半導体基板のうち、前記第１の半導体基板とは反対を向く面側に形成され、
    前記中間層は、少なくとも、第１の金属層と、前記第１の金属層とオーバーラップする第２の金属層と、前記第１及び第２の金属層のオーバーラップする間に設けられた絶縁層と、を有し、
    前記複数の導電部は、第１の電源端子となる第１の導電部と、第２の電源端子となる第２の導電部と、を有し、
    前記第１の導電部は、前記第１の金属層に電気的に接続され、
    前記第２の導電部は、前記第２の金属層に電気的に接続されてなる半導体装置。
  15. 請求項１４記載の半導体装置において、
    前記貫通穴は、前記第１及び第２のパッドの少なくとも一方を貫通するように形成されてなる半導体装置。
  16. 請求項１４又は請求項１５記載の半導体装置において、
    前記貫通穴の内面に形成された絶縁層をさらに含み、
    前記導電部は、前記絶縁層上に形成されてなる半導体装置。
  17. 請求項１４から請求項１６のいずれかに記載の半導体装置において、
    前記導電部は、前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に電気的接続部を有する半導体装置。
  18. 請求項１７記載の半導体装置において、
    前記電気的接続部のピッチは、前記第２のパッドのピッチよりも大きくなっている半導体装置。
  19. 請求項１７又は請求項１８記載の半導体装置において、
    前記電気的接続部に設けられた外部端子をさらに含む半導体装置。
  20. 請求項１７から請求項１９のいずれかに記載の半導体装置において、
    前記第２の半導体基板における前記第１の半導体基板とは反対を向く面側に形成された樹脂層をさらに含み、
    前記電気的接続部は、前記樹脂層上に形成されてなる半導体装置。
  21. 請求項１から請求項２０のいずれかに記載の光デバイス、光モジュール又は半導体装置を含む電子機器。
JP2003111643A 2003-04-16 2003-04-16 光デバイス、光モジュール、半導体装置及び電子機器 Expired - Lifetime JP3800335B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003111643A JP3800335B2 (ja) 2003-04-16 2003-04-16 光デバイス、光モジュール、半導体装置及び電子機器
US10/823,652 US7112863B2 (en) 2003-04-16 2004-04-14 Optical device, optical module, semiconductor apparatus and its manufacturing method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003111643A JP3800335B2 (ja) 2003-04-16 2003-04-16 光デバイス、光モジュール、半導体装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2004319758A JP2004319758A (ja) 2004-11-11
JP2004319758A5 JP2004319758A5 (ja) 2005-07-14
JP3800335B2 true JP3800335B2 (ja) 2006-07-26

Family

ID=33472135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003111643A Expired - Lifetime JP3800335B2 (ja) 2003-04-16 2003-04-16 光デバイス、光モジュール、半導体装置及び電子機器

Country Status (2)

Country Link
US (1) US7112863B2 (ja)
JP (1) JP3800335B2 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934065B2 (en) 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
WO2005093827A1 (ja) * 2004-03-26 2005-10-06 Fujikura Ltd. 貫通配線基板及びその製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) * 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7276393B2 (en) * 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) * 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7864245B2 (en) * 2004-11-12 2011-01-04 Samsung Techwin Co., Ltd. Camera module and method of manufacturing the same
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US20070186971A1 (en) * 2005-01-20 2007-08-16 Nanosolar, Inc. High-efficiency solar cell with insulated vias
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7190039B2 (en) 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP2007012995A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 超小型カメラモジュール及びその製造方法
JP2007027604A (ja) * 2005-07-21 2007-02-01 Matsushita Electric Ind Co Ltd 撮像装置
US20090008683A1 (en) * 2005-07-21 2009-01-08 Matshushita Electric Industrial Co., Ltd. Imaging apparatus
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
JP4160083B2 (ja) 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
JP2007294541A (ja) * 2006-04-21 2007-11-08 Disco Abrasive Syst Ltd ウェーハの分割方法
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US8021981B2 (en) 2006-08-30 2011-09-20 Micron Technology, Inc. Redistribution layers for microfeature workpieces, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US7867806B2 (en) * 2007-02-26 2011-01-11 Flextronics Ap, Llc Electronic component structure and method of making
CN101285918A (zh) * 2007-04-10 2008-10-15 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法以及便携式电子装置
US8605208B2 (en) 2007-04-24 2013-12-10 Digitaloptics Corporation Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
US9231012B2 (en) * 2007-08-01 2016-01-05 Visera Technologies Company Limited Image sensor package
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US9118825B2 (en) * 2008-02-22 2015-08-25 Nan Chang O-Film Optoelectronics Technology Ltd. Attachment of wafer level optics
GB0821158D0 (en) * 2008-11-20 2008-12-24 Durham Scient Crystals Ltd Semiconductor device connection
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
JP5367616B2 (ja) 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP2010219425A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
US9419032B2 (en) 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
JP5346742B2 (ja) * 2009-08-21 2013-11-20 オリンパス株式会社 撮像モジュール
JP5646948B2 (ja) * 2010-10-19 2014-12-24 ローム株式会社 半導体装置
US8934052B2 (en) * 2010-11-02 2015-01-13 Stmicroelectronics Pte Ltd Camera module including an image sensor and a laterally adjacent surface mount device coupled at a lower surface of a dielectric material layer
EP2472579A1 (de) * 2010-12-30 2012-07-04 Baumer Innotec AG Kontaktierung von Bauelementen auf Substraten
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2019165312A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
JP2019220499A (ja) * 2018-06-15 2019-12-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57145367A (en) 1981-03-03 1982-09-08 Mitsubishi Electric Corp Three-dimensional semiconductor device
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US5399898A (en) * 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
JPH05110048A (ja) 1991-10-14 1993-04-30 Mitsubishi Electric Corp 光−電子集積回路
JP2717903B2 (ja) 1992-04-22 1998-02-25 三菱電線工業株式会社 発光基板
JP2905736B2 (ja) * 1995-12-18 1999-06-14 株式会社エイ・ティ・アール光電波通信研究所 半導体装置
DE19549228A1 (de) * 1995-12-21 1997-06-26 Heidenhain Gmbh Dr Johannes Optoelektronisches Sensor-Bauelement
JPH10229162A (ja) 1997-02-14 1998-08-25 Tokai Rika Co Ltd 両面回路基板及びその製造方法
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
CN1230046C (zh) * 1999-10-01 2005-11-30 精工爱普生株式会社 布线基板、半导体装置及其制造、检测和安装方法
JP3713418B2 (ja) 2000-05-30 2005-11-09 光正 小柳 ３次元画像処理装置の製造方法
US6444576B1 (en) * 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP2002094082A (ja) 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002134725A (ja) 2000-10-23 2002-05-10 Htt:Kk 固体撮像装置
JP2003110147A (ja) 2001-09-28 2003-04-11 Taiko Denki Co Ltd 光電変換モジュールとこれを用いたプラグ
JP2004022901A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
US20040245649A1 (en) 2004-12-09
JP2004319758A (ja) 2004-11-11
US7112863B2 (en) 2006-09-26

Similar Documents

Publication Publication Date Title
JP3800335B2 (ja) 光デバイス、光モジュール、半導体装置及び電子機器
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP4722702B2 (ja) 半導体パッケージおよびその製造方法
TWI662670B (zh) 電子元件封裝體及其製造方法
US7439094B2 (en) Method of manufacturing a semiconductor package
JP4160083B2 (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
TWI552300B (zh) 半導體封裝件及用於一半導體封裝件之製造方法及光學模組
US20060022290A1 (en) Image sensor packaging structure and method of manufacturing the same
JP2004342992A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
JP2009267122A (ja) 半導体装置
US20090218686A1 (en) Semiconductor, semiconductor module, method for manufacturing the semiconductor module, and mobile apparatus
JP4292383B2 (ja) 光デバイスの製造方法
JP2004274164A (ja) 光モジュール及びその製造方法並びに電子機器
JP5045952B2 (ja) 光デバイス、光モジュール及び電子機器
CN114695144A (zh) 板级系统级封装方法及封装结构
JP4371679B2 (ja) 半導体集積装置及びその製造方法
JP4998689B2 (ja) 光学機器モジュール
US11348888B2 (en) Electronic component and device
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
JP2004221634A (ja) 光モジュール及びその製造方法並びに電子機器
CN114823373A (zh) 板级系统级封装方法及封装结构
JP2003318356A (ja) 半導体モジュールとその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041125

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050303

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060418

R150 Certificate of patent or registration of utility model

Ref document number: 3800335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140512

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term