JP5437553B2 - 半導体素子及び半導体装置 - Google Patents
半導体素子及び半導体装置 Download PDFInfo
- Publication number
- JP5437553B2 JP5437553B2 JP2006094586A JP2006094586A JP5437553B2 JP 5437553 B2 JP5437553 B2 JP 5437553B2 JP 2006094586 A JP2006094586 A JP 2006094586A JP 2006094586 A JP2006094586 A JP 2006094586A JP 5437553 B2 JP5437553 B2 JP 5437553B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- semiconductor element
- adhesion layer
- exposed surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
2 半導体基板
3 電極
3a 露出面
4 カバーコート膜
4a 開口部
5 密着層
5a 凹部
6 バンプ
6a 外周
6b 凸部
7 めっきレジスト膜
8 バリアメタル層
9 バンプ
11 半導体装置
12 配線基板
13 パッド
14 ソルダーレジスト膜
15 はんだ
16 アンダーフィル樹脂
21 半導体素子
22 半導体基板
22a 層間絶縁膜
23 電極
24 カバーコート膜
25 密着層
26 バンプ
27 めっきレジスト膜
28 バリアメタル層
29 バンプ
31 半導体装置
32 配線基板
33 パッド
34 ソルダーレジスト膜
35 はんだ
36 アンダーフィル樹脂
37 クラック
Claims (12)
- フリップチップ方式で実装される半導体素子であって、
半導体基板と、
前記半導体基板上に形成された電極と、
前記電極の上面の一部に露出面を形成するように前記電極上に配された絶縁体のカバーコート膜(ただし、厚さ1.0μm以下のものを除く)と、
前記電極の前記露出面及び前記カバーコート膜上に形成された導電体の密着層と、
前記密着層上に形成されたバンプと、を備え、
前記電極の前記露出面の面積は、前記バンプと前記密着層との接触面の外周によって形成される図形の面積に対して30%〜40%であることを特徴とする半導体素子。 - 前記バンプは、銅を主成分とすることを特徴とする請求項1に記載の半導体素子。
- フリップチップ方式で実装される半導体素子であって、
半導体基板と、
前記半導体基板上に形成された電極と、
前記電極の上面の一部に露出面を形成するように前記電極上に配された絶縁体のカバーコート膜(ただし、厚さ1.0μm以下のものを除く)と、
前記電極の前記露出面及び前記カバーコート膜上に形成された導電体の密着層と、
前記密着層上に形成されたバリアメタル層と、
前記バリアメタル層上に形成されたバンプと、を備え、
前記電極の前記露出面の面積は、前記バンプと前記バリアメタル層との接触面の外周によって形成される図形の面積に対して30%〜40%であることを特徴とする半導体素子。 - 前記バンプは錫を主成分とすることを特徴とする請求項3に記載の半導体素子。
- 前記電極の前記露出面は、前記電極上に複数形成されており、
前記電極の複数の前記露出面の合計面積が、前記バンプと前記密着層との接触面又は前記バンプと前記バリアメタル層との接触面の外周によって形成される図形の面積に対して40%であることを特徴とする請求項1〜4のいずれか一項に記載の半導体素子。 - 前記半導体基板の層間絶縁膜の比誘電率は、二酸化ケイ素の比誘電率よりも低いことを特徴とする請求項1〜5のいずれか一項に記載の半導体素子。
- 前記バンプは、前記密着層又は前記バリアメタル層と接触する端面に、前記電極と導通するための凸部を複数有し、
前記凸部は、先端側に向けて細くなるテーパ形状を有することを特徴とする請求項1〜6のいずれか一項に記載の半導体素子。 - 配線基板と、
前記配線基板にフリップチップ方式で実装された半導体素子と、
前記配線基板と前記半導体素子との間の間隙を封止するアンダーフィル樹脂と、を備え、
前記配線基板は、前記半導体素子と電気的に接続するためのパッドを有し、
前記半導体素子は、半導体基板と、
前記半導体基板上に形成され、前記パッドと電気的に接続するための電極と、
前記電極の上面の一部に露出面を形成するように前記電極上に配された絶縁体のカバーコート膜(ただし、厚さ1.0μm以下のものを除く)と、
前記電極の前記露出面及び前記カバーコート膜上に形成された導電体の密着層と、
前記密着層上に形成されたバンプと、を備え、
前記パッドと前記電極とは、前記バンプを介して電気的に接続され、
前記電極の前記露出面の面積は、前記バンプと前記密着層との接触面の外周によって形成される図形の面積に対して30%〜40%であることを特徴とする半導体装置。 - 配線基板と、
前記配線基板にフリップチップ方式で実装された半導体素子と、
前記配線基板と前記半導体素子との間の間隙を封止するアンダーフィル樹脂と、を備え、
前記配線基板は、前記半導体素子と電気的に接続するためのパッドを有し、
前記半導体素子は、半導体基板と、
前記半導体基板上に形成され、前記パッドと電気的に接続するための電極と、
前記電極の上面の一部に露出面を形成するように前記電極上に配された絶縁体のカバーコート膜(ただし、厚さ1.0μm以下のものを除く)と、
前記電極の前記露出面及び前記カバーコート膜上に形成された導電体の密着層と、
前記密着層上に形成されたバリアメタル層と、
前記バリアメタル層上に形成されたバンプと、を備え、
前記パッドと前記電極とは、前記バンプを介して電気的に接続され、
前記電極の前記露出面の面積は、前記バンプと前記バリアメタル層との接触面の外周によって形成される図形の面積に対して30%〜40%であることを特徴とする半導体装置。 - 前記半導体基板の層間絶縁膜の比誘電率は、二酸化ケイ素の比誘電率よりも低いことを特徴とする請求項8又は9に記載の半導体装置。
- 前記バッドと前記バンプとは、錫を主成分とするはんだによって接続されていることを特徴とする請求項8〜10のいずれか一項に記載の半導体装置。
- 前記バンプは、前記密着層又は前記バリアメタル層と接触する端面に、前記電極と導通するための凸部を複数有し、
前記凸部は、先端側に向けて細くなるテーパ形状を有することを特徴とする請求項8〜11のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094586A JP5437553B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体素子及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006094586A JP5437553B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体素子及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273547A JP2007273547A (ja) | 2007-10-18 |
JP5437553B2 true JP5437553B2 (ja) | 2014-03-12 |
Family
ID=38676078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006094586A Expired - Fee Related JP5437553B2 (ja) | 2006-03-30 | 2006-03-30 | 半導体素子及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5437553B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4997848B2 (ja) * | 2006-07-04 | 2012-08-08 | Tdk株式会社 | 電子部品 |
JP5326481B2 (ja) * | 2008-10-14 | 2013-10-30 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5350022B2 (ja) | 2009-03-04 | 2013-11-27 | パナソニック株式会社 | 半導体装置、及び該半導体装置を備えた実装体 |
US9773719B2 (en) * | 2012-11-26 | 2017-09-26 | Infineon Technologies Dresden Gmbh | Semiconductor packages and methods of fabrication thereof |
CN111682006A (zh) * | 2020-07-09 | 2020-09-18 | 江苏纳沛斯半导体有限公司 | 一种半导体封装结构及其制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06333929A (ja) | 1993-05-21 | 1994-12-02 | Nec Corp | 半導体装置及びその製造方法 |
JPH09129646A (ja) | 1995-10-27 | 1997-05-16 | Hitachi Ltd | 半導体装置 |
JPH1131698A (ja) | 1997-07-14 | 1999-02-02 | Texas Instr Japan Ltd | 半導体装置、その製造方法及び実装構造 |
JP2002319587A (ja) * | 2001-04-23 | 2002-10-31 | Seiko Instruments Inc | 半導体装置 |
JP3829325B2 (ja) | 2002-02-07 | 2006-10-04 | 日本電気株式会社 | 半導体素子およびその製造方法並びに半導体装置の製造方法 |
JP2004158656A (ja) | 2002-11-07 | 2004-06-03 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
JP3794403B2 (ja) * | 2003-10-09 | 2006-07-05 | セイコーエプソン株式会社 | 半導体装置 |
JP2006019497A (ja) * | 2004-07-01 | 2006-01-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2006
- 2006-03-30 JP JP2006094586A patent/JP5437553B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007273547A (ja) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4772844B2 (ja) | ウエハレベルパッケージ及びその製造方法 | |
US10600709B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
KR101772284B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US20100109159A1 (en) | Bumped chip with displacement of gold bumps | |
KR20020035774A (ko) | 전자 부품, 반도체 장치의 실장 방법 및 반도체 장치의실장 구조 | |
JP2009055028A (ja) | 貫通配線基板及びその製造方法 | |
JP2009064812A (ja) | 半導体装置の電極構造およびその関連技術 | |
US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
JP2007096198A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2012028708A (ja) | 半導体装置 | |
JP5437553B2 (ja) | 半導体素子及び半導体装置 | |
JP2008218629A (ja) | 半導体パッケージおよび電子部品 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
TWI469288B (zh) | 凸塊化晶片結構及其應用之半導體覆晶裝置 | |
US6956293B2 (en) | Semiconductor device | |
JP5778557B2 (ja) | 半導体装置の製造方法、半導体装置、及び半導体素子 | |
JP2006108284A (ja) | 半導体パッケージ | |
JP5020051B2 (ja) | 半導体装置 | |
JP3681571B2 (ja) | 半導体装置 | |
JP2002026073A (ja) | 半導体装置およびその製造方法 | |
JP3836449B2 (ja) | 半導体装置の製造方法 | |
JP4424020B2 (ja) | 半導体装置の実装構造および実装方法 | |
JP4267549B2 (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP5140961B2 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP5243734B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121024 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |