JPH06333929A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06333929A JPH06333929A JP14116793A JP14116793A JPH06333929A JP H06333929 A JPH06333929 A JP H06333929A JP 14116793 A JP14116793 A JP 14116793A JP 14116793 A JP14116793 A JP 14116793A JP H06333929 A JPH06333929 A JP H06333929A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- insulating film
- electrode
- opening
- protective insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 製造工程を増加することなく、しかも表面を
平坦化した金属突起(バンプ)を有する半導体装置を得
る。 【構成】 半導体基板1の表面上に金属電極3を形成
し、この金属電極3を覆う保護絶縁膜4を形成し、これ
に形成しようとするバンプの厚さ寸法よりも小さい平面
寸法の開口部5を開設して金属電極3を露呈させる。更
に、開口部5を含む保護絶縁膜4の表面上にバリアメタ
ル6を形成し、かつバンプ7を形成する領域以外にレジ
ストマスクを形成し、レジストマスクを利用してメッキ
法によりバリアメタル上に所要厚さのバンプ7を形成す
ることで、表面が平坦化されたバンプ7を得る。なお、
レジストマスクを除去し、露呈されたバリアメタル6を
バンプを利用して除去する。
平坦化した金属突起(バンプ)を有する半導体装置を得
る。 【構成】 半導体基板1の表面上に金属電極3を形成
し、この金属電極3を覆う保護絶縁膜4を形成し、これ
に形成しようとするバンプの厚さ寸法よりも小さい平面
寸法の開口部5を開設して金属電極3を露呈させる。更
に、開口部5を含む保護絶縁膜4の表面上にバリアメタ
ル6を形成し、かつバンプ7を形成する領域以外にレジ
ストマスクを形成し、レジストマスクを利用してメッキ
法によりバリアメタル上に所要厚さのバンプ7を形成す
ることで、表面が平坦化されたバンプ7を得る。なお、
レジストマスクを除去し、露呈されたバリアメタル6を
バンプを利用して除去する。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
ボンディング用の金属突起(以下、バンプと称する)を
備える半導体装置に関する。
ボンディング用の金属突起(以下、バンプと称する)を
備える半導体装置に関する。
【0002】
【従来の技術】従来、この種の半導体装置のバンプの一
例を図4に示す。半導体基板11の表面に形成された絶
縁膜12上に金属膜を所要パターンに形成した金属電極
13が形成されており、この金属電極13の表面は保護
絶縁膜14で被覆されている。そして、前記金属電極1
3上のバンプ形成箇所では保護絶縁膜14が除去されて
開口部15が開設され、この開口部15内の金属電極1
3の表面、及び開口部周辺の保護絶縁膜14の表面にわ
たってバリアメタル16が形成され、このバリアメタル
16上に電解メッキ法により厚い金属膜を成長させ、こ
れをバンプ17として構成している。
例を図4に示す。半導体基板11の表面に形成された絶
縁膜12上に金属膜を所要パターンに形成した金属電極
13が形成されており、この金属電極13の表面は保護
絶縁膜14で被覆されている。そして、前記金属電極1
3上のバンプ形成箇所では保護絶縁膜14が除去されて
開口部15が開設され、この開口部15内の金属電極1
3の表面、及び開口部周辺の保護絶縁膜14の表面にわ
たってバリアメタル16が形成され、このバリアメタル
16上に電解メッキ法により厚い金属膜を成長させ、こ
れをバンプ17として構成している。
【0003】このようなバンプ構造では、下地となるバ
リアメタル16が金属電極13及び保護絶縁膜14の周
辺部にわたって形成されて表面に凹凸が生じているた
め、形成されるバンプ17の表面もこれに倣って凹凸1
7aが生じた状態となる。このような表面凹凸17aが
生じていると、例えば図5に示すように、バンプ17に
TABテープ21の金属リード22を接続する場合に両
者の接触面積が小さくなり、接触抵抗が大きくなる。ま
た、接続時には表面凹凸17aの凸部にボンディング圧
力が集中し、この部分に応力集中が生じてバンプ下側の
半導体基板11にクラックが発生し、半導体装置が破損
されるおそれがある。また、図示は省略するが、バンプ
をガラス基板に設けた電極にボンディングする場合に
も、バンプの表面凸部に応力が集中し、ガラス基板に割
れが生じるという問題も生じる。
リアメタル16が金属電極13及び保護絶縁膜14の周
辺部にわたって形成されて表面に凹凸が生じているた
め、形成されるバンプ17の表面もこれに倣って凹凸1
7aが生じた状態となる。このような表面凹凸17aが
生じていると、例えば図5に示すように、バンプ17に
TABテープ21の金属リード22を接続する場合に両
者の接触面積が小さくなり、接触抵抗が大きくなる。ま
た、接続時には表面凹凸17aの凸部にボンディング圧
力が集中し、この部分に応力集中が生じてバンプ下側の
半導体基板11にクラックが発生し、半導体装置が破損
されるおそれがある。また、図示は省略するが、バンプ
をガラス基板に設けた電極にボンディングする場合に
も、バンプの表面凸部に応力が集中し、ガラス基板に割
れが生じるという問題も生じる。
【0004】このようなことから、従来では表面凹凸の
ないバンプを形成する試みがなされている。例えば、特
開平1−276747号公報に記載されているものは、
図6(a)に示すように、表面に凹凸が生じているバン
プ17の凹部上にレジスト18を選択的に形成し、この
レジスト18をマスクにしてバンプ17の表面凸部をエ
ッチングすることで、同図(b)のように、バンプ17
の表面を平坦化するものである。また、特開昭62−9
4962号公報に記載されているものは、図7に示すよ
うに、予め半導体基板31上の絶縁膜32の表面に下地
膜として多結晶シリコン膜33等を選択的に形成した上
で、この多結晶シリコン膜33を絶縁膜34で被覆す
る。そして、バンプ形成箇所の周辺部に沿って絶縁膜3
4に選択的に開口部35を開設し、この開口部35を含
むバンプ形成箇所の絶縁膜34上に金属電極36を形成
する。更に、この金属電極36の周辺部に前記開口部3
5によって金属電極36の表面に生じる凹部の深さと同
じ厚さの保護絶縁膜37を形成して前記凹部を埋設する
ことで、その上側に略平坦なバリアメタル38を形成可
能とし、このバリアメタル38を利用してメッキ法によ
りバンプ39を形成することにより、表面が平坦なバン
プを形成することが可能となる。更に、図示は省略する
が、特開昭60−219741号公報に記載されている
ものは、バンプをメッキする際に、メッキ電流密度等の
条件を段階的に変化させることで、表面凹凸を緩和する
ものである。
ないバンプを形成する試みがなされている。例えば、特
開平1−276747号公報に記載されているものは、
図6(a)に示すように、表面に凹凸が生じているバン
プ17の凹部上にレジスト18を選択的に形成し、この
レジスト18をマスクにしてバンプ17の表面凸部をエ
ッチングすることで、同図(b)のように、バンプ17
の表面を平坦化するものである。また、特開昭62−9
4962号公報に記載されているものは、図7に示すよ
うに、予め半導体基板31上の絶縁膜32の表面に下地
膜として多結晶シリコン膜33等を選択的に形成した上
で、この多結晶シリコン膜33を絶縁膜34で被覆す
る。そして、バンプ形成箇所の周辺部に沿って絶縁膜3
4に選択的に開口部35を開設し、この開口部35を含
むバンプ形成箇所の絶縁膜34上に金属電極36を形成
する。更に、この金属電極36の周辺部に前記開口部3
5によって金属電極36の表面に生じる凹部の深さと同
じ厚さの保護絶縁膜37を形成して前記凹部を埋設する
ことで、その上側に略平坦なバリアメタル38を形成可
能とし、このバリアメタル38を利用してメッキ法によ
りバンプ39を形成することにより、表面が平坦なバン
プを形成することが可能となる。更に、図示は省略する
が、特開昭60−219741号公報に記載されている
ものは、バンプをメッキする際に、メッキ電流密度等の
条件を段階的に変化させることで、表面凹凸を緩和する
ものである。
【0005】
【発明が解決しようとする課題】しかしながら、図6に
示した第1のバンプの構成では、バンプを形成する際に
は、レジスト18を高精度にバンプ17の表面凹凸の凹
部に位置合わせした上でエッチング工程を行う必要があ
り、製造工程が増加するという問題がある。また、レジ
スト18を選択的に形成する際の位置合わせ作業が極め
て難しいものになるとともに、位置ずれが生じたときに
は平坦化を実現することが困難になり、位置ずれの程度
によっては却って表面凹凸が顕著になってしまうおそれ
がある。また、図7に示した第2のバンプでは、下地に
多結晶シリコン膜33を選択的に形成する必要があるた
め、そのための工程が増えて半導体装置の製造工程が複
雑化するという問題がある。また、多結晶シリコン膜3
3は配線層として形成されることになるが、配線層の抵
抗が大きく、半導体装置の特性に悪影響をおよぼすとい
う問題もある。更に、図示を省略した第3のバンプで
は、メッキ条件を制御することが極めて難しく、仕上が
りにバラツキが生じ、高精度に表面の平坦化を行うこと
が難しいという問題がある。本発明の目的は、製造工程
を増加することなく、しかも高精度に表面の平坦化を可
能にした半導体装置を提供することにある。
示した第1のバンプの構成では、バンプを形成する際に
は、レジスト18を高精度にバンプ17の表面凹凸の凹
部に位置合わせした上でエッチング工程を行う必要があ
り、製造工程が増加するという問題がある。また、レジ
スト18を選択的に形成する際の位置合わせ作業が極め
て難しいものになるとともに、位置ずれが生じたときに
は平坦化を実現することが困難になり、位置ずれの程度
によっては却って表面凹凸が顕著になってしまうおそれ
がある。また、図7に示した第2のバンプでは、下地に
多結晶シリコン膜33を選択的に形成する必要があるた
め、そのための工程が増えて半導体装置の製造工程が複
雑化するという問題がある。また、多結晶シリコン膜3
3は配線層として形成されることになるが、配線層の抵
抗が大きく、半導体装置の特性に悪影響をおよぼすとい
う問題もある。更に、図示を省略した第3のバンプで
は、メッキ条件を制御することが極めて難しく、仕上が
りにバラツキが生じ、高精度に表面の平坦化を行うこと
が難しいという問題がある。本発明の目的は、製造工程
を増加することなく、しかも高精度に表面の平坦化を可
能にした半導体装置を提供することにある。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
電極を被覆する保護絶縁膜に開設される開口部の平面寸
法を、この開口部を通して電極に電気接続されるバンプ
の厚さ寸法よりも小さくした構成とする。この開口部
は、電極とバンプの対向面間の保護絶縁膜に複数個の開
口部を配列した構成とする。また、本発明の半導体装置
の製造方法は、半導体基板の表面上に電極を形成し、こ
の電極を覆う保護絶縁膜を形成し、形成しようとするバ
ンプの厚さ寸法よりも小さい平面寸法の開口部を保護絶
縁膜に開設して電極を露呈させ、その上で開口部を含む
保護絶縁膜の表面上にバリアメタルを形成し、かつバン
プを形成する領域以外にレジストマスクを形成し、レジ
ストマスクを利用してメッキ法によりバリアメタル上に
所要厚さのバンプを形成し、レジストマスクを除去し、
露呈されたバリアメタルをバンプを利用して除去する工
程とを含んでいる。
電極を被覆する保護絶縁膜に開設される開口部の平面寸
法を、この開口部を通して電極に電気接続されるバンプ
の厚さ寸法よりも小さくした構成とする。この開口部
は、電極とバンプの対向面間の保護絶縁膜に複数個の開
口部を配列した構成とする。また、本発明の半導体装置
の製造方法は、半導体基板の表面上に電極を形成し、こ
の電極を覆う保護絶縁膜を形成し、形成しようとするバ
ンプの厚さ寸法よりも小さい平面寸法の開口部を保護絶
縁膜に開設して電極を露呈させ、その上で開口部を含む
保護絶縁膜の表面上にバリアメタルを形成し、かつバン
プを形成する領域以外にレジストマスクを形成し、レジ
ストマスクを利用してメッキ法によりバリアメタル上に
所要厚さのバンプを形成し、レジストマスクを除去し、
露呈されたバリアメタルをバンプを利用して除去する工
程とを含んでいる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の半導体装置の第1実施例の要部、即
ちバンプを示し、(a)は平面図、(b)はそのA−A
線に沿う断面図である。このバンプ構造を、その製造工
程と共に説明する。各種の半導体素子(図示せず)が形
成された半導体基板1の表面に熱酸化膜等の絶縁膜2を
形成し、この絶縁膜2上にアルミニウム等の金属膜を形
成し、かつこれを所要パターンに形成して半導体素子に
接続される金属配線を形成する。そして、この金属配線
の一部が金属電極3としてバンプ形成箇所に設けられ
る。この金属電極3を含む半導体基板の表面上には酸化
膜或いは窒化膜等の保護絶縁膜4を被着し、かつ前記金
属電極3上の保護絶縁膜4には微細な開口部5を開設す
る。この開口部5は、ここではバンプ形成箇所の中央位
置に1個だけ設けた矩形の穴として形成しており、その
対角線に沿う平面寸法は、詳細を後述するように、形成
しようとするバンプの厚さ寸法と同程度の寸法、或いは
それよりも小さい寸法とする。
る。図1は本発明の半導体装置の第1実施例の要部、即
ちバンプを示し、(a)は平面図、(b)はそのA−A
線に沿う断面図である。このバンプ構造を、その製造工
程と共に説明する。各種の半導体素子(図示せず)が形
成された半導体基板1の表面に熱酸化膜等の絶縁膜2を
形成し、この絶縁膜2上にアルミニウム等の金属膜を形
成し、かつこれを所要パターンに形成して半導体素子に
接続される金属配線を形成する。そして、この金属配線
の一部が金属電極3としてバンプ形成箇所に設けられ
る。この金属電極3を含む半導体基板の表面上には酸化
膜或いは窒化膜等の保護絶縁膜4を被着し、かつ前記金
属電極3上の保護絶縁膜4には微細な開口部5を開設す
る。この開口部5は、ここではバンプ形成箇所の中央位
置に1個だけ設けた矩形の穴として形成しており、その
対角線に沿う平面寸法は、詳細を後述するように、形成
しようとするバンプの厚さ寸法と同程度の寸法、或いは
それよりも小さい寸法とする。
【0008】その上で、前記開口部5を含む半導体基板
1の全面にチタン・チタンタングステン、或いはチタン
・白金等の多層金属膜の薄いバリアメタル6を形成し、
更にこの上にはバンプ形成領域を除く領域に図外のレジ
ストを選択的に形成し、露呈されているバリアメタルの
表面上にはこのレジストをマスクにして電解メッキ法に
より金等の金属を成長させ、所要厚さのバンプ7を形成
する。その後、レジストを除去し、これにより露呈され
たバリアメタルを形成されたバンプをマスクとしてエッ
チング除去し、図1の構造が完成される。ここで、前記
保護絶縁膜4に開設した開口部5の対角線に沿う長さ寸
法は、バンプ7の厚さに基づいて決定されるが、開口部
5の深さ、即ち保護絶縁膜4の厚さ等をも考慮して決定
される。この例では、保護絶縁膜4の厚さを1μm、形
成するバンプ7の厚さ寸法を100μmとした場合、開
口部5の対角線に沿う平面寸法をバンプ厚さの略半分の
50μmとしている。
1の全面にチタン・チタンタングステン、或いはチタン
・白金等の多層金属膜の薄いバリアメタル6を形成し、
更にこの上にはバンプ形成領域を除く領域に図外のレジ
ストを選択的に形成し、露呈されているバリアメタルの
表面上にはこのレジストをマスクにして電解メッキ法に
より金等の金属を成長させ、所要厚さのバンプ7を形成
する。その後、レジストを除去し、これにより露呈され
たバリアメタルを形成されたバンプをマスクとしてエッ
チング除去し、図1の構造が完成される。ここで、前記
保護絶縁膜4に開設した開口部5の対角線に沿う長さ寸
法は、バンプ7の厚さに基づいて決定されるが、開口部
5の深さ、即ち保護絶縁膜4の厚さ等をも考慮して決定
される。この例では、保護絶縁膜4の厚さを1μm、形
成するバンプ7の厚さ寸法を100μmとした場合、開
口部5の対角線に沿う平面寸法をバンプ厚さの略半分の
50μmとしている。
【0009】したがって、このように寸法を設定した開
口部5を開設した状態で電解メッキ法によりバンプ7を
電解メッキ法により成長させると、図2に模式的に示す
ように、メッキの初期の段階では、開口部5の凹状に倣
ってバリアメタル6の表面に生じている凹凸によってメ
ッキ膜の表面にも凹凸が生じているが、開口部5の上縁
角部における電界集中等によってこの部分のメッキが他
の部分よりも進行されるため、メッキの進行に伴って次
第に開口部5の直上に生じている凹部が埋められ、バン
プ7が所定の膜厚にまで成長される際には凹部は目立た
なくなり、結果として表面が殆ど平坦な状態となる。
口部5を開設した状態で電解メッキ法によりバンプ7を
電解メッキ法により成長させると、図2に模式的に示す
ように、メッキの初期の段階では、開口部5の凹状に倣
ってバリアメタル6の表面に生じている凹凸によってメ
ッキ膜の表面にも凹凸が生じているが、開口部5の上縁
角部における電界集中等によってこの部分のメッキが他
の部分よりも進行されるため、メッキの進行に伴って次
第に開口部5の直上に生じている凹部が埋められ、バン
プ7が所定の膜厚にまで成長される際には凹部は目立た
なくなり、結果として表面が殆ど平坦な状態となる。
【0010】このため、このような構成のバンプをリー
ドやガラス基板電極に接続する際には、バンプの表面が
平坦化されているため、その表面の全面がリードや電極
に接続されることになり、両者間での接触抵抗が低減さ
れ、かつボンディング圧力が一部に集中することが回避
されて半導体装置やガラス基板等の破損が防止される。
また、このバンプの製造に際しては、単に開口部の寸法
を規制しておけば、従来の一般的なバンプの製造工程を
そのまま利用することにより表面が平坦なバンプが形成
できることになり、製造工程を複雑化することがなく、
かつ精度の高い表面平坦化を実現することができる。
ドやガラス基板電極に接続する際には、バンプの表面が
平坦化されているため、その表面の全面がリードや電極
に接続されることになり、両者間での接触抵抗が低減さ
れ、かつボンディング圧力が一部に集中することが回避
されて半導体装置やガラス基板等の破損が防止される。
また、このバンプの製造に際しては、単に開口部の寸法
を規制しておけば、従来の一般的なバンプの製造工程を
そのまま利用することにより表面が平坦なバンプが形成
できることになり、製造工程を複雑化することがなく、
かつ精度の高い表面平坦化を実現することができる。
【0011】ところで、開口部5の寸法は小さいほどバ
ンプ7の表面の平坦化には有利であるが、その反面でバ
ンプ7と金属電極3との接触面積が低減され、電気抵抗
が大きくなる。したがって、開口部の寸法はこれら両者
の兼ね合いで決定する必要がある。この問題を解消した
のが、次に説明する第2実施例の構造である。図3は本
発明の第2実施例を示し、(a)は平面図、(b)はそ
のB−B線断面図である。この実施例では、金属電極と
バンプとの接触抵抗を下げるために、開口部5を多数個
配設した例である。即ち、金属電極3を覆うように形成
した保護絶縁膜4に、第1実施例と同様な開口部5を縦
横それぞれ3×3で配列し、これら開口部5を含むバン
プ形成箇所の保護絶縁膜4上にバリアメタル6を形成
し、その上で第1実施例と同様にバンプ7を成長してバ
ンプを形成している。
ンプ7の表面の平坦化には有利であるが、その反面でバ
ンプ7と金属電極3との接触面積が低減され、電気抵抗
が大きくなる。したがって、開口部の寸法はこれら両者
の兼ね合いで決定する必要がある。この問題を解消した
のが、次に説明する第2実施例の構造である。図3は本
発明の第2実施例を示し、(a)は平面図、(b)はそ
のB−B線断面図である。この実施例では、金属電極と
バンプとの接触抵抗を下げるために、開口部5を多数個
配設した例である。即ち、金属電極3を覆うように形成
した保護絶縁膜4に、第1実施例と同様な開口部5を縦
横それぞれ3×3で配列し、これら開口部5を含むバン
プ形成箇所の保護絶縁膜4上にバリアメタル6を形成
し、その上で第1実施例と同様にバンプ7を成長してバ
ンプを形成している。
【0012】この実施例においても、各開口部5の平面
寸法をバンプ7の厚さよりも小さく設定することによ
り、電解メッキ法でバンプを成長する際に、各開口部5
の直上に生じる凹部を埋設し、完成されるバンプの表面
を平坦にすることができる。また、これに加えて開口部
5の数を増大したことにより、開口部を通してバンプ7
と金属電極3との接触面積を大きくすることができるの
で、両者間での電気抵抗を低減することが可能となる。
寸法をバンプ7の厚さよりも小さく設定することによ
り、電解メッキ法でバンプを成長する際に、各開口部5
の直上に生じる凹部を埋設し、完成されるバンプの表面
を平坦にすることができる。また、これに加えて開口部
5の数を増大したことにより、開口部を通してバンプ7
と金属電極3との接触面積を大きくすることができるの
で、両者間での電気抵抗を低減することが可能となる。
【0013】なお、前記各実施例では開口部の寸法をバ
ンプの厚さ寸法の略半分に設定した例を示しているが、
理論的にはバンプの厚さよりも小さい寸法であればよ
い。但し、表面平坦化の精度を高めるためにはなるべく
小さい方が好ましく、したがって金属電極とバンプとの
電気的な接触抵抗との関係から好ましい寸法に設定すれ
ばよい。また、開口部の形状は円形或いは他の形状でも
よく、いずれの場合でもその平面方向の最大の寸法がバ
ンプの膜厚寸法よりも小さくすること、好ましくは可及
的に小さくすればよい。更に、金属電極は多結晶シリコ
ン等、他の導電膜で形成されている場合でも本発明を同
様に適用することができる。
ンプの厚さ寸法の略半分に設定した例を示しているが、
理論的にはバンプの厚さよりも小さい寸法であればよ
い。但し、表面平坦化の精度を高めるためにはなるべく
小さい方が好ましく、したがって金属電極とバンプとの
電気的な接触抵抗との関係から好ましい寸法に設定すれ
ばよい。また、開口部の形状は円形或いは他の形状でも
よく、いずれの場合でもその平面方向の最大の寸法がバ
ンプの膜厚寸法よりも小さくすること、好ましくは可及
的に小さくすればよい。更に、金属電極は多結晶シリコ
ン等、他の導電膜で形成されている場合でも本発明を同
様に適用することができる。
【0014】
【発明の効果】以上説明したように本発明は、電極を被
覆する保護絶縁膜に開設される開口部の平面寸法をバン
プの高さ寸法よりも小さくしているので、メッキ法によ
りバンプを形成する際に、メッキ膜の成長に伴って開口
部による凹部が埋設されることになり、製造工程を増や
すことなく、しかも高精度にバンプの表面を平坦化する
ことができ、好適なボンディングが実現できる。また、
開口部を複数個配列することで、バンプと電極との電気
的な接触抵抗を増大させることなく表面が平坦なバンプ
を得ることができる。一方、本発明の製造方法は、単に
開口部の平面寸法をバンプの厚さ寸法よりも小さくし、
他の工程は従来のバンプ製造工程を利用するだけで、表
面が平坦化されたバンプを製造工程を増大することなく
容易に製造することができる。
覆する保護絶縁膜に開設される開口部の平面寸法をバン
プの高さ寸法よりも小さくしているので、メッキ法によ
りバンプを形成する際に、メッキ膜の成長に伴って開口
部による凹部が埋設されることになり、製造工程を増や
すことなく、しかも高精度にバンプの表面を平坦化する
ことができ、好適なボンディングが実現できる。また、
開口部を複数個配列することで、バンプと電極との電気
的な接触抵抗を増大させることなく表面が平坦なバンプ
を得ることができる。一方、本発明の製造方法は、単に
開口部の平面寸法をバンプの厚さ寸法よりも小さくし、
他の工程は従来のバンプ製造工程を利用するだけで、表
面が平坦化されたバンプを製造工程を増大することなく
容易に製造することができる。
【図1】本発明の第1実施例の要部を示す図であり、
(a)は平面図、(b)はそのA−A線に沿う断面図で
ある。
(a)は平面図、(b)はそのA−A線に沿う断面図で
ある。
【図2】本発明におけるバンプのメッキの進行状態を模
式的に示す図である。
式的に示す図である。
【図3】本発明の第2実施例の要部を示す図であり、
(a)は平面図、(b)はそのB−B線断面図である。
(a)は平面図、(b)はそのB−B線断面図である。
【図4】従来の一般的なバンプの断面図である。
【図5】図4のバンプによる不具合を説明するための断
面図である。
面図である。
【図6】従来のバンプにおける表面凹凸を解消するため
の一つの例を示す断面図である。
の一つの例を示す断面図である。
【図7】従来のバンプにおける表面凹凸を解消するため
の他の例を示す断面図である。
の他の例を示す断面図である。
1 半導体基板 3 金属電極 4 保護絶縁膜 5 開口部 6 バリアメタル 7 バンプ(金属突起)
Claims (3)
- 【請求項1】 半導体基板上に形成された電極と、この
電極を被覆する保護絶縁膜と、この保護絶縁膜に開設さ
れて前記電極を露呈させる所要寸法の開口部と、この開
口部を含む前記保護絶縁膜の表面上に形成される金属突
起とを備え、前記開口部の平面寸法は前記金属突起の厚
さ寸法よりも小さくしたことを特徴とする半導体装置。 - 【請求項2】 電極と金属突起の対向面間の保護絶縁膜
に複数個の開口部を配列してなる請求項1の半導体装
置。 - 【請求項3】 半導体基板の表面上に電極を形成する工
程と、この電極を覆う保護絶縁膜を形成する工程と、形
成しようとする金属突起の厚さ寸法よりも小さい平面寸
法の開口部を前記保護絶縁膜に開設して前記電極を露呈
させる工程と、この開口部を含む保護絶縁膜の表面上に
バリアメタルを形成する工程と、金属突起を形成する領
域以外にレジストマスクを形成する工程と、レジストマ
スクを利用してメッキ法により前記バリアメタル上に所
要厚さの金属突起を形成する工程と、前記レジストマス
クを除去し、露呈されたバリアメタルを前記金属突起を
利用して除去する工程とを含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14116793A JPH06333929A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14116793A JPH06333929A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06333929A true JPH06333929A (ja) | 1994-12-02 |
Family
ID=15285698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14116793A Pending JPH06333929A (ja) | 1993-05-21 | 1993-05-21 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06333929A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123320A (ja) * | 2005-10-25 | 2007-05-17 | Seiko Epson Corp | 半導体製造装置の製造方法及び半導体装置 |
JP2007273547A (ja) | 2006-03-30 | 2007-10-18 | Nec Corp | 半導体素子及び半導体装置 |
CN100373583C (zh) * | 2004-06-04 | 2008-03-05 | 精工爱普生株式会社 | 半导体装置的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502514U (ja) * | 1973-05-09 | 1975-01-11 | ||
JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
JPH01233741A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1993
- 1993-05-21 JP JP14116793A patent/JPH06333929A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS502514U (ja) * | 1973-05-09 | 1975-01-11 | ||
JPS621249A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置 |
JPH01233741A (ja) * | 1988-03-15 | 1989-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100373583C (zh) * | 2004-06-04 | 2008-03-05 | 精工爱普生株式会社 | 半导体装置的制造方法 |
JP2007123320A (ja) * | 2005-10-25 | 2007-05-17 | Seiko Epson Corp | 半導体製造装置の製造方法及び半導体装置 |
JP2007273547A (ja) | 2006-03-30 | 2007-10-18 | Nec Corp | 半導体素子及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6867489B1 (en) | Semiconductor die package processable at the wafer level | |
US5403777A (en) | Semiconductor bond pad structure and method | |
JP2001044357A (ja) | 半導体装置およびその製造方法 | |
JPH05121409A (ja) | 集積回路装置用バンプ電極 | |
US4197631A (en) | Method of manufacturing semiconductor components | |
JP2001308123A (ja) | 半導体装置及びその製造方法 | |
JPH06333929A (ja) | 半導体装置及びその製造方法 | |
US3513022A (en) | Method of fabricating semiconductor devices | |
JPH0922912A (ja) | 半導体装置及びその製造方法 | |
JP3629365B2 (ja) | 金属バンプの形成方法 | |
US7851361B2 (en) | Laser ablation to selectively thin wafers/die to lower device RDSON | |
JPS6387762A (ja) | 半導体装置の製造方法 | |
EP0396276A2 (en) | Method of manufacturing semiconductor device | |
JPH09306992A (ja) | 半導体装置およびその製造方法 | |
JP3116469B2 (ja) | バンプ型電極の形成方法及び半導体装置の製造方法 | |
JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
JPH05251450A (ja) | 半導体集積回路装置 | |
JP2001237260A (ja) | 半導体装置 | |
JPS5823940B2 (ja) | 半導体装置の電極形成方法 | |
JPH0629300A (ja) | バンプ電極の電解めっき方法 | |
JPH01251642A (ja) | 半導体装置の製造方法 | |
JPS62281356A (ja) | 半導体装置の製造方法 | |
JPH10163251A (ja) | 半導体装置及びその製造方法 | |
JPS6159747A (ja) | 半導体装置の製造方法 | |
JPH0917792A (ja) | 半導体装置の製造方法 |