JP2001308123A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001308123A
JP2001308123A JP2000117993A JP2000117993A JP2001308123A JP 2001308123 A JP2001308123 A JP 2001308123A JP 2000117993 A JP2000117993 A JP 2000117993A JP 2000117993 A JP2000117993 A JP 2000117993A JP 2001308123 A JP2001308123 A JP 2001308123A
Authority
JP
Japan
Prior art keywords
insulating film
bump electrode
lead
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000117993A
Other languages
English (en)
Other versions
JP3459223B2 (ja
Inventor
Kaname Kobayashi
要 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000117993A priority Critical patent/JP3459223B2/ja
Priority to US09/836,422 priority patent/US6577001B2/en
Publication of JP2001308123A publication Critical patent/JP2001308123A/ja
Priority to US10/385,931 priority patent/US6774027B2/en
Application granted granted Critical
Publication of JP3459223B2 publication Critical patent/JP3459223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】 隣合うリード間、バンプ電極間の不測なショ
ートを防止することができる半導体装置及びその製造方
法を実現する。 【解決手段】 バンプ電極１００の上面において、リー
ド１が配置される壁１０ｂの上面より高さが高い凸部１
０１を、リード１が配置された状態において、リード１
と隣合うような位置に設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関わるもので、特に、テープキャリアパッ
ケージ（以下、ＴＣＰと称する）等のようなバンプ電極
とリードのインナーリード部分とが導電材料を用いて電
気的に接続される半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来におけるバンプ電極とリードのイン
ナーリード部分との斜視図を図１８に示す。図１８に示
されるように、半導体チップ５０の主表面に、配線を介
して半導体チップ５０が搭載する集積回路と電気的に接
続されたバンプ電極１０が複数設けられている。複数の
バンプ電極１０は、図示していないが、半導体チップ５
０の主表面の外周近傍にて整列配置されている。
【０００３】バンプ電極１０の底部には下地としての金
属膜７が設けられている。金属膜７の下であって、バン
プ電極５０の外周における下部には、集積回路を保護す
るための絶縁膜５が設けられている。バンプ電極１０の
上面は、略中央部分がへこんだ凹部１０ａを有する。こ
の凹部１０ａは、後述するパッド電極と絶縁膜５との段
差により生ずるものである。
【０００４】各バンプ電極１０は、その上面の凹部１０
ａを構成する、上面の略中央部分を取り囲む壁１０ｂ上
にて、リード１（インナーリード部分）と電気的に接続
される。この電気的な接続には、導電材料（例えば、ハ
ンダ、スズ、金等）であるメッキ材料を用いて行われ
る。なお、図１８においては、説明上、１つのリードの
みを示している。
【０００５】図１９は、バンプ電極の断面を示す図であ
る。図１９に示されるように、パッド電極１３の外周部
分は絶縁膜５で覆われている。露出しているパッド電極
１３上及び、パッド電極１３の外周上に配置した絶縁膜
５上には、金属膜７が設けられている。この金属膜７上
には、バンプ電極１０が設けられている。このようにし
て設けられたバンプ電極１０の上面に、図示せぬメッキ
材料にてリード１が電気的に接続されることとなる。
【０００６】
【発明が解決しようとする課題】ＴＣＰにおいては、半
導体チップのサイズが小型化するにつれて、複数のリー
ドのリード間ピッチがおよそ４５〜５０μｍ程度とな
り、ファインピッチ化が進められている。これに伴っ
て、複数のバンプ電極間のピッチがおよそ１５〜２０μ
ｍ程度となりつつある。このようなファインピッチ化に
伴い、次のような問題が生じていた。
【０００７】図２０（ａ）〜図２０（ｃ）は、従来の問
題点を示す、バンプ電極１０の断面図である。なお、図
２０の各図において、図１８と同じ構成要素について
は、同じ符号を付けている。
【０００８】まず、図２０（ａ）に示されるように、バ
ンプ電極１０とリード１とを電気的に接続するためのイ
ンナーリードボンディングを行う時、隣合うリード１の
一方が曲がって他方のリード１あるいは他方のリード１
に接続されるべきバンプ電極１０とショートするという
問題があった。
【０００９】また、図２０（ｂ）に示されるように、隣
合う２つのリード１がともに曲がってリード１同士でシ
ョートするという問題があった。
【００１０】また、図２０（ｃ）に示されるように、隣
合うリード１がそれぞれ接続されるべきバンプ電極１０
上に正しく配置されたとしても、メッキ材料１５のはみ
出しや、メッキ材料１５から発生するメッキ突起物によ
り、隣合うリード１同士あるいはバンプ電極１０同士が
ショートするという問題があった。
【００１１】これらの原因は、前述のようにファインピ
ッチ化に基づくものであるとともに、リード１が縦長と
なり、水平方向の厚さがおよそ１０〜２０μｍ程度なた
め、水平方向に曲がり易いこと、バンプ電極１０の上面
における、凹部１０ａを構成する外周近傍の壁１０ｂ上
に配置されるため、インナーリードボンディング時にリ
ード１が曲がり易いこと、インナーリードボンディング
時におけるボンディングツールによる荷重によりメッキ
材料１５がはみ出し易いこと、メッキ材料１５を溶融し
た後に固化させた時、メッキ材料１５の一部がメッキ突
起物となってしまうこと、が上げられる。
【００１２】また、特開平５−２５１４５０号公報にあ
るように、ピン状電極リードという特殊なリードを用い
て、このピン状電極リードをバンプ電極１０の凹部１０
ａ内に設けることも考慮される。しかしながら、上記文
献に開示の技術では、ピン状電極リードという特殊なリ
ードを準備しなければならない。このため、従来のリー
ドを使用することができず、設計等のし直し等で製造コ
ストが高くなることや、従来のリードを使用するプロセ
ス（インナーリードボンディング等）がそのまま使用で
きないため、製造工程の大幅な変更が必要となり、やは
り製造コストが高くなることが避けられない。さらに、
上記文献に開示の技術では、バンプ電極の上面に凹凸を
設けるために、半導体集積回路チップに凹部を設けた
り、バンプ電極上面に対してフォトリソ・エッチング処
理を施したりするため、製造工程が多くなり煩雑となる
ことや製造コストが高くなるといったことも避けられな
い。
【００１３】本発明は、上記問題点を解決し、隣合うリ
ード間、バンプ電極間の不測なショートを防止する半導
体装置及びその製造方法を提供することを目的とする。
【００１４】また、本発明は、製造コストが高くなるこ
とや、製造工程が煩雑になることを低減することを他の
目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に本発明が講じた手段は、半導体チップの主表面に、リ
ードと電気的に接続されるバンプ電極を有する半導体装
置において、バンプ電極の上面には、上面における外周
近傍に少なくとも１つの凸部を有し、リードは、水平方
向にて、凸部と隣合うように上面を横切るように配置さ
れるようにしたものである。
【００１６】このようにすることで、凸部によって、リ
ードの曲りや、メッキ材料、メッキ突起物により、隣合
うリードやバンプ電極とショートすることを制限するこ
とができ、上記課題を解決することができる。
【００１７】さらに、上記課題を解決するために本発明
が講じた手段は、半導体チップの主表面に、リードと電
気的に接続されるバンプ電極を有する半導体装置の製造
方法において、主表面上にパッド電極を設ける工程と、
パッド電極の外周を覆う第１の絶縁膜を設ける工程と、
パッド電極の外周の一部における第１の絶縁膜上に第２
の絶縁膜を設ける工程と、パッド電極上及び、パッド電
極の外周を覆う第１と第２の絶縁膜上に金属膜を設ける
工程と、金属膜上にバンプ電極を設ける工程と、を有す
るようにしたものである。
【００１８】このようにすることで、製造工程の煩雑さ
や増加を極力低減して、バンプ電極の外周近傍に凸部を
設けることができる。
【００１９】さらに、上記課題を解決するために本発明
が講じた手段は、半導体チップの主表面に、リードと電
気的に接続されるバンプ電極を有する半導体装置の製造
方法において、バンプ電極を設けた後、リードを接続す
る前に、形付け手段を用いてバンプ電極の上面の外周近
傍部分を、リードが載置されるべき上面の中央部分より
高くなるように加工するようにしたものである。
【００２０】このようにすることで、形付け手段によ
り、バンプ電極上面を容易に加工することができるの
で、さらに、製造工程の煩雑さや増加を極力低減するこ
とができる。
【００２１】さらに、上記課題を解決するために本発明
が講じた手段は、半導体チップの主表面に、リードと電
気的に接続されるバンプ電極を有する半導体装置の製造
方法において、バンプ電極を設けた後、リードとこのリ
ードと接続されるべきバンプ電極とを、隣合う他のバン
プ電極と仕切られた状態で、電気的な接続がなされるよ
うにしたものである。
【００２２】このようにすることで、リードの接続時に
おいて、隣合うバンプ電極間は仕切られるので、従来と
同様なバンプ電極であっても、リードの曲りやメッキ突
起物が隣合うリードやバンプ電極とショートすることを
防止することができる。
【００２３】また、本発明においては、さらに凸部の形
状等を工夫することにより、種々の効果を得られるよう
にしているものである。
【００２４】
【発明の実施の形態】本発明の半導体装置についてを、
図面を用いて以下に詳細に説明する。図１は、本発明の
第１の実施の形態における半導体装置を示す斜視図であ
る。なお、図１において、図１８と同じ構成要素につい
ては同じ符号を付している。なお、図１においては、本
発明の第１の実施の形態における半導体装置のバンプ電
極の特徴を明確にするため、一方のバンプ電極上には、
リード１を配置していない状態を示している。
【００２５】図１において、金（Ａｕ）や銅（Ｃｕ）等
からなるバンプ電極１００の上面には、凹部１０ａが設
けられているとともに、凸部１０１が設けられている。
この凸部１０１は、リード１が載置されるべき、従来設
けられていた壁１０ｂの上面よりも高さが高くなるよう
にしている。また、図１に示されるように、凸部１０１
は、リード１がバンプ電極１００上に載置された状態に
おいては、水平方向（図中のＸ方向）において、リード
１と隣合うような位置に設けられている。
【００２６】バンプ電極１００の底部には、下地として
の金属膜７が設けられている。この金属膜７は、チタン
（Ｔｉ）膜、白金（Ｐｔ）膜、ニッケル（Ｎｉ）膜、ク
ロム（Ｃｒ）膜、パラジウム（Ｐｄ）膜を順次積層して
なる積層膜である。
【００２７】金属膜７の下であって、バンプ電極１００
の外周の一部、つまり、凸部１０１に応じた下部には、
集積回路を保護するための絶縁膜１０５が設けられてい
る。また、後述するが、絶縁膜１０５の下、及びバンプ
電極１００の外周全体には図示せぬ、集積回路を保護す
るための絶縁膜５が設けられている。この絶縁膜５の外
周部分が覆われるように、図示せぬパッド電極１３が、
半導体チップ上に設けられた絶縁膜３上に設けられてい
る。パッド電極１３は、絶縁膜３に設けたスルーホール
を介して、配線により、半導体チップに搭載された集積
回路と電気的に接続されることとなる。パッド電極１３
は、例えばアルミニウムからなるものである。
【００２８】図２（ａ）と図２（ｂ）は、本発明の第１
の実施の形態におけるバンプ電極１００の断面図であ
る。図２（ａ）は、図１におけるＸ方向に切った断面を
示し、図２（ｂ）は、図１におけるＺ方向に切った断面
を示す。
【００２９】図２（ａ）及び図２（ｂ）に示されるよう
に、絶縁膜３上に、この絶縁膜３に設けられた図示せぬ
スルーホールを介して集積回路と電気的に接続されるパ
ッド電極１３が配置されている。また、パッド電極１３
の外周部分を覆うように、絶縁膜５が設けられている。
絶縁膜５は、パッド電極１３の外周部分上から、絶縁膜
１３上に延在するように設けられている。
【００３０】さらに、図２（ａ）に示されるように、パ
ッド電極１３の外周部分上から絶縁膜１３上に延在する
絶縁膜５上には、絶縁膜１０５が設けられている。つま
り、凸部１０１のある位置に対応した、バンプ電極１０
０の下方には、絶縁膜１０５が設けられている。ただ
し、図２（ｂ）に示されるように、凸部１０１のない位
置に対応した、バンプ電極１００の下方には、絶縁膜１
０５が設けられていない。このため、パッド電極１３の
外周部分においては、絶縁膜５のみで覆われた部分と、
絶縁膜５及び絶縁膜１０５で覆われた部分とがある。
【００３１】金属膜７は、絶縁膜５や絶縁膜１０５で覆
われていない、パッド電極１３の略中央部分上と、パッ
ド電極１３の外周部分上に配置された絶縁膜５上並びに
絶縁膜１０５上に設けられている。さらに、バンプ電極
１００は、この金属膜７上に設けられている。
【００３２】図２（ａ）と図２（ｂ）から分かるよう
に、絶縁膜１０５を設けたことで生ずる、パッド電極１
３の外周部分での段差に応じて、凸部１０１が設けられ
ることとなる。リード１はこの凸部１０１と隣合うよう
にして、バンプ電極１００の上面に配置されることで、
隣合うリードやバンプ電極とのショートを防止すること
ができることとなる。これを図面を用いて以下に説明す
る。
【００３３】図３（ａ）及び図３（ｂ）は、本発明の第
１の実施の形態における半導体装置の効果を説明するた
めの図である。２つの図は、いずれもリード１が接続さ
れた状態である。図３（ａ）は、図１のＺ方向から見た
バンプ電極の断面図であり、図３（ｂ）は図１のＹ方向
から見たバンプ電極の上面図である。
【００３４】図３（ａ）及び図３（ｂ）に示されるよう
に、リード１は凸部１０１と隣合うように配置されるこ
とにより、リード１が、隣合うリードの方向（図面にお
ける水平方向）へ曲がることを、凸部１０１により抑制
されることとなる。また、ハンダ、スズ、金等のメッキ
材料１５も、凸部１０１により、凹部１０ａ方向、つま
り、接続されるべきリード１の方向へ広がるため、リー
ド１とバンプ電極１００との密着力が向上することも期
待できる。さらに、メッキ材料１５から発生するメッキ
突起物も、凸部１０１により、隣合うバンプ電極の方向
へ延びることが抑制できる。このため、バンプ電極間ピ
ッチをさらに短くすることができ、さらなるファインピ
ッチに寄与することができる。
【００３５】このように、本発明の第１の実施の形態に
おける半導体装置のバンプ電極を用いることで、インナ
ーリードボンディング時におけるリード間やバンプ電極
間のショートを防止することができる。
【００３６】図１〜図３においては、バンプ電極１００
の上面に配置されるリード１を挟むように凸部１０１を
２つ設けている。このような構成とすれば、両隣りに対
して、上記のような効果を期待できる。ただし、隣合う
バンプ電極が１つしかないような場合（例えば、整列配
置されるバンプ電極の両端に位置するバンプ電極）に
は、隣合うバンプ電極が配置される側にのみ凸部１０１
を設けるようにしてもよい。
【００３７】次に、本発明の第１の実施の形態における
半導体装置の製造方法についてを説明する。図４〜図７
は、本発明の第１の実施の形態における半導体装置の製
造方法を示す図である。図４（ａ）、図５（ａ）、図６
（ａ）、図７（ａ）は、図１のＸ方向で切った断面に相
当し、図４（ｂ）、図５（ｂ）、図６（ｂ）、図７
（ｂ）は、図１のＹ方向から見た上面図に相当し、図４
（ｃ）、図５（ｃ）は、図１のＺ方向で切った断面に相
当する。
【００３８】まず、図４に示すように、半導体チップ上
に設けられた絶縁膜３上には、パッド電極１３が設けら
れている。この状態の半導体チップの主表面に、絶縁膜
５を設ける。絶縁膜５は、まず、パッド電極１３上を完
全に覆うように設ける。その後、パッド電極１３の略中
央部分を露出するように、絶縁膜５に開孔を設ける。こ
の開孔は、パッド電極１３より小さいサイズとなるマス
クパターンを用いてホトリソ、エッチングにより設ける
ことができる。この結果、絶縁膜５は、パッド電極１３
の外周部分を覆うように設けられることとなる。つま
り、図４（ｂ）に示されるように、パッド電極１３の略
中央部分のみが露出した状態となる。また、絶縁膜５に
は、パッド電極１３と絶縁膜３との高さに違いによる段
差が形成される。
【００３９】次に、図５に示すように、絶縁膜５上に、
この絶縁膜５より厚い絶縁膜１０５を設ける。この絶縁
膜１０５はどのようなものでもよいが、絶縁膜１０５と
同じ材質のものとすると、絶縁膜同士の密着性の良さ及
び絶縁膜１０５の形成条件が絶縁膜５と同様となるの
で、この点で煩雑さがない。また、絶縁膜５と絶縁膜１
０５とを別の材質（異なるエッチング条件にてエッチン
グされるもの）としておくと、開孔を設けるための絶縁
膜１０５のエッチングの際、パッド電極１３の外周上に
残すべき絶縁膜５を確実に残すことができることができ
る。なお、絶縁膜１０５の厚さは、後に凸部１０１の高
さに寄与するものであるため、凸部１０１として欲する
高さに応じた厚さとしておく。
【００４０】絶縁膜１０５は、まず、絶縁膜５上及び露
出しているパッド電極１３上を完全に覆うように設け
る。その後、パッド電極１３の略中央部分及び、凸部１
０１を設けるべき部分以外の領域の絶縁膜５が露出する
ように、絶縁膜１０５に開孔を設ける。この開孔は、図
５（ａ）中の水平方向においては、絶縁膜５と同じ幅の
開孔となり、図５（ｃ）中の水平方向においては、パッ
ド電極１３と同じあるいはそれより大きい幅の開孔とな
るようになマスクパターンを用いてホトリソ、エッチン
グにより設ける。図５（ｃ）においては、開孔の幅が、
パッド電極１３より大きい幅となるようにしたものであ
る。この結果、絶縁膜１０５は、パッド電極１３の外周
部分の一部を覆うように設けられることとなる。つま
り、図５（ｂ）に示されるように、パッド電極１３の略
中央部分のみが露出し、パッド電極１３の外周上に配置
された絶縁膜５の一部が露出した状態となる。つまり、
パッド電極１３の外周上の絶縁膜の厚さが、位置によっ
て異なるようになっている。また、絶縁膜１０５には、
絶縁膜５の段差に応じた段差が形成される。
【００４１】次に、図６に示すように、露出しているパ
ッド電極１３上、絶縁膜５上、並びに絶縁膜１０５上の
全面に金属膜７（パターニングされる前の金属膜である
が、同じ符号を付している）を設ける。この金属膜７
は、スパッタ法等を用いて、前述のような複数の膜を順
次設けていくものである。
【００４２】次に、図７に示すように、感光性樹脂膜１
２１を、金属膜７上に設けて、さらに、感光性樹脂膜１
２１に設けた開孔内にバンプ電極１００を設ける。感光
性樹脂膜１２１は、まず、金属膜７上全面に設けた後、
開孔が設けられる。この開孔は、バンプ電極１００を設
ける予定領域に相当する部分である。図７（ｂ）に示す
ように、この開孔は、図７（ｂ）中の垂直方向並びに水
平方向ともに、先の絶縁膜１０５に設けた開孔より大き
く、パッド電極１３の大きさより小さいサイズとする。
つまり、パッド電極１３の略中央部分とこの略中央部分
の周囲にある絶縁膜５，１０５が露出した状態となる。
【００４３】その後、金属膜７を共通電極として、金や
銅のメッキ材料を電着させることにより、この開孔内に
バンプ電極１００を設ける。上述のように、バンプ電極
１００が設けられる開孔には、絶縁膜５，１０５が露出
していたため、これら絶縁膜による段差に基づき、バン
プ電極１００の上面に、図１に示すような、パッド電極
１３の表面から絶縁膜５の厚さ分の高さに応じた凹部１
０ａや、パッド電極１３の表面から絶縁膜５と絶縁膜１
０５との厚さ分の高さに応じた凸部１０１を有するバン
プ電極１００の形状を得ることができる。
【００４４】この後、アセトンのような除去溶剤にて感
光性樹脂膜１２１を溶解除去し、さらに、バンプ電極１
００の底部以外の金属膜７をエッチング除去する。この
結果、金属膜５により電気的に接続された状態から、各
々が独立して、図１のような複数のバンプ電極１００を
設けることができる。
【００４５】このように、本発明の第１の実施の形態に
おける半導体装置の製造方法においては、絶縁膜１０５
を設けて、この絶縁膜１０５に設ける開孔のサイズを上
述のように設定することで、図１のような形状のバンプ
電極１００を得ることが容易にできる。このため、製造
工程の増加や煩雑になることがなく、製造コストが高く
なることも低減できる。
【００４６】次に、本発明の第２の実施の形態における
半導体装置についてを、図面を用いて以下に説明する。
図８は、本発明の第２の実施の形態における半導体装置
を示す斜視図である。なお、図８において、図１と同じ
構成要素については同じ符号を付けている。
【００４７】図８においては、バンプ電極２００の上面
に設けられた凸部２０１の形状を、図１の凸部１０１と
は異ならせている。つまり、バンプ電極２０１の上面に
隣接する側の、凸部２０１の側面を傾斜させて、傾斜面
としている。なお、凹部２０ａは、図１の凹部１０ａに
相当するものであり、壁２０ｂは、図１の壁１０ｂに相
当するものである。なお、図８におけるその他の構成
は、図１と同様である。図９に、バンプ電極２００の詳
しい構成を示す。図９（ａ）は、図８におけるＸ方向に
切った断面図であり、図９（ｂ）は、図８におけるＹ方
向から見た上面図であり、図９（ｃ）は、図８における
Ｚ方向に切った断面図である。
【００４８】図９（ｃ）に示されるように、Ｚ方向の断
面でみると、凹部２０ａを構成する壁２０ｂの側面が傾
斜状となっているのがわかる。また、図９（ａ）に示さ
れるように、凸部２０１の側面が傾斜状となっている。
この凸部２０１の頂点の高さは、壁２０ｂの上面より高
い。
【００４９】このように構成することで、本発明の第２
の実施の形態における半導体装置のバンプ電極２００
は、凸部２０ａにより、第１の実施の形態の半導体装置
のバンプ電極１００と同様な効果を得ることができる。
さらに、バンプ電極２００は、次のような効果も得るこ
とができる。図１０は、本発明の第１の実施の形態にお
ける半導体装置の効果を説明するための図であり、図８
のＺ方向から見たバンプ電極２００の断面図である。
【００５０】図１０に示すように、メッキ材料１５に
て、バンプ電極２００の上面にリード１をインナーリー
ドボンディングする際、リード１が点線で示す位置に曲
げられていたとしても、図中の上方から下方への荷重を
かけた時に、凸部２０１の傾斜面に沿って矢印Ｖの方向
へ移動させることができ、所望の位置、つまり、壁２０
ｂの上面までリード１を移動させることができる。よっ
て、リード１の曲りを矯正することができるので、隣接
するリードやバンプ電極とのショートをより確実に防止
することができる。また、凸部２０１が傾斜状となって
いるため、図１のバンプ電極１００と同じ幅（特に、図
８中におけるＸ方向の幅）のままで、リード１が、壁２
０ｂの上面に配置され易いように、バンプ電極２００上
面全体としての凹形状を広げることができるので、メッ
キ材料１５からのメッキ突起物が発生し難くすることが
できる。よって、さらなるファインピッチ化がより安定
して期待できる。
【００５１】次に、本発明の第２の実施の形態における
半導体装置の製造方法についてを説明する。図１１〜図
１４は、本発明の第２の実施の形態における半導体装置
の製造方法を示す図である。図１１（ａ）、図１２
（ａ）、図１３（ａ）、図１４（ａ）は、図８のＸ方向
で切った断面に相当し、図１１（ｂ）、図１２（ｂ）、
図１３（ｂ）、図１４（ｂ）は、図８のＹ方向から見た
上面図に相当し、図１１（ｃ）、図１２（ｃ）は、図８
のＺ方向で切った断面に相当する。なお、図４〜図７に
示した製造方法との違いを中心に説明する。図１１〜図
１４は、それぞれ図４〜図７に対応している。よって、
図１１〜図１４にて、特に説明していない点について
は、それぞれ図４〜図７の製造方法と同じと考慮して差
し支えない。
【００５２】まず、図１１に示すように、半導体チップ
上に設けられた絶縁膜３上には、パッド電極１３が設け
られている。この状態の半導体チップの主表面に、絶縁
膜５を設ける。絶縁膜５は、まず、パッド電極１３上を
完全に覆うように設ける。その後、パッド電極１３の略
中央部分を露出するように、絶縁膜５に開孔を設ける。
この開孔は、パッド電極１３より小さいサイズとなるマ
スクパターンを用いてホトリソ、エッチングにより設け
ることができる。このエッチングは、図１１（ａ）、図
１１（ｃ）に示すように、開孔を形成する絶縁膜５の角
部がエッチングされて、傾斜状になるようにしている。
この結果、絶縁膜５は、パッド電極１３の外周部分を覆
うように設けられることとなる。つまり、図１１（ｂ）
に示されるように、パッド電極１３の略中央部分のみが
露出した状態となる。また、絶縁膜５には、パッド電極
１３と絶縁膜３との高さに違いによる段差が形成され
る。
【００５３】次に、図１２に示すように、絶縁膜５上
に、この絶縁膜５より厚い絶縁膜１０５を設ける。絶縁
膜１０５は、まず、絶縁膜５上及び露出しているパッド
電極１３上を完全に覆うように設ける。その後、パッド
電極１３の略中央部分及び、凸部２０１を設けるべき部
分以外の領域の絶縁膜５が露出するように、絶縁膜１０
５に開孔を設ける。この開孔は、図１２（ａ）中の水平
方向においては、絶縁膜５と同じ程度の幅の開孔とな
り、図１２（ｃ）中の水平方向においては、パッド電極
１３と同じあるいはそれより大きい幅の開孔となるよう
になマスクパターンを用いてホトリソ、エッチングによ
り設ける。このエッチングは、図１１における絶縁膜５
のエッチングと同様に、図１２（ａ）、図１２（ｃ）に
示すように、開孔を形成する絶縁膜１０５の角部がエッ
チングされて、傾斜状になるようにしている。図１２
（ｃ）においても、図中の水平方向における開孔の幅
が、パッド電極１３より大きい幅となるようにしてい
る。この結果、絶縁膜１０５は、パッド電極１３の外周
部分の一部を覆うように設けられることとなる。つま
り、図１２（ｂ）に示されるように、パッド電極１３の
略中央部分のみが露出し、パッド電極１３の外周上に配
置された絶縁膜５の一部が露出した状態となる。つま
り、パッド電極１３の外周上の絶縁膜の厚さが、位置に
よっては異なるようになっている。また、絶縁膜１０５
には、絶縁膜５の段差に応じた段差が形成される。
【００５４】次に、図１３に示すように、露出している
パッド電極１３上、絶縁膜５上、並びに絶縁膜１０５上
に金属膜７（パターニングされる前の金属膜であるが、
同じ符号を付している）を設ける。
【００５５】次に、図１４に示すように、感光性樹脂膜
１２１を、金属膜７上に設けて、さらに、感光性樹脂膜
１２１に設けた開孔内にバンプ電極２００を設ける。感
光性樹脂膜１２１に設ける開孔のサイズは、図７の説明
のものと同様である。
【００５６】この後、アセトンのような除去溶剤にて感
光性樹脂膜１２１を溶解除去し、さらに、バンプ電極２
００の底部以外の金属膜７をエッチング除去する。この
結果、金属膜５により電気的に接続された状態から、各
々が独立して、図８のような複数のバンプ電極２００を
設けることができる。
【００５７】このように、本発明の第２の実施の形態に
おける半導体装置においても、第１の実施の形態と同様
に、絶縁膜１０５を設けることで、凸部２０１を容易に
設けることができる。また、絶縁膜５，１０５にそれぞ
れ開孔を設ける際のエッチング時に、エッチングされた
絶縁膜５，１０５の側面が傾斜状となるようにすること
で、これに応じて凸部２０１の側面を傾斜状とすること
ができる。このように、第２の実施の形態における半導
体装置は、第１の実施の形態における半導体装置の製造
方法と絶縁膜５，１０５のエッチングの条件が変わる程
度で、その他を変えることなく実現できる。よって、第
２の実施の形態における半導体装置の製造方法は、第１
の実施の形態に対して、製造工程数を変えることなく実
現できるため、第１の実施の形態における半導体装置の
製造方法と同様な効果を得られることができる。
【００５８】なお、第２の実施の形態における半導体装
置の製造方法において、図１１に示されるように、絶縁
膜５に開孔を設ける際にも、絶縁膜５の側面を傾斜状と
している。凸部２０１の側面の傾斜状に寄与するのは、
絶縁膜１０５の側面の傾斜であることからすれば、絶縁
膜５に対しては、図４のような、略垂直な側面として
も、第２の実施の形態における効果は得ることができ
る。ただし、絶縁膜５と絶縁膜１０５とでエッチング条
件や種類が異なるものにしなければならないことや、壁
２０ｂの側面にも傾斜を持たせて、メッキ材料１５にお
けるメッキ突起物の発生等をより低減することを期待す
ることから、図１１においても絶縁膜５の側面を傾斜状
としてているものである。
【００５９】次に、本発明の第３の実施の形態における
半導体装置についてを、図面を用いて以下に説明する。
図１５は、本発明の第３の実施の形態における半導体装
置を示す図である。図１５（ａ）は斜視図であり、図１
５（ｂ）は、Ｚ方向から見たバンプ電極の断面図であ
る。なお、図１５において、図１あるいは図８と同じ構
成要素については同じ符号を付けている。
【００６０】図１５に示されるように、第３の実施の形
態における半導体装置のバンプ電極３００の底部には、
絶縁膜１０５は設けられていない。また、バンプ電極３
００の上面には、図８の凸部２０１のように、側面が傾
斜状となっている凸部３０１と、バンプ電極３００の上
面における、凸部３０１が設けられていない略中央領域
とその周辺領域には、図１５のＺ方向に延在する凸部分
と凹部分が複数交互に形成された凹凸面３０２を有す
る。この凹凸面３０２も、それぞれの側面が傾斜状とな
っている。また、凹凸面３０２の凸部分の高さは、凸部
３０１の高さより低いものとしている。図１５における
その他の構成要素は、図１あるいは図８と同様である。
【００６１】このように、第３の実施の形態における半
導体装置においては、バンプ電極３００において、バン
プ電極２００の凸部２０１と同様な凸部３０１を設ける
ことにより、第２の実施の形態の半導体装置と同様な効
果を得ることができる。また、第３の実施の形態におい
ては、凹凸部３０２を設けて、バンプ電極３００の上面
におけるリード１の配置部分を荒くしているので、メッ
キ材料１５によるリード１とバンプ電極３００との密着
性をより向上させることができる。
【００６２】なお、図１５においては、凹凸面３０２の
凸部分、凹部分それぞれが、側面に傾斜を有し、図中の
Ｚ方向へ延在するものとしているが、これに限らず、バ
ンプ電極３００の上面におけるリード１の配置部分を荒
くするものであれば、他の形状であってもよい。
【００６３】次に、第３の実施の形態における半導体装
置のバンプ電極３００の製造方法についてを説明する。
バンプ電極３００を設けるにあたっては、途中までは、
図４〜図７に説明した製造工程において、絶縁膜１０５
を設ける工程を削除したものと同様である。つまり、図
４の工程を施した後、図６、図７の工程を行うこととな
る。このため、パッド電極１３の外周を覆う絶縁膜は、
絶縁膜５のみとなり、金属膜７も絶縁膜５上に設けられ
ることとなる。図７の工程の後、感光性樹脂膜１２１
と、金属膜７を除去することで、図１８に示すような従
来と同様な上面形状を有するバンプ電極１０が得られ
る。
【００６４】第３の実施の形態においては、このように
して設けられたバンプ電極１０の上面に、形付け手段と
してのツールを熱圧着する工程を有する。図１６は第３
の実施の形態にて用いられるツールを示す図である。図
１６（ａ）は、ツールの主要部を上面から見た図であ
り、図１６（ｂ）は、ツールの主要部を側面から見た図
であり、図１６（ｃ）は、図１６（ｂ）のＦ部分で示す
丸内における、ツールの主要部におけるバンプ電極との
当接部の拡大図である。
【００６５】図１６（ａ）に示されるように、ツール４
５０には、半導体チップ５０上に設けられた従来と同様
なバンプ電極１０それぞれに対応した複数の当接部４５
１が、ツール４５０の本体から延出している。ツール４
５０とバンプ電極１０が設けられている半導体チップ５
０の主表面とが対向するように配置し、図１６（ｂ）の
矢印の方向にツール４５０を移動して、当接部４５１を
バンプ電極１０の上面に熱圧着する。ここで、当接部４
５１における、バンプ電極１０の上面と当接する部分
は、図１６（ｃ）に示すように、角部に傾斜面４５３を
有し、略中央部分には凹凸加工部４５５を有している。
このため、バンプ電極１０の上面にツール４５０の当接
部を熱圧着することで、上面が、傾斜面４５３の傾斜に
応じた側面を有する凸部３０１と、凹凸加工部４５５の
形状に応じた凹凸面３０２とが設けられたバンプ電極３
００を得ることができる。
【００６６】このように、第３の実施の形態における半
導体装置のバンプ電極３００は、図１８に示すような従
来のバンプ電極１０を設けた後に、ツール４５０にて、
バンプ電極１０の上面を加工するものである。このた
め、ツール４５０を準備する必要が生ずるが、絶縁膜１
０５を設けるための工程や、この絶縁膜１０５に開孔を
設けるための工程が不要となるので、その分、上記第１
と第２の実施の形態における半導体装置の製造方法に比
べて、製造工程が少なくなり、煩雑さと製造コストとを
低減できる。また、ツール４５０さえ準備すれば、従来
と同様な製造プロセスにて設けられたバンプ電極１０に
対しても適用することができるので、汎用性が高い。
【００６７】次に、第４の実施の形態における半導体装
置の製造方法についてを、図面を用いて以下に説明す
る。第４の実施の形態においては、バンプ電極の形状
は、図１８に示すような従来のバンプ電極１０と同様で
ある。第４の実施の形態で特徴となるのは、インナーリ
ードボンディング時におけるバンプ電極１０とこのバン
プ電極１０と電気的に接続されるべきリード１とが隣合
うバンプ電極１０と仕切られた状態にて、ボンディング
が施されることである。図１７は、第４の実施の形態に
おける半導体装置の製造方法に用いられるボンディング
ツールの図である。図１７（ａ）は、ボンディングツー
ルの主要部を上面から見た図であり、図１７（ｂ）は、
ボンディングツールの主要部を側面から見た図である。
【００６８】図１７（ａ）に示すように、ボンディング
ツール５５０には、半導体チップ５０上のバンプ電極１
０と対応する部分に、半導体チップ５０に設けられたバ
ンプ電極１０が十分入り込める程度の大きさを有する複
数の溝部５５３が設けられている。各溝部５５３の間に
は、仕切り部５５５がある。
【００６９】このようなボンディングツール５５０を用
いて、メッキ材料１５により、バンプ電極１０とリード
１とを電気的に接続、つまり、インナーリードボンディ
ングする際、ツール５５０とバンプ電極１０が設けられ
ている半導体チップ５０の主表面とが対向するように配
置し、図１７（ｂ）の矢印の方向にツール５５０を移動
して、リード１をバンプ電極１０の上面に熱圧着する。
この時、各バンプ電極１０とリード１とは、ボンディン
グツール５５０に設けられた、それぞれ対応する溝部５
５３内に取り込まれることとなる。つまり、インナーリ
ードボンディング時においては、個々のバンプ電極１０
とリード１とが仕切り部５５５にて仕切られた状態とな
る。なお、仕切り部５５５を設けている関係上、複数の
バンプ電極１０間のピッチは、仕切り部５５５が入り込
める程度の距離が必要である。
【００７０】このように、第４の実施の形態において
は、ボンディングツール５５０を用いて、バンプ電極１
０とリード１とを、隣合うバンプ電極１０やリード1か
ら仕切られた状態として、インナーリードボンディング
を施すことができる。このため、リード１の曲りやメッ
キ材料１５のはみ出し、メッキ突起物の発生といったこ
とにより、隣合うリード１やバンプ電極１０とショート
することを防止することができる。また、仕切り部５５
５により、メッキ突起物が発生しても、隣合うリード１
やバンプ電極１０まで延びることがないので、インナー
リードボンディング時に、ボンディングツール５５０に
て、充分な荷重を加えることができるので、従来のバン
プ電極１０と同様な形状であっても、リード１との密着
性を向上することができ、高品質化を図れる。また、ボ
ンディングツール５５０を準備する必要はあるが、従来
のバンプ電極１０を用いることができるので、第１及び
第２の実施の形態のような製造工程の増加や、第３の実
施の形態のような、バンプ電極１０の上面の加工といっ
た工程の増加がない。この結果、製造コストの低減や製
造工程の煩雑さがより低減できる。
【００７１】以上、本発明の半導体装置及びその製造方
法についてを、図面を用いて詳細に説明した。本発明の
半導体装置及びその製造方法については、上記実施の形
態として説明したものに限定されず、種々の変更が可能
である。
【００７２】例えば、第１及び第２の実施の形態におけ
るバンプ電極１００，２００の上面の形状を、第３の実
施の形態にて用いたツールにて、その当接部４５１の形
状を変えることにより、実現することもできる。
【００７３】また、より確実性を求めるなら、第１〜第
３の実施の形態におけるバンプ電極１００，２００，３
００に対して、第４の実施の形態におけるボンディング
ツール５５０を用いて、インナーリードボンディングを
施すようにしてもよい。
【００７４】
【発明の効果】以上のように、本発明の半導体装置及び
その製造方法によれば、隣合うリード間、バンプ電極間
の不測なショートを防止することができる。
【００７５】また、本発明の半導体装置及びその製造方
法によれば、製造コストが高くなることや、製造工程が
煩雑になることを低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における半導体装置
を示す斜視図である。
【図２】本発明の第１の実施の形態におけるバンプ電極
１００の断面図である。図２（ａ）は、図１におけるＸ
方向に切った断面を示し、図２（ｂ）は、図１における
Ｚ方向に切った断面を示す。
【図３】本発明の第１の実施の形態における半導体装置
の効果を説明するための図である。図３（ａ）は、図１
におけるＺ方向から切ったバンプ電極の断面図であり、
図３（ｂ）は図１におけるＹ方向から見たバンプ電極の
上面図である。
【図４】本発明の第１の実施の形態における半導体装置
の製造方法を示す図である。図４（ａ）は、図１のＸ方
向で切った断面に相当し、図４（ｂ）は、図１のＹ方向
から見た上面図に相当し、図４（ｃ）は、図１のＺ方向
で切った断面に相当するものである。
【図５】本発明の第１の実施の形態における半導体装置
の製造方法を示す図である。図５（ａ）は、図１のＸ方
向で切った断面に相当し、図５（ｂ）は、図１のＹ方向
から見た上面図に相当し、図５（ｃ）は、図１のＺ方向
で切った断面に相当するものである。
【図６】本発明の第１の実施の形態における半導体装置
の製造方法を示す図である。図６（ａ）は、図１のＸ方
向で切った断面に相当し、図６（ｂ）は、図１のＹ方向
から見た上面図に相当するものである。
【図７】本発明の第１の実施の形態における半導体装置
の製造方法を示す図である。図７（ａ）は、図１のＸ方
向で切った断面に相当し、図７（ｂ）は、図１のＹ方向
から見た上面図に相当するものである。
【図８】本発明の第２の実施の形態における半導体装置
を示す斜視図である。
【図９】本発明の第２の実施の形態におけるバンプ電極
２００の断面図である。図９（ａ）は、図８におけるＸ
方向に切った断面を示し、図９（ｂ）は、図８における
Ｙ方向から見たバンプ電極２００の上面図を示し、図９
（ｃ）は、図８におけるＺ方向に切った断面を示す。
【図１０】本発明の第２の実施の形態における半導体装
置の効果を説明するための図である。
【図１１】本発明の第２の実施の形態における半導体装
置の製造方法を示す図である。図１２（ａ）は、図８の
Ｘ方向で切った断面に相当し、図１１（ｂ）は、図８の
Ｙ方向から見た上面図に相当し、図１１（ｃ）は、図８
のＺ方向で切った断面に相当するものである。
【図１２】本発明の第２の実施の形態における半導体装
置の製造方法を示す図である。図１２（ａ）は、図８の
Ｘ方向で切った断面に相当し、図１２（ｂ）は、図８の
Ｙ方向から見た上面図に相当し、図１２（ｃ）は、図８
のＺ方向で切った断面に相当するものである。
【図１３】本発明の第２の実施の形態における半導体装
置の製造方法を示す図である。図１３（ａ）は、図８の
Ｘ方向で切った断面に相当し、図１３（ｂ）は、図８の
Ｙ方向から見た上面図に相当するものである。
【図１４】本発明の第２の実施の形態における半導体装
置の製造方法を示す図である。図１４（ａ）は、図８の
Ｘ方向で切った断面に相当し、図１４（ｂ）は、図８の
Ｙ方向から見た上面図に相当するものである。
【図１５】本発明の第３の実施の形態における半導体装
置を示す図である。図１５（ａ）は斜視図であり、図１
５（ｂ）は、Ｚ方向から見た断面図である。
【図１６】第３の実施の形態にて用いられるツールを示
す図である。図１６（ａ）は、ツールの主要部を上面か
ら見た図であり、図１６（ｂ）は、ツールの主要部を側
面から見た図であり、図１６（ｃ）は、ツールの主要部
におけるバンプ電極との当接部の拡大図である。
【図１７】第４の実施の形態における半導体装置の製造
方法に用いられるボンディングツールの図である。図１
７（ａ）は、ボンディングツールの主要部を上面から見
た図であり、図１７（ｂ）は、ボンディングツールの主
要部を側面から見た図である。
【図１８】従来におけるバンプ電極とリードのインナー
リード部分とを示す斜視図である。
【図１９】従来のバンプ電極の断面を示す図である。
【図２０】従来の問題点を示す、バンプ電極の断面図で
ある。
【符号の説明】
１ リード ３ 絶縁膜 ５ 絶縁膜 ７ 金属膜 １０、１００，２００，３００ バンプ電極 １３ パッド電極 １５ メッキ材料 ５０ 半導体チップ １０１、２０１，３０１ 凸部 １０５ 絶縁膜 １２１ 感光性樹脂膜 ３０２ 凹凸面 ４５０ ツール ５５０ ボンディングツール

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの主表面に、リードと電気
    的に接続されるバンプ電極を有する半導体装置におい
    て、 前記バンプ電極の上面には、該上面における外周近傍に
    少なくとも１つの凸部を有し、前記リードは、水平方向
    にて、該凸部と隣合うように前記上面を横切るように配
    置されることを特徴とする半導体装置。
  2. 【請求項２】 前記凸部は２つ設けられ、該２つの凸部
    は対向するように配置され、前記リードは、該２つの凸
    部に挟まれるように配置されていることを特徴とする請
    求項１記載の半導体装置。
  3. 【請求項３】 前記凸部における、前記上面と隣接する
    側面は傾斜を有することを特徴とする請求項１または請
    求項２記載の半導体装置。
  4. 【請求項４】 前記上面には前記凸部より高さが低い凹
    凸を有することを特徴とする請求項１〜請求項３のいず
    れか１つに記載の半導体装置。
  5. 【請求項５】 半導体チップの主表面に、リードと電気
    的に接続されるバンプ電極を有する半導体装置の製造方
    法において、 前記主表面上にパッド電極を設ける工程と、 前記パッド電極の外周を覆う第１の絶縁膜を設ける工程
    と、 前記パッド電極の外周の一部における前記第１の絶縁膜
    上に第２の絶縁膜を設ける工程と、 前記パッド電極上及び、該パッド電極の外周を覆う前記
    第１と前記第２の絶縁膜上に金属膜を設ける工程と、 前記金属膜上にバンプ電極を設ける工程と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 前記パッド電極の外周上において、側面
    が傾斜した形状となるように、前記第２の絶縁膜が設け
    られることを特徴とする請求項５記載の半導体装置の製
    造方法。
  7. 【請求項７】 半導体チップの主表面に、リードと電気
    的に接続されるバンプ電極を有する半導体装置の製造方
    法において、 前記バンプ電極を設けた後、前記リードを接続する前
    に、形付け手段を用いて該バンプ電極の上面の外周近傍
    部分を、前記リードが載置されるべき前記上面の中央部
    分より高くなるように加工することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 半導体チップの主表面に、リードと電気
    的に接続されるバンプ電極を有する半導体装置の製造方
    法において、 前記バンプ電極を設けた後、前記リードと該リードと接
    続されるべき前記バンプ電極とを、隣合う他のバンプ電
    極と仕切られた状態で、電気的な接続がなされることを
    特徴とする半導体装置の製造方法。
JP2000117993A 2000-04-19 2000-04-19 半導体装置及びその製造方法 Expired - Fee Related JP3459223B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000117993A JP3459223B2 (ja) 2000-04-19 2000-04-19 半導体装置及びその製造方法
US09/836,422 US6577001B2 (en) 2000-04-19 2001-04-18 Semiconductor device and the method for manufacturing the same
US10/385,931 US6774027B2 (en) 2000-04-19 2003-03-11 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000117993A JP3459223B2 (ja) 2000-04-19 2000-04-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001308123A true JP2001308123A (ja) 2001-11-02
JP3459223B2 JP3459223B2 (ja) 2003-10-20

Family

ID=18629212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000117993A Expired - Fee Related JP3459223B2 (ja) 2000-04-19 2000-04-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6577001B2 (ja)
JP (1) JP3459223B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155131A (zh) * 2010-10-13 2013-06-12 Abb研究有限公司 半导体模块和制造半导体模块的方法
JP2023503716A (ja) * 2020-02-04 2023-01-31 マイクロン テクノロジー，インク． 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
JP2002243795A (ja) * 2001-02-15 2002-08-28 Mitsubishi Electric Corp ベアチップキャリア、及び半導体装置の製造方法
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7154176B2 (en) * 2003-11-14 2006-12-26 Industrial Technology Research Institute Conductive bumps with non-conductive juxtaposed sidewalls
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
US7833896B2 (en) * 2004-09-23 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum cap for reducing scratch and wire-bond bridging of bond pads
TW200820406A (en) * 2006-10-19 2008-05-01 Novatek Microelectronics Corp Chip structure and wafer structure
US8173536B2 (en) * 2009-11-02 2012-05-08 Stats Chippac, Ltd. Semiconductor device and method of forming column interconnect structure to reduce wafer stress
US20110291264A1 (en) * 2010-06-01 2011-12-01 Daesik Choi Integrated circuit packaging system with posts and method of manufacture thereof
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8330280B1 (en) * 2011-06-20 2012-12-11 Chipbond Technology Corporation Bump structure and process of manufacturing the same
US8437142B2 (en) * 2011-06-20 2013-05-07 Chipbond Technology Corporation Bump structure and process of manufacturing the same
KR101936232B1 (ko) 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
KR20200025159A (ko) * 2018-08-29 2020-03-10 삼성전자주식회사 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653179B2 (ja) * 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
JPH05251450A (ja) 1992-02-03 1993-09-28 Nec Corp 半導体集積回路装置
JP3152796B2 (ja) * 1993-05-28 2001-04-03 株式会社東芝 半導体装置およびその製造方法
US5397598A (en) * 1993-11-12 1995-03-14 International Business Machines Corporation Method for selectively coating a member having a shank by masking a portion of the shank with a washer
JP3296400B2 (ja) * 1995-02-01 2002-06-24 東芝マイクロエレクトロニクス株式会社 半導体装置、その製造方法およびＣｕ製リード
US6024274A (en) * 1996-04-03 2000-02-15 Industrial Technology Research Institute Method for tape automated bonding to composite bumps
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155131A (zh) * 2010-10-13 2013-06-12 Abb研究有限公司 半导体模块和制造半导体模块的方法
JP2013539919A (ja) * 2010-10-13 2013-10-28 アーベーベー・リサーチ・リミテッド 半導体モジュールおよび半導体モジュールを製造する方法
JP2023503716A (ja) * 2020-02-04 2023-01-31 マイクロン テクノロジー，インク． 半導体デバイスのための電気的相互接続構造体及びそれを使用したアセンブリ

Also Published As

Publication number Publication date
US20010040289A1 (en) 2001-11-15
US20030183933A1 (en) 2003-10-02
JP3459223B2 (ja) 2003-10-20
US6577001B2 (en) 2003-06-10
US6774027B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
JP3459223B2 (ja) 半導体装置及びその製造方法
KR100709662B1 (ko) 반도체 장치 및 그 제조 방법
US6465734B2 (en) Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member
US5982033A (en) Semiconductor chip package
JP3565835B1 (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2001118877A (ja) 半導体装置及びその製造方法
JP7051508B2 (ja) 半導体装置および半導体装置の製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
JP2000150702A (ja) 半導体装置の製造方法
JPH0697237A (ja) 半導体装置及びその製造方法
WO2010061826A1 (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
US6240632B1 (en) Method of manufacturing lead frame and integrated circuit package
US11869844B2 (en) Semiconductor device
WO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
CN113823616A (zh) 导电柱凸块及其制造方法
JPH1070211A (ja) テープキャリア及びその製造方法
JP3467410B2 (ja) リードフレームの製造方法
JP7254602B2 (ja) 半導体装置、および半導体装置の製造方法
JP7269756B2 (ja) 半導体装置および半導体装置の製造方法
JP2007109914A (ja) 半導体装置の製造方法
JP2606070B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees