KR20200025159A - 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지 - Google Patents

범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR20200025159A
KR20200025159A KR1020180102091A KR20180102091A KR20200025159A KR 20200025159 A KR20200025159 A KR 20200025159A KR 1020180102091 A KR1020180102091 A KR 1020180102091A KR 20180102091 A KR20180102091 A KR 20180102091A KR 20200025159 A KR20200025159 A KR 20200025159A
Authority
KR
South Korea
Prior art keywords
semiconductor device
bump structure
layer
peeling prevention
prevention layer
Prior art date
Application number
KR1020180102091A
Other languages
English (en)
Inventor
서주빈
이동훈
최주일
박수정
임동찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180102091A priority Critical patent/KR20200025159A/ko
Priority to US16/356,224 priority patent/US20200075524A1/en
Priority to CN201910476618.8A priority patent/CN110875261A/zh
Publication of KR20200025159A publication Critical patent/KR20200025159A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05176—Ruthenium [Ru] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05179—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11825—Plating, e.g. electroplating, electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Abstract

반도체 소자는 제1 면에 제1 도전성 패드를 포함하는 기판, 상기 제1 도전성 패드 상에 적층되는 제1 범프 구조체, 및 상기 기판의 제1 면의 상부에 배치되어 상기 제1 범프 구조체를 둘러싸는 제1 봉지재를 포함한다. 상기 제1 범프 구조체는 순차적으로 적층되는 제1 연결 부재 및 상기 제1 연결 부재 상의 제1 박리 방지층 을 포함한다. 상기 제1 박리 방지층은 상기 제1 연결 부재보다 경도가 높다.

Description

범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지{Semiconductor device having bump structures and semiconductor package having the same}
본 개시의 기술적 사상은 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지에 관한 것이다.
반도체 소자의 소형화 및 경량화 요구에 따라 반도체 패키지 기술에서는 범프의 크기를 축소하는 방법이 문제된다. 특히, 반도체 칩 사이에는 작은 크기를 갖고 미세한 피치로 배치되는 마이크로 범프가 형성된다. 마이크로 범프는 소형화 및 높은 신뢰성이 요구된다. 서로 다른 범프들을 접합하는데 사용되는 솔더는 제조 공정에서 박리될 우려가 있으므로, 범프를 보호하는 기술이 필요하다.
본 개시의 기술적 사상의 실시예들에 따른 과제는, 연결 부재의 박리를 방지하는 범프 구조체를 포함하는 반도체 소자를 제공하는 데 있다.
본 개시의 기술적 사상의 실시예들에 따른 과제는, 연결 부재의 박리를 방지하는 범프 구조체를 포함하는 반도체 패키지를 제공하는 데 있다.
본 개시의 실시예들에 따른 반도체 소자는 제1 면에 제1 도전성 패드를 포함하는 기판, 상기 제1 도전성 패드 상에 적층되는 제1 범프 구조체, 및 상기 기판의 제1 면의 상부에 배치되어 상기 제1 범프 구조체를 둘러싸는 제1 봉지재를 포함할 수 있다. 상기 제1 범프 구조체는 순차적으로 적층되는 제1 연결 부재 및 상기 제1 연결 부재 상의 제1 박리 방지층 을 포함할 수 있다. 상기 제1 박리 방지층은 상기 제1 연결 부재보다 경도가 높을 수 있다.
본 개시의 실시예들에 따른 반도체 패키지는 제1 기판의 상면에 순차적으로 적층되는 제1 도전성 패드, 상기 제1 도전성 패드 상에 배치되는 제1 범프 구조체, 및 상기 제1 범프 구조체를 둘러싸는 제1 봉지재를 포함하는 제1 반도체 소자, 및 제2 기판의 하면에 순차적으로 적층되는 제2 도전성 패드, 상기 제2 도전성 패드 하부에 배치되는 제2 범프 구조체 및 상기 제2 범프 구조체를 둘러싸는 제2 봉지재를 포함하는 제2 반도체 소자를 포함할 수 있다. 상기 제1 범프 구조체는 순차적으로 적층되는 제1 연결 부재 및 상기 제1 연결 부재 상의 제1 박리 방지층을 포함하고, 상기 제2 범프 구조체는 순차적으로 적층되는 제2 연결 부재 및 상기 제2 연결 부재 상의 제2 박리 방지층을 포함할 수 있다. 상기 제1 박리 방지층은 상기 제1 연결 부재보다 경도가 높고, 상기 제2 박리 방지층은 상기 제2 연결 부재보다 경도가 높으며, 상기 제1 범프 구조체는 상기 제2 범프 구조체와 접합될 수 있다. 상기 제1 박리 방지층의 측면과 상기 제1 연결 부재의 측면은 동일 평면 상에 위치하고, 상기 제2 박리 방지층의 측면과 상기 제2 연결 부재의 측면은 동일 평면 상에 위치할 수 있다.
본 개시의 실시예들에 따른 반도체 패키지는 일면 또는 양면에 도전성 패드들을 포함하는 기판, 상기 도전성 패드들 상에 순차적으로 적층되는 연결 부재 및 상기 연결 부재 상의 박리 방지층을 포함하는 범프 구조체, 및 상기 기판의 일면 또는 양면 상에 배치되어 상기 범프 구조체를 둘러싸는 봉지재를 각각 포함할 수 있다. 상기 박리 방지층은 상기 연결 부재보다 경도가 높은 복수 개의 적층된 반도체 소자들을 포함하며, 상기 복수의 인접한 반도체 소자들이 서로 접합되며,, 상기 복수 개의 반도체 소자들을 밀봉하는 외부 봉지재를 포함할 수 있다.
본 개시의 실시예들에 따르면, 연결 부재 상에 금속층이 배치될 수 있다. 열처리 공정에 의해 금속층으로부터 금속간 화합물을 포함하는 박리 방지층이 형성될 수 있다. 상대적으로 높은 경도를 가지는 박리 방지층은 평탄화 공정에서 연결 부재가 박리되는 것을 방지할 수 있다. 박리 방지층은 연결 부재를 보호하여 높은 신뢰성을 갖는 반도체 소자를 구현할 수 있다.
도 1은 본 개시의 실시예에 따른 반도체 소자를 도시한 단면도이다.
도 2는 본 개시의 실시예에 따른 반도체 소자의 일부를 도시한 확대도이다.
도 3 및 도 4는 본 개시의 다른 실시예에 다른 반도체 소자의 일부를 도시한 확대도이다.
도 5 및 도 6은 본 개시의 다른 실시예에 따른 반도체 소자를 도시한 단면도이다.
도 7은 본 개시의 실시예에 따른 반도체 소자들이 적층된 반도체 패키지의 일부를 확대한 단면도이다.
도 8은 본 개시의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 9 내지 도 16 및 도 18은 본 개시의 실시예에 따른 반도체 소자(100)의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 단면도들이다.
도 17은 본 개시의 실시예에 따른 반도체 소자의 일부를 확대한 단면도이다.
도 19 및 도 20는 본 개시의 다른 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 단면도들이다.
도 21은 본 개시의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1은 본 개시의 실시예에 따른 반도체 소자를 도시한 단면도이다. 도 2는 본 개시의 실시예에 따른 반도체 소자의 일부를 도시한 확대도이다. 도 2는 도 1에 도시된 영역 R에 대응할 수 있다.
도 1 및 도 2를 참조하면, 본 개시의 일 실시예에 따른 반도체 소자(100)는 기판(110), 도전성 패드(120, 124), 언더 범프 메탈(130), 범프 구조체(140), 봉지재(150)를 포함할 수 있다. 반도체 소자(100)는 메모리 칩 또는 로직 칩일 수 있다. 반도체 소자(100)는 하부에 외부 단자(160)를 더 포함할 수 있다. 기판(110) 상에는 보호층(122)이 더 배치될 수 있다. 언더 범프 메탈(130)은 배리어층(132) 및 시드층(134)을 포함할 수 있다. 범프 구조체(140)는 연결 부재(142) 및 박리 방지층(144)을 포함할 수 있다.
기판(110)은 도전성 패드(120), 도전성 패드(124) 및 보호층(122)을 포함할 수 있다. 일 실시예에서, 기판(110)은 Si 또는 Ge와 같은 반도체, 또는 SiC, GaAs, GaP, InAs, AlGaN, AlGaAs, GaInP 와 같은 화합물 반도체 또는 이들의 조합을 포함할 수 있다. 일 실시예에서, 기판(110)은 SOI(silicon-on insulator), 비정질 기판을 포함할 수 있다. 기판(110)은 서로 반대되는 상면 및 하면을 가질 수 있다.
도전성 패드(120)는 기판(110)의 상면에 배치되며 도전성 패드(124)는 기판(110)의 하면에 배치될 수 있다. 도전성 패드(120, 124)들은 서로 전기적으로 연결될 수 있다. 도전성 패드(120, 124)는 금속을 포함할 수 있으며, 예를 들어 구리를 포함할 수 있다. 도전성 패드(120)는 도전성 패드(124)를 통해 외부 단자(160)와 전기적으로 연결될 수 있다.
보호층(122)은 기판(110)의 상면에 배치될 수 있다. 보호층(122)은 도전성 패드(120)의 측면에 배치될 수 있으며, 보호층(122)의 상단은 도전성 패드(120)의 상단과 실질적으로 동일한 레벨에 위치할 수 있다.
언더 범프 메탈(130)은 도전성 패드(120) 상에 배치될 수 있다. 언더 범프 메탈(130)의 두께는 도전성 패드(120)의 두께보다 얇게 형성될 수 있다. 언더 범프 메탈(130)은 단일층 또는 다중층으로 구성될 수 있다. 일 실시예에서 언더 범프 메탈(130)은 배리어층(132) 및 시드층(134)을 포함할 수 있다. 배리어층(132)은 도전성 패드(120)의 상면에 배치되고, 시드층(134)은 배리어층(132)의 상면에 배치될 수 있다. 배리어층(132)은 도전성 패드(120)에 포함된 금속이 연결 부재(142)로 확산되지 않도록 보호할 수 있다. 시드층(134)은 연결 부재(142)를 형성하기 위한 도금 공정에서 시드를 제공할 수 있다.
범프 구조체(140)는 언더 범프 메탈(130) 상에 배치될 수 있다. 범프 구조체(140)는 반도체 소자(100)가 적층된 경우, 반도체 소자(100)들을 서로 전기적으로 연결시킬 수 있다. 범프 구조체(140)는 평탄화된 상면을 가질 수 있으며, 범프 구조체(140)의 상면은 외부로 노출될 수 있다. 범프 구조체(140)는 순차적으로 적층되는 연결 부재(142) 및 박리 방지층(144)을 포함할 수 있다. 연결 부재(142)는 단면도에서 볼 때 직사각형 형상을 가질 수 있다. 연결 부재(142)는 상방에서 볼 때 원형, 정사각형, 직사각형 또는 타원형 형상을 가질 수 있으나, 이에 제한되지 않는다. 연결 부재(142)는 주석(Sn)을 포함할 수 있다. 박리 방지층(144)은 연결 부재(142) 상에 배치될 수 있다. 박리 방지층(144)의 두께는 연결 부재(142)의 두께보다 얇게 형성될 수 있으며, 박리 방지층(144)은 연결 부재(142)보다 높은 경도(hardness)를 가질 수 있다. 일 실시예에서 박리 방지층(144)은 금속간 화합물(intermetallic compounds; IMC)을 포함할 수 있다. 예를 들어, 박리 방지층(144)은 Cu3Sn4, Cu6Sn5와 같은 Cu-Sn계 금속 화합물, AuSn, AuSn2, AuSn4, Au5Sn와 같은 Au-Sn계 금속간 화합물, Ag3Sn과 같은 Sn-Ag계 금속간 화합물 또는 이들의 조합을 포함할 수 있다.
봉지재(150)는 기판(110)의 상면 및 범프 구조체(140)의 측면에 배치될 수 있다. 봉지재(150)는 범프 구조체(140)를 둘러싸도록 형성될 수 있으며, 범프 구조체(140)를 충격 등과 같은 외부의 영향으로부터 보호할 수 있다. 봉지재(150)는 평탄화되어 형성될 수 있으며, 봉지재(150)의 상면은 범프 구조체(140)의 상면과 동일 평면(coplanar) 상에 위치할 수 있다. 봉지재(150)는 에폭시 몰딩 컴파운드(epoxy mold compound; EMC)등을 포함할 수 있다.
외부 단자(160)는 기판(110)의 하면에 배치될 수 있다. 외부 단자(160)는 도전성 패드(124)와 전기적으로 연결될 수 있다. 외부 단자(160)는 반도체 소자(100)와 외부 사이의 전기적 신호를 중개할 수 있다. 예를 들어, 반도체 소자(100)의 동작을 제어하는 제어 신호, 전원 신호, 접지 신호 또는 데이터 신호를 외부로부터 받거나 반도체 소자(100)로부터 데이터 신호를 받을 수 있다. 외부 단자(160)는 C4 범프 일수 있으며 Sn을 포함할 수 있다.
도 3 및 도 4는 본 개시의 다른 실시예에 다른 반도체 소자(100)의 일부를 도시한 확대도이다. 도 3 및 도 4는 도 2의 다른 실시예에 대응하며, 도 2와 동일한 구성에 대해서는 자세한 설명이 생략될 수 있다.
도 3을 참조하면, 박리 방지층(144)은 상부에 금속층(146)을 더 포함할 수 있다. 금속층(146)은 박리 방지층(144)보다 높은 경도를 가질 수 있다. 금속층(146)은 평탄화된 상면을 가질 수 있으며, 금속층(146)의 상면은 봉지재(150)의 상면과 동일 평면 상에 위치할 수 있다. 후술할 제조 방법에서, 금속층(146)이 연결 부재(142) 상에 형성된 후, 열처리 공정 및 몰딩 공정이 실시될 수 있다. 금속층(146)은 열처리 공정에 의해 연결 부재(142)로 확산되어 금속간 화합물로 상전이될 수 있다. 일 실시예에서, 도 3에 도시된 상기 금속층(146)은 열처리 공정 후 연결 부재(142)로 확산되지 않고 남은 부분일 수 있다. 일 실시예에서, 상기 금속층(146)은 열처리 공정을 거치지 않고, 몰딩 공정이 수행될 수 있다. 이러한 실시예에서는, 박리 방지층(144)은 금속층(146)과 연결 부재(142) 사이에서 자연적으로 형성되는 금속간 화합물일 수 있다.
도 3에 도시된 바와 같이, 금속층(146)이 연결 부재(142) 상에 형성된 경우, 금속층(146)은 연결 부재(142)보다 경도가 높으므로, 평탄화 공정에서 연결 부재(142)의 박리를 방지할 수 있다.
도 4를 참조하면, 언더 범프 메탈(130)은 금속간 화합물층(136)을 포함할 수 있다. 상기 금속간 화합물층(136)은 시드층(134)과 연결 부재(142)의 금속 화합에 의해 형성될 수 있다. 예를 들어, 금속간 화합물층(136)은 Cu3Sn4, Cu6Sn5을 포함할 수 있다. 금속간 화합물층(136)의 두께는 시드층(134)의 두께보다 두껍게 형성될 수 있다. 도 4에는 시드층(134)이 전부 화학 반응으로 금속간 화합물층(136)으로 상전이된 것이 도시되어 있으나, 일 실시예에서 금속간 화합물층(136)의 하부에 시드층(134)이 남을 수 있다.
도 5 및 도 6은 본 개시의 다른 실시예에 따른 반도체 소자(200)를 도시한 단면도이다.
도 5는 도 1에 도시된 반도체 소자(100)의 다른 실시예에 대응할 수 있다. 도 5를 참조하면, 반도체 소자(200)는 기판(210) 하부에 언더 범프 메탈(230), 범프 구조체(240), 봉지재(250) 및 소자층(270)을 포함할 수 있다. 또한 반도체 소자(200)는 기판(210) 상부에 도전성 패드(120), 보호층(122), 언더 범프 메탈(235), 범프 구조체(245) 및 봉지재(255)를 포함할 수 있다. 도전성 패드(120), 보호층(122), 언더 범프 메탈(235), 범프 구조체(245) 및 봉지재(255)는 도 2에 도시된 도전성 패드(120), 보호층(122), 언더 범프 메탈(130), 범프 구조체(140) 및 봉지재(150)와 동일하거나 유사한 기술적 특징 및 구조를 가질 수 있다.
기판(210)은 내부에 소정의 거리로 이격된 복수의 관통 전극(TSV; through silicon via)(212)을 더 포함할 수 있다. 관통 전극(212)은 상기 기판(210)의 적어도 일부를 관통하며, 상하로 연장되어 형성될 수 있다. 관통 전극(212)은 기판(210)의 중앙부에 복수 배치될 수 있다. 관통 전극(212)은 도전성 패드(120)와 소자층(270)을 전기적으로 연결시킬 수 있다. 관통 전극(212)은 기둥 형상을 가질 수 있으며, 한 쪽 단면이 다른 쪽 단면보다 작은 테이퍼 형상을 가질 수 있다. 도시되지는 않았으나, 기판(210)의 내부에는 관통 전극(212)의 외측을 감싸는 절연층이 배치될 수 있다. 상기 절연층은 관통 전극(212)과 기판(110)을 절연시킬 수 있다. 관통 전극(212)은 Cu, Ag 또는 Sn을 포함할 수 있다.
언더 범프 메탈(230), 범프 구조체(240) 및 봉지재(250)는 소자층(270)의 하부에 배치될 수 있다. 언더 범프 메탈(230)은 소자층(270)을 통해 관통 전극(212)과 전기적으로 연결될 수 있다. 범프 구조체(240)는 언더 범프 메탈(230) 하부에 배치될 수 있다. 범프 구조체(240)는 평탄화된 하면을 가질 수 있으며, 범프 구조체(240)의 하면은 외부로 노출될 수 있다. 범프 구조체(240)는 연결 부재(242) 및 박리 방지층(244)을 포함할 수 있다. 박리 방지층(244)은 연결 부재(242) 하부에 배치될 수 있다. 박리 방지층(244)은 연결 부재(242)보다 높은 경도를 가질 수 있다. 박리 방지층(244)은 금속간 화합물을 포함할 수 있다. 봉지재(250)는 기판(210)의 하면 및 범프 구조체(240)의 측면에 배치될 수 있으며, 범프 구조체(240)를 둘러쌀 수 있다. 봉지재(250)는 평탄화되어 형성될 수 있으며, 봉지재(250)의 하면은 범프 구조체(240)의 하면과 동일 평면 상에 위치할 수 있다
소자층(270)은 기판(210)의 하부에 배치될 수 있다. 소자층(270)은 내부에 배선 구조(272)를 포함할 수 있다. 절연층이 소자층(270)을 따라 배치되어 배선 구조(272)를 덮을 수 있다. 배선 구조(272)는 기판(110)의 하면과 평행하게 배치되는 복수의 금속층 및 서로 다른 층에 위치한 금속층을 연결하는 비아를 포함할 수 있다. 또한, 소자층(270)은 도시되지는 않았으나, 내부에 복수의 소자를 포함할 수 있다. 배선 구조(272)의 금속층은 신호 전달 경로를 제공할 수 있다. 비아는 서로 다른 층에 형성된 금속층을 전기적으로 연결시킬 수 있다. 비아는 도전성 물질을 포함할 수 있으며, 테이퍼 형상 또는 원통형상을 가질 수 있다. 비아는 금속층과 일체화되도록 형성될 수 있다. 금속층 및 비아는 Cu, Al, Ag, Sn, Au, Ni, Pb, Ti, 또는 이들의 합금 등의 도전성 물질을 포함할 수 있다.
도 5에 도시된 바와 같이, 반도체 소자(200)는 상부 및 하부에 범프 구조체(240, 245)를 가지고 있다. 반도체 소자(200)는 반도체 패키지 내에서 상부 및 하부에 배치된 다른 반도체 소자들과 연결될 수 있다. 각 봉지재(250, 255)는 반도체 소자(200)가 실장되기 전에 준비될 수 있다. 범프 구조체(240, 245)는 다른 반도체 소자들을 연결시킬 수 있다.
도 6을 참조하면, 반도체 소자(300)는 기판(310) 하부에 언더 범프 메탈(330), 범프 구조체(340), 봉지재(350) 및 소자층(370)을 포함할 수 있다. 도 6에 도시된 언더 범프 메탈(330), 범프 구조체(340), 봉지재(350) 및 소자층(370)은 도 5에서 설명된 언더 범프 메탈(230), 범프 구조체(240), 봉지재(250) 및 소자층(270)과 동일하거나 유사한 기술적 특징 및 구조를 가질 수 있다. 반도체 패키지 내에서 반도체 소자(300)의 하부에는 다른 반도체 소자가 연결될 수 있다. 범프 구조체(340)는 반도체 소자들을 서로 연결시킬 수 있다.
도 7은 본 개시의 실시예에 따른 반도체 소자들이 적층된 반도체 패키지(10)의 일부를 확대한 단면도이다.
도 7을 참조하면, 반도체 패키지(10)는 제1 반도체 소자(100a) 및 제2 반도체 소자(100b)를 포함할 수 있다. 제1 반도체 소자(100a) 상에는 제2 반도체 소자(100b)가 적층되며, 제1 반도체 소자(100a)와 제2 반도체 소자(100b)는 접합 계면(180)을 사이에 두고 서로 마주보도록 배치될 수 있다.
제1 반도체 소자(100a)는 제1 기판(110a) 상부에 제1 도전성 패드(120a), 제1 보호층(122a), 제1 언더 범프 메탈(130a), 제1 범프 구조체(140a) 및 제1 봉지재(150a)를 포함할 수 있다. 제1 언더 범프 메탈(130a)은 제1 배리어층(132a) 및 상기 제1 배리어층(132a) 상에 배치되는 제1 시드층(134a)을 포함할 수 있다. 제1 범프 구조체(140a)는 제1 연결 부재(142a) 및 상기 제1 연결 부재(142a) 상에 배치되는 제1 박리 방지층(144a)을 포함할 수 있다. 제1 봉지재(150a)는 제1 기판(110a)의 상면 및 제1 범프 구조체(140a)의 측면에 배치될 수 있으며, 제1 범프 구조체(140a)를 둘러쌀 수 있다.
제2 반도체 소자(100b)는 제2 기판(110b) 하부에 제2 도전성 패드(120b), 제2 보호층(122b), 제2 언더 범프 메탈(130b), 제2 범프 구조체(140b) 및 제2 봉지재(150b)를 포함할 수 있다. 제2 언더 범프 메탈(130b)은 제2 배리어층(132b) 및 상기 제2 배리어층(132b) 하부에 배치되는 제2 시드층(134b)을 포함할 수 있다. 제2 범프 구조체(140b)는 제2 연결 부재(142b) 및 상기 제2 연결 부재(142b) 하부에 배치되는 제2 박리 방지층(144b)을 포함할 수 있다. 제2 봉지재(150b)는 제2 기판(110b)의 하면 및 제2 범프 구조체(140b)의 측면에 배치될 수 있으며, 제2 범프 구조체(140b)를 둘러쌀 수 있다. 제2 반도체 소자(100b)는 제1 반도체 소자(100a)와 동일하거나 유사한 기술적 특징을 가질 수 있다.
제1 반도체 소자(100a) 상에는 제2 반도체 소자(100b)가 적층될 수 있다. 제1 반도체 소자(100a)의 상면은 제2 반도체 소자(100b)의 하면과 마주보게 배치될 수 있다. 제1 범프 구조체(140a)는 제2 범프 구조체(140b)와 접합(bonding)될 수 있으며, 제1 봉지재(150a)는 제2 봉지재(150b)와 접합될 수 있다. 일 실시예에서, 제1 박리 방지층(144a)은 제2 박리 방지층(144b)과 접합될 수 있다.
도 2에 도시된 바와 같이, 제1 반도체 소자(100a)와 제2 반도체 소자(100b)의 접합 시에 제1 봉지재(150a) 및 제2 봉지재(150b)는 준비될 수 있다. 접합은 가압 및 가열 공정을 포함할 수 있다. 가열 공정은 300?의 이하의 가열 온도에서 대략 5분동안의 시간 동안 수행될 수 있다.
접합 계면(180)은 제1 반도체 소자(100a)와 제2 반도체 소자(100b)가 접하는 면을 의미할 수 있다. 제1 반도체 소자(100a)와 제2 반도체 소자(100b)는 접합 계면(180)을 사이에 두고 서로 마주보도록 배치될 수 있다. 예를 들어, 제1 반도체 소자(100a) 및 제2 반도체 소자(100b)는 접합 계면(180)을 중심으로 대칭적으로 형성될 수 있다. 제1 박리 방지층(144a) 및 제2 박리 방지층(144b)은 접합 계면(180)을 둘러싸도록 배치될 수 있다. 도 7에 도시된 바와 같이, 접합 계면(180)은 제1 반도체 소자(100a)와 제2 반도체 소자(100b)의 중간 지점에 위치할 수 있다. 예를 들어, 접합 계면(180)은 제1 반도체 소자(100a)의 상면과 제2 반도체 소자(100b)의 하면의 중간 지점에 위치할 수 있다.
본 개시에 따른 반도체 패키지(10)는 접합시에 제1 범프 구조체(140a)를 둘러싸는 제1 봉지재(150a) 및 제2 범프 구조체(140b)를 둘러싸는 제2 봉지재(150b)가 준비될 수 있다. 제1 봉지재(150a) 및 제2 봉지재(140b)에 의해 접합 과정에서 제1 연결 부재(142a) 및 제2 연결 부재(142b)가 리플로우 되지 않고 형상이 유지될 수 있다. 일 실시예에서, 반도체 패키지(10)의 제1 박리 방지층(144a)의 측면과 제1 연결 부재(142a)의 측면은 동일 평면 상에 위치할 수 있다. 제2 박리 방지층(144b)의 측면과 제2 연결 부재(142b)의 측면은 동일 평면 상에 위치할 수 있다.
도 8은 본 개시의 다른 실시예에 따른 반도체 패키지(20)를 도시한 단면도이다.
도 8을 참조하면, 반도체 패키지(20)는 제1 반도체 소자(100a) 및 제2 반도체 소자(100c)를 포함할 수 있다. 제1 반도체 소자(100a) 상에는 제3 반도체 소자(100c)가 적층될 수 있다. 제3 반도체 소자(100c)는 제3 기판(110c) 하부에 제3 도전성 패드(120c), 제3 보호층(122c), 제3 언더 범프 메탈(130c), 제3 범프 구조체(140c) 및 제3 봉지재(150c)를 포함할 수 있다. 제3 언더 범프 메탈(130c)은 제3 배리어층(132c) 및 상기 제3 배리어층(132c) 하부에 배치되는 제3 시드층(134c)을 포함할 수 있다. 제3 범프 구조체(140c)는 제3 연결 부재(142c) 및 상기 제3 연결 부재(142c) 하부에 배치되는 제3 박리 방지층(144c)을 포함할 수 있다.
제3 반도체 소자(100c)의 제3 연결 부재(142c)의 높이는 제1 연결 부재(142a)의 높이보다 낮을 수 있다. 도 8에는 제3 박리 방지층(144c)의 두께가 제1 박리 방지층(144c)의 두께와 거의 동일하게 도시되어 있으나, 이에 제한되지 않는다. 예를 들어, 제3 박리 방지층(144c)의 두께는 제1 박리 방지층(144c)의 두께보다 얇게 배치될 수 있다. 제1 박리 방지층(144c)과 제3 박리 방지층(144c)은 접합 계면(180)을 중심으로 대칭적으로 배치될 수 있다.
접합 계면(180)은 제1 반도체 소자(100a)와 제3 반도체 소자(100c) 사이에 배치될 수 있다. 예를 들어, 접합 계면(180)은 제1 도전성 패드(120a)의 상단보다 높은 레벨에 위치하며, 제2 도전성 패드(120c)의 하단보다 낮은 레벨에 위치할 수 있다. 도 8에서는 접합 계면(180)이 제1 반도체 소자(100a) 보다 제3 반도체 소자(100c)에 가깝게 위치하는 것으로 도시되어 있으나, 다른 실시예에서 접합 계면(180)은 제3 반도체 소자(100c) 보다 제1 반도체 소자(100a)에 가깝게 위치할 수 있다.
도 9 내지 도 18은 본 개시의 실시예에 따른 반도체 소자(100)의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 단면도들이다.
도 9를 참조하면, 기판(110) 상에 도전성 패드(120) 및 보호층(122)이 배치될 수 있다.
기판(110)은 Si 또는 Ge와 같은 반도체, 화합물 반도체 또는 이들의 조합을 포함할 수 있다. 도전성 패드(120)는 기판(110)의 상면에 복수 배치될 수 있다. 보호층(122)은 기판(110)의 상면을 덮을 수 있으며 도전성 패드(120)의 측면에 배치될 수 있다. 도전성 패드(120)는 W, Ti, TiN, Ta, TaN, Ni, Co, Mn, Al, Ag, Au, Cu, Sn, 도전성 카본, 또는 이들의 조합을 포함할 수 있다. 본 개시의 일 실시예에서 도전성 패드(120)는 구리를 포함할 수 있다. 보호층(122)은 절연물질을 포함할 수 있으며, 예를 들어 실리콘 질화물, 실리콘 산화물 또는 폴리이미드(polyimide)를 포함할 수 있다.
도 10을 참조하면, 도전성 패드(120) 및 보호층(122) 상에 배리어층(131) 및 시드층(133)이 배치될 수 있다. 시드층(133)은 배리어층(131) 상에 형성될 수 있다.
배리어층(131)은 Ta, Ti, W, Ru, V, Co 및 Nb 중에서 선택된 적어도 하나를 포함할 수 있다. 예를 들어, 배리어층(131)은 탄탈럼 질화물, 탄탈럼 규화물, 탄탈럼 탄화물, 티타늄 질화물, 티타늄 규화물, 티타늄 탄화물, 텅스텐 질화물, 텅스텐 규화물, 텅스텐 탄화물, 루테늄 및 루테늄 산화물, 바나듐 산화물, 코발트 산화물 또는 니오븀 산화물 등으로 구성될 수 있다. 시드층(133)은 Al, Ti, Cr, Fe, Co, Ni, Cu, Zn, Pd, Pt, Au 및 Ag 중에서 선택된 적어도 하나를 포함할 수 있다. 본 개시의 일 실시예에서, 배리어층(131)은 티타늄을 포함할 수 있으며, 시드층(133)은 구리를 포함할 수 있다. 상기 배리어층(131) 및 시드층(133)은 물리 기상 증착(Physical Vapor Deposition; PVD) 공정, 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 또는 원자층 증착(Atomic Layer Deposition; ALD) 공정 등에 의해 증착될 수 있다.
도 11을 참조하면, 시드층(133) 상에 복수의 개구부(126)를 갖는 마스크 패턴(125)이 배치될 수 있다. 개구부(126)의 형성 공정에서는, 감광 물질이 도포되고 열처리에 의해 마스크를 형성하는 공정, 상기 마스크에 대해 노광 및 현상 공정이 수행될 수 있다. 개구부(126)는 시드층(133)의 일부를 노출 시킬 수 있으며, 예를 들어 도전성 패드(120) 상에 위치하는 시드층(133)의 일부를 노출시킬 수 있다. 개구부(126)는 범프 구조체(140)가 형성될 영역을 정의할 수 있다.
도 12를 참조하면, 개구부(126) 내의 시드층(133) 상에 연결 부재(142)가 배치될 수 있다. 연결 부재(142)는 도금 공정에 의해 형성될 수 있으며, 주석을 포함할 수 있다. 연결 부재(142)의 상단은 마스크 패턴(125)의 상단보다 낮은 레벨에 위치할 수 있다. 연결 부재(142)의 두께는 언더 범프 메탈(130)의 두께보다 크게 형성될 수 있다. 연결 부재(142)는 원기둥 형상 또는 직육면체 형상을 가질 수 있으며, 하부로 갈수록 단면적이 좁아지는 테이퍼 형상을 가질 수도 있다. 연결 부재(142)는 배리어층(131) 및 시드층(133)을 통해 도전성 패드(120)와 전기적으로 연결될 수 있다. 일 실시예에서 연결 부재(142)의 하단에는 배리어층(131) 및 시드층(133)과의 반응에 의해 금속간 화합물이 형성될 수 있다. 상기 금속간 화합물은 Cu-Sn계 화합물일 수 있다.
도 13을 참조하면, 개구부(126) 내의 연결 부재(142) 상에 금속층(143)이 배치될 수 있다. 금속층(143)은 연결 부재(142) 상에 금속을 도금하여 형성될 수 있다. 금속층(143)은 연결 부재(142) 보다 경도가 큰 물질을 포함할 수 있다. 일 실시예에서, 금속층(143)은 구리, 금, 은 또는 이들의 조합을 포함할 수 있다. 금속층(143)의 두께는 연결 부재(142)의 두께보다 얇고, 배리어층(131) 및 시드층(133)의 두께보다 두껍게 형성될 수 있다. 금속층(143)의 수평 폭은 연결 부재(142)의 수평 폭과 실질적으로 동일하게 형성될 수 있다. 예를 들어, 금속층(143)의 측면은 연결 부재(142)의 측면과 동일 평면 상에 위치할 수 있다.
도 14를 참조하면, 마스크 패턴(125)이 제거될 수 있다. 시드층(134)의 일부는 상면이 노출될 수 있으며, 연결 부재(142) 및 금속층(143)의 측면이 노출될 수 있다. 연결 부재(142) 및 금속층(143)의 측면은 실질적으로 동일 평면 상에 위치할 수 있다.
도 15를 참조하면, 배리어층(131) 및 시드층(133)의 일부가 제거되고, 언더 범프 메탈(130)이 형성될 수 있다. 언더 범프 메탈(130)은 연결 부재(142)의 하부에 배치되며 배리어층(132) 및 배리어층(132) 상에 위치하는 시드층(134)을 포함할 수 있다. 도 15에는 배리어층(132) 및 시드층(134)의 수평 폭은 연결 부재(142)의 수평 폭과 실질적으로 동일하게 형성된 것이 도시되어 있으나, 배리어층(132) 또는 시드층(134)의 수평 폭은 연결 부재(142)의 수평 폭 보다 좁게 형성될 수도 있다.
도 16을 참조하면, 열처리 공정에 의해 범프 구조체(140)가 형성될 수 있다. 범프 구조체(140)는 연결 부재(142) 및 연결 부재(142)의 상부에 박리 방지층(144)을 포함할 수 있다. 박리 방지층(144)은 열처리 공정에 의해 금속층(143)과 연결 부재(142)가 반응하여 생긴 금속간 화합물일 수 있다. 열처리 공정은 200? 이하의 온도에서 약 10분의 시간 동안 수행될 수 있다. 열처리 공정은 금속층(143)에 포함된 금속 물질의 확산을 촉진하여 금속간 화합물의 성장시킬 수 있다. 도 16에는 금속층(143)이 전부 금속간 화합물로 상전이되어 박리 방지층(144)이 형성된 것이 도시되어 있으나, 다른 실시예에서는 박리 방지층(144)의 상부에 미반응 금속층(143)이 잔류할 수 있다. 또한, 다른 실시예에서, 박리 방지층(144)은 금속층(143)과 연결 부재(142)가 자연적으로 반응하여 생기는 금속간 화합물일 수 있다. 상기 열처리 공정은 연결 부재(142)를 리플로우(reflow)시키지 않을 수 있으며, 연결 부재(142)는 열처리 공정에 의해서도 형상이 변하지 않을 수 있다. 연결 부재(142)는 배리어층(132), 시드층(134) 및 박리 방지층(144)과 실질적으로 동일한 수평 폭을 가질 수 있다. 예를 들어, 연결 부재(142)의 측면은 박리 방지층(144)의 측면과 동일 평면 상에 위치할 수 있으며, 연결 부재(142)의 측면은 배리어층(132) 및 시드층(134)의 측면과 동일 평면 상에 위치할 수 있다.
일 실시예에서, 열처리 공정은 금속층(143)이 형성되고 마스크 패턴(125)이 제거되기 전에 수행될 수 있으며, 배리어층(131) 및 시드층(133)의 제거 공정은 열처리 공정 후에 수행될 수 있다.
도 17은 본 개시의 실시예에 따른 반도체 소자(100)의 일부를 확대한 단면도이다. 도 17은 도 16에 도시된 범프 구조체(140)에 대응할 수 있다.
도 17을 참조하면, 박리 방지층(144)은 다중층으로 구성될 수 있다. 상기 다중층은 서로 다른 상(phase)을 갖는 금속간 화합물층(147, 148)들일 수 있다. 예를 들어, 박리 방지층(144)이 Cu-Sn계 금속간 화합물을 포함하는 경우, 금속간 화합물층(147)은 Cu3Sn4을 포함하고 금속간 화합물층(148)은 Cu6Sn5을 포함할 수 있다. 금속간 화합물층(147)은 박리 방지층(144)의 상단에 위치할 수 있으며, 띠 형상을 가질 수 있다. 금속간 화합물층(148)은 박리 방지층(144)의 하부에 위치하며, 스캘럽 형상을 가질 수 있다. 일 실시예에서, 박리 방지층(144)은 금속간 화합물층(147)으로만 이루어지거나, 금속간 화합물층(148)만으로 이루어질 수 있다.
도 18을 참조하면, 기판(110)의 상면을 덮는 봉지재(152)가 배치될 수 있다. 봉지재(152)는 기판(110)의 상면과 범프 구조체(140)의 상면 및 측면을 밀봉할 수 있다. 봉지재(152)는 스핀 코팅 등의 공정을 통해 컨포멀하게 형성될 수 있다. 봉지재(152)의 상면을 돌출부를 가질 수 있다. 예를 들어, 범프 구조체(140) 상에 위치하는 부분은 보호층(122) 상에 위치하는 부분보다 높게 형성될 수 있다. 봉지재(152)는 범프 구조체(140)를 외부의 충격으로부터 보호할 수 있다. 봉지재(152)는 에폭시(epoxy) 또는 폴리이미드 등을 포함하는 수지일 수 있다. 예를 들면, 비스페놀계 에폭시 수지(Bisphenol-group Epoxy Resin), 다방향족 에폭시 수지(Polycyclic Aromatic Epoxy Resin), 올소크레졸 노블락계 에폭시 수지(o-Cresol Novolac Epoxy Resin), 바이페닐계 에폭시 수지(Biphenyl-group Epoxy Resin) 또는 나프탈렌계 에폭시 수지(Naphthalene-group Epoxy Resin) 등일 수 있다. 일 실시예에서 상기 봉지재(152)는 에폭시 몰딩 컴파운드를 포함할 수 있다.
도 2를 참조하면, 봉지재(152)는 평탄화 공정에 의해 상부가 일부 제거될 수 있다. 평탄화 공정은 화학 기계적 연마(chemical mechanical polishing; CMP) 또는 플라이 커팅(fly cutting)이 사용될 수 있다. 평탄화 공정에 의해 박리 방지층(144)의 상부가 일부 제거될 수 있다. 평탄화 공정에 의해 박리 방지층(144)이 외부로 노출될 수 있으며, 박리 방지층(144)의 상단은 봉지재(150)의 상단과 동일한 레벨에 위치할 수 있다. 예를 들어, 박리 방지층(144)의 상면은 봉지재(150)의 상면과 동일 평면 상에 위치할 수 있다.
봉지재(150)는 형성 단계에서 열에 의해 경화되므로, 연결 부재(142)에 보다 상대적으로 높은 경도를 가질 수 있다. 평탄화 공정에서, 상대적으로 낮은 경도를 가지는 연결 부재(142)는 절단되는 부분이 박리될 수 있으며, 떨어져 나간 버(burr)가 범프 구조체(140)들 사이에 배치될 수 있다. 연결 부재(142)가 박리되는 경우 연결 부재(142)의 폭이 좁아 지므로 반도체 소자(100)의 적층시 신뢰성의 문제가 발생할 수 있다. 버(burr)가 발생하는 경우 버가 이격되어 배치된 연결 부재(142)들을 전기적으로 연결시키는 문제가 발생할 수 있다.
도 2 및 도 18에 도시된 바와 같이, 범프 구조체(140)의 상부에 박리 방지층(144)이 형성되는 경우, 연결 부재(142)보다 상대적으로 높은 경도를 가지는 박리 방지층(144)은 평탄화 공정에 의해 손상되지 않을 수 있다. 박리 방지층(144)은 연결 부재(142)를 보호하므로 범프 구조체(140)들의 신뢰성 문제를 방지할 수 있다.
도 19 및 도 20는 본 개시의 다른 실시예에 따른 반도체 소자(100)의 제조 방법을 설명하기 위해 공정 순서에 따라 도시된 단면도들이다. 도 19는 도 18에 대응할 수 있으며 도 20은 도 2에 대응될 수 있다.
도 16 및 도 19 를 참조하면, 금속층(143)을 가열하는 열처리 공정이 생략될 수 있다. 금속층(143)으로부터 금속간 화합물을 포함하는 박리 방지층(144)을 형성시키지 않고, 기판(110)의 상면을 덮는 봉지재(152)가 형성될 수 있다. 도 20을 참조하면, 평탄화 공정에 의해 봉지재(152)의 상부가 일부 제거될 수 있다. 평탄화 공정에 의해 금속층(143)이 외부로 노출될 수 있으며, 금속층(143)의 상단은 봉지재(150)의 상단과 동일한 레벨에 위치할 수 있다. 예를 들어, 금속층(143)의 상면은 봉지재(150)의 상면과 동일 평면 상에 위치할 수 있다.
도 19 및 도 20에 도시된 바와 같이, 금속층(143)에 대한 열처리 공정 없이 몰딩 공정 및 평탄화 공정이 수행될 수 있다. 연결 부재(142)에 비해 상대적으로 높은 경도를 가지는 금속층(143)은, 평탄화 공정에서 연결 부재(142)를 보호할 수 있으며 연결 부재(142)의 박리를 방지할 수 있다. 도 19 및 도 20에는 연결 부재(142) 상에 금속층(143)만이 배치된 것이 도시되어 있으나, 열처리 공정에 의하지 않고서도 확산에 의해 금속층(143)의 하부에 금속간 화합물이 형성될 수 있다. 상기 금속간 화합물도 평탄화 공정에서 연결 부재(142)의 박리를 방지할 수 있다.
도 21은 본 개시의 다른 실시예에 따른 반도체 패키지(30)를 도시한 단면도이다.
도 21을 참조하면, 반도체 패키지(30)는 반도체 소자(400, 500, 600, 700, 800)들이 적층된 구조를 가질 수 있다. 반도체 패키지(30)는 순차적으로 적층된 제1 반도체 소자(400), 제2 반도체 소자(500), 제3 반도체 소자(600), 제4 반도체 소자(700), 제5 반도체 소자(800) 및 외부 봉지재(900)를 포함할 수 있다.
제1 반도체 소자(400)는 도 1에 도시된 반도체 소자(100)에 대응할 수 있다. 제1 반도체 소자(400)는 제1 기판(410), 배선 구조(412), 도전성 패드(420, 424), 범프 구조체(440), 봉지재(450) 및 외부 단자(460)를 포함할 수 있다.
배선 구조(412)는 제1 기판(410)의 내부에 배치될 수 있다. 배선 구조(412)는 도전성 패드(420, 424)들을 전기적으로 연결시킬 수 있다. 도전성 패드(420)는 제1 기판(410)의 상면에 배치되며, 도전성 패드(424)는 제1 기판(410)의 하면에 배치될 수 있다. 범프 구조체(440)는 도전성 패드(420, 424) 상에 배치될 수 있으며, 봉지재(450)는 범프 구조체(440)를 둘러싸도록 배치될 수 있다.
제2 반도체 소자(500)는 도 5에 도시된 반도체 소자(200)에 대응할 수 있다. 제2 반도체 소자(500)는 제1 반도체 소자(400) 상에 적층될 수 있다. 제2 반도체 소자(500)는 제2 기판(510), 관통 전극(512), 하부 범프 구조체(540), 상부 범프 구조체(545), 하부 봉지재(550) 및 상부 봉지재(555)를 포함할 수 있다.
관통 전극(512)은 제2 기판(510)의 내부에 배치될 수 있으며, 제 2 기판(110)의 중앙 영역에 배치될 수 있다. 관통 전극(512)은 제2 기판(510)의 적어도 일부를 상하로 관통하도록 형성되며, 하부 범프 구조체(540)와 상부 범프 구조체(545)를 전기적으로 연결시킬 수 있다. 하부 범프 구조체(540)는 제1 반도체 소자(400)의 범프 구조체(440)와 접합될 수 있다.
제3 반도체 소자(600)는 도 5에 도시된 반도체 소자(200)에 대응할 수 있다. 제3 반도체 소자(600)는 제2 반도체 소자(500) 상에 적층될 수 있다. 제3 반도체 소자(600)는 제3 기판(610), 관통 전극(612), 하부 범프 구조체(640), 상부 범프 구조체(645), 하부 봉지재(650) 및 상부 봉지재(655)를 포함할 수 있다.
제4 반도체 소자(700)는 도 5에 도시된 반도체 소자(200)에 대응할 수 있다. 제4 반도체 소자(700)는 제3 반도체 소자(600) 상에 적층될 수 있다. 제4 반도체 소자(700)는 제4 기판(710), 관통 전극(712), 하부 범프 구조체(740), 상부 범프 구조체(745), 하부 봉지재(750) 및 상부 봉지재(755)를 포함할 수 있다.
제3 반도체 소자(600) 및 제4 반도체 소자(700)는 제2 반도체 소자(500)와 동일하거나 유사한 기술적 특징을 가질 수 있다. 제3 반도체 소자(600) 및 제4 반도체 소자(700)에 대해서는 자세한 설명이 생략될 수 있다.
제5 반도체 소자(800)는 도 6에 도시된 반도체 소자(300)에 대응할 수 있다. 제5 반도체 소자(800)는 제4 반도체 소자(700) 상에 적층될 수 있다. 제 5 반도체 소자(800)는 제 5 기판(810), 범프 구조체(840) 및 봉지재(850)를 포함할 수 있다.
적층 공정은 개별적으로 진행될 수 있다. 예를 들어, 제1 반도체 소자(400) 상에 제2 반도체 소자(500)가 적층이 완료된 후, 제2 반도체 소자(500) 상에 제3 반도체 소자(600)가 적층될 수 있다. 제4 반도체 소자(700) 및 제5 반도체 소자(800)도 같은 방식으로 적층될 수 있다. 상기 적층 공정이 완료된 후 제1 반도체 소자(400), 제2 반도체 소자(500), 제3 반도체 소자(600), 제4 반도체 소자(700) 및 제5 반도체 소자(800)를 덮는 외부 봉지재(900)가 더 배치될 수 있다. 외부 봉지재(900)는 각 봉지재(450, 550, 555, 650, 655, 750, 755, 850)들과 동일한 물질을 포함할 수 있으며, 예를 들어 에폭시 몰딩 컴파운드를 포함할 수 있다.
각 제1 반도체 소자(400), 제2 반도체 소자(500), 제3 반도체 소자(600), 제4 반도체 소자(700) 및 제5 반도체 소자(800)의 사이에는 접합 계면(480, 580, 680, 780)들이 형성될 수 있다. 범프 구조체(440)와 하부 범프 구조체(540), 상부 범프 구조체(545)와 하부 범프 구조체(640), 상부 범프 구조체(645)와 하부 범프 구조체(740), 상부 범프 구조체(745)와 범프 구조체(840)는 각각 접합 계면(480, 580, 680, 780)을 중심으로 대칭적으로 배치될 수 있다. 도 1, 도 5 및 도 6에 도시된 바와 같이, 각 범프 구조체(140)들은 박리 방지층(144)을 포함할 수 있다. 각 박리 방지층(144)은 접합 계면(180)을 둘러싸도록 배치될 수 있다.
제1 반도체 소자(400)는 로직 칩일 수 있으며, 제2 반도체 소자(500), 제3 반도체 소자(600), 제4 반도체 소자(700) 및 제5 반도체 소자(800)는 DRAM, SRAM, PRAM 등과 같은 메모리 칩일 수 있다. 일 실시예에서, 제2 내지 제5 반도체 소자(800)들은 HBM(high bandwidth memory) DRAM일 수 있다.
배선 구조(412) 및 관통 전극(512, 612, 712)들은 제1 내지 제5 반도체 소자들(400, 500, 600, 700, 800) 사이에 전기적 신호를 제공할 수 있다. 외부 단자(460)는 외부로부터 전기적 신호를 제공받을 수 있다. 예를 들어, 제1 내지 제5 반도체 소자(400, 500, 600, 700, 800)의 동작을 위한 전원 신호, 접지 신호 또는 제어 신호를 제공받을 수 있다. 또한 제2 내지 제5 반도체 소자(500, 600, 700, 800)에 저장될 데이터 신호를 제공받거나 제2 내지 제5 반도체 소자(500, 600, 700, 800)에 저장된 데이터 신호를 외부로 제공할 수 있다.
이상, 첨부된 도면을 참조하여 본 개시에 따른 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
10 : 반도체 패키지 100 : 반도체 소자
110 : 기판 120, 124 : 도전성 패드
130 : 언더 범프 메탈 140 : 범프 구조체
142 : 연결 부재 144 : 박리 방지층
150 : 봉지재 160 : 외부 단자
180 : 접합 계면 154 : 더미 게이트 라인
400 : 제1 반도체 소자 500 : 제2 반도체 소자 600 : 제3 반도체 소자 700 : 제4 반도체 소자
800 : 제5 반도체 소자 900 : 외부 봉지재

Claims (10)

  1. 제1 면에 제1 도전성 패드를 포함하는 기판;
    상기 제1 도전성 패드 상에 적층되는 제1 범프 구조체; 및
    상기 기판의 제1 면의 상부에 배치되어 상기 제1 범프 구조체를 둘러싸는 제1 봉지재를 포함하고,
    상기 제1 범프 구조체는 순차적으로 적층되는 제1 연결 부재 및 상기 제1 연결 부재 상의 제1 박리 방지층을 포함하며,
    상기 제1 박리 방지층은 상기 제1 연결 부재보다 경도가 높은 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 박리 방지층은 금속간 화합물을 포함하는 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 범프 구조체는 상기 제1 박리 방지층의 상면에 금속층을 더 포함하는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 박리 방지층의 상면 및 제1 상기 봉지재의 상면은 동일 평면 상에 위치하며, 상기 제1 박리 방지층의 측면과 상기 제1 연결 부재의 측면은 동일 평면 상에 위치하는 반도체 소자.
  5. 제1항에 있어서,
    상기 제1 면에 반대되는 제2 면에 배치되는 제2 도전성 패드;
    상기 제2 도전성 패드 상에 적층되는 제2 범프 구조체; 및
    상기 기판의 제2 면의 하부에 배치되어 상기 제2 범프 구조체를 둘러싸는 제2 봉지재를 포함하고,
    상기 제2 범프 구조체는 순차적으로 적층되는 제2 연결 부재 및 상기 제2 연결 부재 상의 제2 박리 방지층을 더 포함하며,
    상기 제2 박리 방지층은 상기 제2 연결 부재보다 경도가 높은 반도체 소자.
  6. 제1 기판의 상면에 순차적으로 적층되는 제1 도전성 패드, 상기 제1 도전성 패드 상에 배치되는 제1 범프 구조체, 및 상기 제1 범프 구조체를 둘러싸는 제1 봉지재를 포함하는 제1 반도체 소자, 및
    제2 기판의 하면에 순차적으로 적층되는 제2 도전성 패드, 상기 제2 도전성 패드 하부에 배치되는 제2 범프 구조체 및 상기 제2 범프 구조체를 둘러싸는 제2 봉지재를 포함하는 제2 반도체 소자를 포함하며,
    상기 제1 범프 구조체는 순차적으로 적층되는 제1 연결 부재 및 상기 제1 연결 부재 상의 제1 박리 방지층을 포함하고,
    상기 제2 범프 구조체는 순차적으로 적층되는 제2 연결 부재 및 상기 제2 연결 부재 상의 제2 박리 방지층을 포함하며,
    상기 제1 박리 방지층은 상기 제1 연결 부재보다 경도가 높고, 상기 제2 박리 방지층은 상기 제2 연결 부재보다 경도가 높으며,
    상기 제1 범프 구조체는 상기 제2 범프 구조체와 접합되며,
    상기 제1 박리 방지층의 측면과 상기 제1 연결 부재의 측면은 동일 평면 상에 위치하고,
    상기 제2 박리 방지층의 측면과 상기 제2 연결 부재의 측면은 동일 평면 상에 위치하는 반도체 패키지.
  7. 제6항에 있어서,
    상기 제1 박리 방지층의 상기 제1 기판까지의 거리는 상기 제2 박리 방지층의 상기 제2 기판까지의 거리와 동일한 반도체 패키지.
  8. 제6항에 있어서,
    상기 제1 박리 방지층의 상기 제1 기판까지의 거리는 상기 제2 박리 방지층의 상기 제2 기판까지의 거리보다 큰 반도체 패키지.
  9. 제6항에 있어서,
    상기 제1 박리 방지층의 두께는 상기 제1 연결 부재의 두께보다 얇고, 상기 제2 박리 방지층의 두께는 상기 제2 연결 부재의 두께보다 얇은 반도체 패키지.
  10. 일면 또는 양면에 도전성 패드들을 포함하는 기판, 상기 도전성 패드들 상에 순차적으로 적층되는 연결 부재 및 상기 연결 부재 상의 박리 방지층을 포함하는 범프 구조체, 및 상기 기판의 일면 또는 양면 상에 배치되어 상기 범프 구조체를 둘러싸는 봉지재를 각각 포함하고, 상기 박리 방지층은 상기 연결 부재보다 경도가 높은 복수 개의 적층된 반도체 소자들을 포함하며,
    상기 복수의 인접한 반도체 소자들이 서로 접합되며,
    상기 복수 개의 반도체 소자들을 밀봉하는 외부 봉지재를 포함하는 반도체 패키지.
KR1020180102091A 2018-08-29 2018-08-29 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지 KR20200025159A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180102091A KR20200025159A (ko) 2018-08-29 2018-08-29 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지
US16/356,224 US20200075524A1 (en) 2018-08-29 2019-03-18 Semiconductor device having bump structures and semiconductor package having the same
CN201910476618.8A CN110875261A (zh) 2018-08-29 2019-06-03 具有凸块结构的半导体器件和半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180102091A KR20200025159A (ko) 2018-08-29 2018-08-29 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20200025159A true KR20200025159A (ko) 2020-03-10

Family

ID=69639216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180102091A KR20200025159A (ko) 2018-08-29 2018-08-29 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지

Country Status (3)

Country Link
US (1) US20200075524A1 (ko)
KR (1) KR20200025159A (ko)
CN (1) CN110875261A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557572B2 (en) * 2021-05-13 2023-01-17 Nanya Technology Corporation Semiconductor device with stacked dies and method for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3459223B2 (ja) * 2000-04-19 2003-10-20 沖電気工業株式会社 半導体装置及びその製造方法
JP5891700B2 (ja) * 2011-10-17 2016-03-23 Ｊｆｅスチール株式会社 管のねじ継手
US20150171039A1 (en) * 2013-12-13 2015-06-18 Chipmos Technologies Inc. Redistribution layer alloy structure and manufacturing method thereof
KR102467034B1 (ko) * 2016-05-17 2022-11-14 삼성전자주식회사 반도체 패키지
US10854568B2 (en) * 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Also Published As

Publication number Publication date
US20200075524A1 (en) 2020-03-05
CN110875261A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US20220165711A1 (en) Method of manufacturing die stack structure
KR102582422B1 (ko) 재배선층을 갖는 반도체 패키지
CN109300871B (zh) 半导体器件、半导体封装及制造半导体器件的方法
US9520381B2 (en) Semiconductor device for use in flip-chip bonding, which reduces lateral displacement
KR101932665B1 (ko) 반도체 패키지
US9165898B2 (en) Method of manufacturing semiconductor device with through hole
US11670621B2 (en) Die stack structure
CN105336578A (zh) 具有通孔的堆叠结构上的缓冲层
CN110444482B (zh) 半导体结构及半导体结构形成方法
US11955449B2 (en) Stacked semiconductor package
CN103199027B (zh) 用于集成电路的ubm的形成
US11189583B2 (en) Semiconductor structure and manufacturing method thereof
CN111293090A (zh) 连接结构及其形成方法
KR20210015071A (ko) 반도체 패키지
CN115528009A (zh) 半导体封装及其制造方法
KR20210024869A (ko) 반도체 칩 적층 구조, 반도체 패키지 및 이들의 제조 방법
CN110858549A (zh) 制造具有再分布层的半导体封装件的方法
US20230275052A1 (en) Semiconductor devices and semiconductor packages including the same
KR20200025159A (ko) 범프 구조체를 갖는 반도체 소자 및 이를 포함하는 반도체 패키지
US20230142301A1 (en) Semiconductor package
KR20210135052A (ko) 반도체 패키지
CN113206072A (zh) 半导体封装
KR20130078251A (ko) 반도체 소자의 본딩 구조물 형성 방법
TWI837728B (zh) 半導體裝置及其製造方法
US20220406676A1 (en) Semiconductor device and manufacturing method thereof