WO2010061826A1 - リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 - Google Patents

リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 Download PDF

Info

Publication number
WO2010061826A1
WO2010061826A1 PCT/JP2009/069814 JP2009069814W WO2010061826A1 WO 2010061826 A1 WO2010061826 A1 WO 2010061826A1 JP 2009069814 W JP2009069814 W JP 2009069814W WO 2010061826 A1 WO2010061826 A1 WO 2010061826A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead frame
resin
terminal
sealed
semiconductor device
Prior art date
Application number
PCT/JP2009/069814
Other languages
English (en)
French (fr)
Inventor
孝司 清水
博昭 八河
Original Assignee
株式会社三井ハイテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社三井ハイテック filed Critical 株式会社三井ハイテック
Priority to CN200980146480XA priority Critical patent/CN102224587A/zh
Priority to US13/129,649 priority patent/US8680657B2/en
Publication of WO2010061826A1 publication Critical patent/WO2010061826A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a lead frame used in a semiconductor device having improved adhesion to a sealing resin, a semiconductor device using the lead frame, an intermediate product thereof, and a manufacturing method thereof.
  • a resist film is formed by performing noble metal plating on a region where a bonding terminal or the like on the surface of a plate-like lead frame material is formed, and etching (1st etching) is performed from the surface side to about half the thickness. After the semiconductor element is mounted, wire bonding is performed, the resin is sealed leaving the back half of the lead frame material, and the adjacent terminals are separated by selectively etching (2nd etching) from the back side to manufacture a semiconductor device. This method is disclosed.
  • a semiconductor device manufactured by the method described in Patent Document 1 is characterized in that a terminal independent of a plate-like lead frame material is formed.
  • Each terminal is fixed with a sealing resin, and the adhesion strength between the terminal and the sealing resin depends on the contact area between the terminal and the sealing resin.
  • the terminal has a circular or square cross section.
  • the package thickness and lead frame thickness are reduced, or the standoff (the distance from the bottom surface of the sealing resin to the mounting substrate surface) is increased. Since the adhesion between the resin and the terminal is reduced, the strength of the terminal is not ensured, and the terminal is lost and the reliability of the semiconductor device is lowered.
  • the present invention has been made in view of such circumstances, and a lead frame capable of obtaining a highly reliable semiconductor device by improving the adhesion between a terminal and a sealing resin, and the lead frame.
  • An object of the present invention is to provide a semiconductor device using the above, an intermediate product thereof, and a manufacturing method thereof.
  • the present invention provides the following. (1) Provided with a plurality of terminals having resin-sealed portions, at least one portion of the terminals being resin-sealed is a pentagonal or more polygonal column shape, or at least one notch or groove extending along the vertical direction A lead frame for a semiconductor device, characterized in that the lead frame has a shape of a deformed column having a periphery thereof.
  • the resin-sealed portions are in the shape of polygonal columns or irregular columns.
  • the plurality of terminals sealed with the resin have two or more different shapes of the polygonal columnar or irregular columnar terminals.
  • the terminal has a different cross-sectional shape between the resin-sealed portion and the non-resin-sealed portion.
  • the intermediate product of the semiconductor device refers to a product generated in the process of manufacturing a semiconductor device as a final product.
  • it refers to a product in which terminals that should protrude to the back side are not separated, and etching or the like is required to separate the back side plate portion using a pre-formed resist film in the final process.
  • a plurality of terminals having resin-sealed portions at least one portion of the terminals being resin-sealed is a pentagonal or more polygonal column shape, or at least one notch or groove extending along the vertical direction
  • the entire resin-sealed portion is in the shape of a polygonal column or an irregular column.
  • the plurality of terminals sealed with the resin have two or more different shapes of the polygonal columnar or irregular columnar terminals.
  • An upper terminal forming step of forming an upper terminal which is a polygonal column shape of five or more pentagons on the upper side of the lead frame material, or a deformed column shape having at least one notch or groove extending around in the vertical direction, and the lead frame material
  • a semiconductor element is mounted on the element mounting portion, and the upper terminal and the electrode of the semiconductor element are connected by a bonding wire, and then the semiconductor element, the bonding wire, and the upper terminal are sealed with a resin.
  • a method for manufacturing an intermediate product of a semiconductor device comprising: an intermediate product forming step for manufacturing a semiconductor device.
  • a semiconductor element is mounted on the element mounting portion, and the upper terminal and the electrode of the semiconductor element are connected by a bonding wire, and then the semiconductor element, the bonding wire, and the upper terminal are sealed with a resin.
  • a method for manufacturing a semiconductor device comprising: an intermediate product forming step for manufacturing the semiconductor device; and a terminal independent step for making a lower terminal of the intermediate product independent.
  • the semiconductor device using the lead frame, the intermediate product thereof, and the manufacturing method thereof at least one of the resin-sealed portions of the terminals extends in a polygonal column shape of five or more corners or in the vertical direction. Since it has a deformed columnar shape having two notches or grooves around it, the contact area between the terminal and the resin can be increased. Therefore, even if the package thickness is reduced, the lead frame thickness is reduced, or the standoff is increased, the terminal bonding strength can be ensured, and terminal loss can be prevented. As a result, the reliability of the semiconductor device as a product can be improved.
  • the present invention can be implemented without changing the conventional construction method and process flow by changing the pattern of etching and pressing, and can improve the bonding strength of terminals without adversely affecting the mounting reliability. Can be planned. Furthermore, depending on the case, by changing the shape for each independent terminal, it is possible to partially improve the bonding strength, particularly at the portion where the adhesion with the sealing resin is inferior. In addition, since the shapes of the terminals are different from each other, image recognition of the semiconductor device at the time of wire bonding is facilitated, and wiring errors can be prevented.
  • FIG. 1 is a front sectional view of a semiconductor device according to a first embodiment of the present invention.
  • (A) is a perspective view of a terminal of the semiconductor device, and
  • (B) is a perspective view of a modification thereof.
  • FIG. 6 is a front sectional view of a semiconductor device according to a second embodiment of the present invention. It is a perspective view of the terminal of the semiconductor device.
  • (A) to (C) are a bottom view and a perspective view of a resin-sealed portion of a terminal of a semiconductor device according to a modification of the first and second embodiments of the present invention.
  • (A) is a surface view of a lead frame used in a semiconductor device according to a third embodiment of the present invention
  • (B) is an enlarged plan view of terminals of the lead frame
  • (C) is a lead frame. It is an expansion perspective view of the terminal of a frame
  • (D) is an expansion side view of the corner
  • the semiconductor device 10 has a plurality of semiconductor elements 12 mounted on a central element mounting portion 11 and a plurality of semiconductor elements 12 arranged around the semiconductor elements 12.
  • a terminal 13 a bonding wire 14 that connects the surface of the terminal 13 and the electrode pad of the semiconductor element 12, and a substantially upper half of the terminal 13, a sealing resin 15 that seals the bonding wire 14 and the semiconductor element 12. is doing.
  • the shape of the portion 16 surrounded and encapsulated by the sealing resin 15 in the substantially upper half of the terminal 13 is a hexagonal column shape (an example of a polygonal column shape of pentagon or more), and the exposed portion 18 in the substantially lower half is It is cylindrical.
  • the polygonal column shape referred to here does not only refer to the shape of a perfect polygonal column, but also includes a shape in which the central part in the vertical direction is slightly narrower than both ends in the vertical direction.
  • the terminal 13 according to the first embodiment of the present invention has a resin-sealed portion 16 having a polygonal columnar shape, so that the contact area with the sealing resin 15 is increased and the terminal 13 is firmly sealed. It is fixed to the resin 15.
  • FIG. 2B shows a terminal 13 ′ according to a modification.
  • the terminal 13 ′ according to the modification has a deformed column shape in which a groove portion 33 including a plurality of concave portions and convex portions extending in the vertical direction is formed around the resin-sealed portion 16 ′.
  • the upper surface (front surface) 19 of the terminal 13 serving as the wire bonding portion is subjected to, for example, gold plating (an example of noble metal plating) on a nickel-plated layer, and the lower surfaces of the terminal 13 and the element mounting portion 11.
  • the (bottom surfaces) 21 and 22 are also subjected to gold plating (an example of noble metal plating) on a nickel-plated layer, for example.
  • the element mounting portion 11 is about half the thickness of the terminal 13, and the semiconductor element 12 is mounted via the conductive adhesive 23.
  • the semiconductor device 25 according to the second embodiment shown in FIGS. 3 and 4 will be described.
  • the semiconductor device 25 according to the second embodiment is different from the semiconductor device 10 according to the first embodiment in that the terminals 26 and 27 are arranged in four rows on one side and the terminals 26 having different shapes are provided. 27, the same components are denoted by the same reference numerals, and detailed description thereof is omitted (hereinafter the same).
  • the resin-sealed portion 28 of the terminal 26 used in the semiconductor device 25 has a hexagonal column shape, and the hexagonal shape of the upper surface 29 is the same as the cross-sectional shape of the resin-sealed portion 26. That is, the resin-sealed portion 28 has a certain thickness unlike the first embodiment.
  • the terminal 27 has a deformed column shape in which a groove portion 33 including a plurality of concave portions and convex portions extending in the vertical direction is formed.
  • the exposed portions 30 and 34 are circular in cross section, and the central portion in the vertical direction is slightly thinner than the both ends in the vertical direction, as in the first embodiment.
  • the cross-sectional shape of the resin-sealed portions 28 and 32 of the terminals 26 and 27 is changed, and two or more kinds of polygonal columnar shapes or irregular columnar shapes are selected. Terminals with different shapes can be used, and the shape of the wire bonding portion can be changed according to the application.
  • the shapes of the resin-sealed portions 16, 28, and 32 are not limited to the shapes exemplified in the semiconductor devices 10 and 25 described above.
  • the terminals 13, 26, and 27 have a predetermined terminal height and a predetermined terminal pitch, and the length of the circumference of the cross section is longer than the circumference of a circle or a rectangle, any shape can be applied.
  • the contact area between the terminal and the resin can be increased, so that the adhesion between the sealing resin 15 and the terminals 13, 26, 27 is improved.
  • a notch or groove 47 is formed as shown in FIG. 5A, and recesses (or grooves) 48 and 49 are formed in the periphery as shown in FIGS. Good.
  • reference numerals 50, 51, and 52 denote only portions that are resin-sealed, and the exposed portions are omitted.
  • the cross-sectional shape of the exposed portions 18, 30, and 34 is circular, but the present invention is not limited to a circular shape, and is a triangle, a polygon including a quadrangle, an ellipse, an ellipse, or a concave or convex portion around it. Any of the shapes having
  • FIG. 6 shows a lead frame 36 (material is copper or copper alloy) used in the semiconductor device according to the third embodiment.
  • the lead frame 36 has terminals 37 which are resin-sealed in an area array with the element mounting portion 11 at the center.
  • the resin-sealed terminal 37 has a deformed columnar shape in which the cross section is formed by providing a cut-out 38 of a circular arc (1/4 circle) at a rectangular corner. It has become.
  • a flat plate 39 is formed as shown in FIG.
  • FIG. 7A a plate-like lead frame material 41 is prepared.
  • FIG. 7B the pattern 42 on the upper surface 19 of the terminal 13 and the front and back surfaces of the lead frame material 41 are arranged.
  • a pattern 43 having the lower surface 21 of the terminal 13 and the lower surface 22 of the element mounting portion 11 is formed.
  • a single semiconductor device is described for ease of explanation, but in reality, a plurality of semiconductor devices are formed side by side on a single lead frame material 41.
  • the shape of the space portion of the pattern on the upper surface 19 of the terminal 13 is not a circle or a quadrangle, but is a pentagon or more polygon or a shape having one or a plurality of notches or grooves on the periphery. (That is, a region where a wire bonding portion is formed).
  • etching resistant plating 44, 45 is performed.
  • the etching-resistant plating 44 has a polygon having a pentagon or more or a shape having one or a plurality of notches or grooves around the polygon.
  • etching resistant film 46 is attached to the back surface of the lead frame material 41 so that the back surface of the lead frame material 41 is not eroded by the etching solution.
  • half etching (1st etching) is performed on the surface side of the lead frame material 41 to form a resin-encapsulated portion 16 (upper half of the terminal 13, upper terminal).
  • the cover sheet 46 is removed.
  • the cover sheet 46 may be removed at any time before the second etching (2nd etching).
  • the lead frame is manufactured through the steps so far.
  • the semiconductor element 12 is mounted via the conductive adhesive 23 in the center of the element mounting portion 11 formed by half-etching the lead frame material 41, and the peripheral terminals
  • the wire bonding portion formed on the upper surface 19 of 13 and the electrode pad of the semiconductor element 12 are wire bonded.
  • the upper half of the lead frame material 41 that is, the portion 16 of the terminal 13 that is resin-sealed, the bonding wire 14, and the semiconductor element 12 are resin-sealed.
  • Each terminal 13 is connected by a flat plate in the lower half, which is an intermediate product in the present invention.
  • the lower half of the lead frame material 41 is etched (2nd etching) to form exposed portions 18 (lower terminals) on the terminals 13, and each terminal 13 is electrically connected. Make them independent. As a result, the semiconductor device 10 shown in FIG. 1 is obtained.
  • the entire resin-sealed portion 16 (that is, from the upper end to the lower end of the resin-sealed portion of the terminal 13) has a polygonal column shape or an irregular column shape, and the sealing resin 15 The more exposed part is cylindrical, but the entire terminal 13 including the part that is not resin-sealed from the upper end to the lower end can also be formed into a polygonal columnar shape or an irregular columnar shape.
  • the resin-sealed part 16 of the terminal 13 has a substantially constant thickness.
  • the upper part of the element mounting part is half-etched.
  • the present invention is not limited to this form, and the element mounting part may be left at the same height as the terminal without being half-etched by 1st etching.
  • the periphery of the element mounting portion is also formed in the same shape as the periphery of the terminal.
  • the contact area between the terminal and the resin can be enlarged, even if the package thickness is reduced, the lead frame thickness is reduced, or the standoff is increased, Terminal strength can be ensured, and loss of terminals can be prevented. As a result, the reliability of the semiconductor device as a product can be improved.
  • SYMBOLS 10 Semiconductor device, 11: Element mounting part, 12: Semiconductor element, 13, 13 ': Terminal, 14: Bonding wire, 15: Sealing resin, 16, 16': Resin-sealed part, 18, 18 ' : Exposed portion, 19: upper surface, 21, 22: lower surface, 23: conductive adhesive, 25: semiconductor device, 26, 27: terminal, 28: resin-sealed portion, 29: upper surface, 30: exposed portion, 32: Resin-sealed portion, 33: Groove portion, 34: Exposed portion, 36: Lead frame, 37: Terminal, 38: Notch, 39: Flat plate, 41: Lead frame material, 42, 43: Pattern, 44, 45: Etching-resistant plating, 46: Cover sheet, 47: Groove, 48, 49: Recess (or groove), 50, 51, 52: Resin-sealed portion

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　一方が樹脂封止される複数の端子１３を備えた半導体装置１０用のリードフレームにおいて、端子１３の樹脂封止される部分１６が、五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状である。この樹脂封止される部分１６の形成はエッチング加工又はプレス加工によって行われ、端子１３の下半分の露出部分１８の形成はエッチング加工によって行われる。

Description

リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
　本発明は、封止樹脂との密着性を高めた半導体装置に使用するリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法に関する。
　特許文献１には、板状のリードフレーム材の表面のボンディング端子等を形成する領域に貴金属めっきを行ってレジスト膜を形成し、表面側から厚さの半分程度までエッチング（１ｓｔエッチング）を行い、半導体素子を搭載した後にワイヤボンディングを行い、リードフレーム材の裏半分を残して樹脂封止し、裏面側から選択的にエッチング（２ｎｄエッチング）して隣接した端子を切り離し、半導体装置を製造するという方法が開示されている。
特開２００１－２４１３５号公報
　特許文献１記載の方法で製造された半導体装置は、板状のリードフレーム材から独立した端子が形成されることを特徴とする。各端子は封止樹脂で固定されており、端子と封止樹脂の密着強度は、端子と封止樹脂との接触面積に依存する。通常、端子の断面は円形又は四角形状を有している。しかしながら、近年の半導体装置の小型化・高密度化の要請に伴って、パッケージ厚やリードフレーム厚を薄くしたり、スタンドオフ（封止樹脂底面から実装基板表面までの距離をいう）を高くすると、樹脂と端子の密着性が減少してしまうため、端子強度が確保されず、端子が欠落して半導体装置の信頼性が低下してしまうということがあった。
　本発明は、かかる事情に鑑みてなされたものであり、端子と封止樹脂との密着性の向上を図ることにより、信頼性の高い半導体装置を得ることを可能とするリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法を提供することを目的とする。
　上記目的を解決するために、本発明によれば以下が提供される。
（１）樹脂封止される部分を有する複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は、上下方向に沿ってのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状であることを特徴とする半導体装置用のリードフレーム。
（２）（１）のリードフレームにおいて、前記樹脂封止される部分の全部が前記多角柱状又は異形柱状である。
（３）（１）のリードフレームにおいて、前記樹脂封止される複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有する。
（４）（１）のリードフレームにおいて、前記端子は前記樹脂封止される部分と樹脂封止されない部分とで異なる断面形状を有する。
（５）（１）のリードフレームを有する半導体装置の中間製品。ここで、半導体装置の中間製品とは、最終製品となる半導体装置を製造する場合の過程で生じる製品をいう。例えば、裏面側に突出するはずの端子が分離されておらず、最終工程で裏面側の板部分を予め形成されたレジスト膜を用いて分離するためにエッチング等を必要とする製品をいう。
（６）（１）のリードフレームを有する半導体装置。
（７）樹脂封止される部分を有する複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は、上下方向に沿ってのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状であるリードフレームの製造方法であって、前記多角柱状又は異形柱状の端子を、エッチング加工又はプレス加工によって形成することを特徴とするリードフレームの製造方法。
（８）（７）のリードフレームの製造方法において、前記樹脂封止される部分の全部が前記多角柱状又は異形柱状である。
（９）（７）のリードフレームの製造方法において、前記樹脂封止される複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有する。
（１０）リードフレーム材の上側に五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状である上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程とを有することを特徴とする半導体装置の中間製品の製造方法。
（１１）リードフレーム材の上側に五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状である上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程と、前記中間製品の下側端子を独立させる端子独立工程とを有することを特徴とする半導体装置の製造方法。
　本発明に係るリードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法においては、端子の樹脂封止される部分を五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状としたので、端子と樹脂との接触面積を拡大させることができる。よって、パッケージ厚を薄くしたり、リードフレーム厚を薄くしたり、スタンドオフを高くしたりしても、端子の接合強度を確保することができ、端子の欠落を防止することができる。その結果、製品となる半導体装置の信頼性を向上させることができる。
　また、本発明は、エッチングやプレスのパターンを変更することで、従来の工法や工程フローを変えることなく実施することができ、実装信頼性に悪影響を与えることなく、端子の接合強度の向上を図ることができる。
　さらに、場合によっては、独立端子毎に形状を変えることで、特に封止樹脂との密着が劣る部位の接合強度を部分的に向上させることが可能となる。そのうえ、端子の形状が互いに異なるので、ワイヤボンディングの際の半導体装置の画像認識が容易になり、配線ミスを防止することができる。
本発明の第１の実施の形態に係る半導体装置の正断面図である。 （Ａ）は同半導体装置の端子の斜視図であり、（Ｂ）はその変形例の斜視図である。 本発明の第２の実施の形態に係る半導体装置の正断面図である。 同半導体装置の端子の斜視図である。 （Ａ）～（Ｃ）はいずれも本発明の第１，２の実施の形態の変形例に係る半導体装置の端子の樹脂封止される部分の底面図及び斜視図である。 （Ａ）は本発明の第３の実施の形態に係る半導体装置に使用するリードフレームの表面図であり、（Ｂ）は同リードフレームの端子の拡大平面図であり、（Ｃ）は同リードフレームの端子の拡大斜視図であり、（Ｄ）は同リードフレームの角部の拡大側面図である。 本発明の一実施の形態に係る半導体装置の製造方法の工程説明図である。
　添付した図面を参照しつつ、本発明を具体化した実施の形態について説明する。
　図１、図２に示すように、本発明の第１の実施の形態に係る半導体装置１０は、中央の素子搭載部１１上に載置された半導体素子１２と、その周囲に複数配置された端子１３と、端子１３の表面と半導体素子１２の電極パッドをそれぞれ連結するボンディングワイヤ１４と、端子１３の略上半分、ボンディングワイヤ１４及び半導体素子１２を樹脂封止する封止樹脂１５とを有している。
　ここで、端子１３の略上半分の封止樹脂１５で取り囲まれて樹脂封止される部分１６の形状は六角柱状（五角以上の多角柱状の一例）であり、略下半分の露出部分１８は円柱状である。なお、図２の（Ａ）のように、樹脂封止される部分１６がエッチングによって形成されると、その側面も浸食されて、上下方向の中央部が上下方向両端部よりも若干細くなる。したがって、ここで言う多角柱状とは、完全な多角柱の形状のみを言うのではなく、上下方向の中央部が上下方向両端部よりも若干細くなった形状も含む。
　このように、本発明の第１の実施形態に係る端子１３は、樹脂封止される部分１６が多角柱状となっているので、封止樹脂１５との接触面積が増加し、強固に封止樹脂１５に固定される。
　また、図２の（Ｂ）には変形例に係る端子１３´を示す。変形例に係る端子１３´は、樹脂封止される部分１６´の周囲に上下方向にのびる複数の凹部及び凸部からなる溝部３３が形成された異形柱状となっている。この変形例でもまた、樹脂封止される部分１６´をエッチングによって形成することによって、その側面も侵食されて、上下方向の中央部が上下方向の両端部よりも若干細くなる。なお、１８´は端子１３´の円柱状の露出部分である。
　なお、ワイヤボンディング部となる端子１３の上面（表面）１９には、例えば、ニッケルめっきを施した層の上に金めっき（貴金属めっきの一例）が施され、端子１３及び素子搭載部１１の下面（底面）２１、２２にも、例えば、ニッケルめっきを施した層の上に金めっき（貴金属めっきの一例）が施される。また、この半導体装置１０においては、素子搭載部１１の厚みは端子１３の厚みの半分程度であり、導電性接着剤２３を介して半導体素子１２が搭載されている。
　続いて、図３、図４に示す第２の実施の形態に係る半導体装置２５について説明する。第２の実施の形態に係る半導体装置２５が第１の実施の形態に係る半導体装置１０と相違する点は、端子２６、２７が片側４列になっていること、及び異なる形状の端子２６、２７を有することであるので、同一の構成要素には同一の番号を付してその詳しい説明を省略する（以下、同じ）。この半導体装置２５に使用する端子２６の樹脂封止される部分２８は六角柱状であり、上面２９の六角形の形状は樹脂封止される部分２６の断面形状と同一である。すなわち、樹脂封止される部分２８は、第１の実施の形態と異なり、一定の太さを有する。端子２７は上下方向にのびる複数の凹部及び凸部からなる溝部３３が形成された異形柱状となっている。露出部分３０、３４は断面円形状となって、第１の実施の形態と同様に、その上下方向の中央部分は上下方向の両端部に比べて若干細くなっている。
　このように、一つのリードフレーム及びこれを利用した半導体装置２５において、端子２６、２７の樹脂封止される部分２８、３２の断面形状を変えて、多角柱状又は異形柱状のうち２種類以上の異なる形状の端子とすることができ、用途に合わせてワイヤボンディング部の形状を変えることができる。
　なお、端子１３、２６、２７において、樹脂封止される部分１６、２８、３２の形状は、以上に示す半導体装置１０、２５において例示した形状に限定されない。端子１３、２６、２７が所定の端子高さ及び所定の端子ピッチを有するのであり、かつ、断面の周囲の長さが円形あるいは四角形の周囲の長さより長いものであれば、いかなる形状でも適用できる。このような構成であれば、端子と樹脂との間の接触面積を増やすことができるので、封止樹脂１５と端子１３、２６、２７との間の密着性が向上する。好ましくは、図５の（Ａ）に示すように切欠き又は溝部４７が、図５の（Ｂ）、（Ｃ）に示すように凹部（又は溝部）４８、４９が周囲に形成されているとよい。なお、図５において、５０、５１、５２はそれぞれ樹脂封止される部分のみを示し、露出部分は省略されている。このように形成することによって、封止樹脂１５との密着性がさらに向上する。
　また、露出部分１８、３０、３４の断面形状は円形であったが、本発明は円形に限定されるものではなく、三角形、四角形を含む多角形、楕円、長円、周囲に凹部又は凸部を有する形状のいずれであってもよい。
　図６は第３の実施の形態に係る半導体装置に使用するリードフレーム３６（材料は銅、又は銅合金）を示す。図６の（Ａ）に示すようにリードフレーム３６は、素子搭載部１１を中央にして、エリアアレイ状に樹脂封止される端子３７が並んでいる。図６の（Ｂ）、（Ｃ）に示すように、樹脂封止される端子３７は、その断面が長方形の角に円弧（１／４円）の切欠き３８を設けて形成される異形柱状となっている。なお、この実施の形態においては、リードフレーム３６の露出部分は形成されていないので、図６の（Ｄ）に示すように、平板３９となっている。この後、中央の素子搭載部１１に半導体素子１２を搭載した後、ワイヤボンディングを行い、半導体素子１２、ボンディングワイヤ１４、端子３７を樹脂封止して、中間製品を形成する。その後、裏面側から各端子３７を独立化するエッチングを行って、半導体装置が完成する。
　続いて、図７を参照しながら、本発明の一実施の形態に係るリードフレームを用いた半導体装置１０の製造方法について説明する。図７の（Ａ）に示すように、板状のリードフレーム材４１を用意し、図７の（Ｂ）に示すように、リードフレーム材４１の表裏に、端子１３の上面１９のパターン４２並びに端子１３の下面２１と素子搭載部１１の下面２２を有するパターン４３を形成する。なお、この実施の形態においては、説明を容易にするため、一つの半導体装置について説明するが、実際は複数の半導体装置が一枚のリードフレーム材４１に縦横に並んで形成される。
ここで、端子１３の上面１９のパターンの空間部（即ち、パターンがない部分）の形状は、円形や四角形ではなく、五角形以上の多角形又は周囲に１又は複数の切欠き若しくは溝部を有する形状（即ち、ワイヤボンディング部を形成する領域）とする。
　そして、図７の（Ｃ）に示すように、このパターン４２、４３を利用して、下地めっき（通常ニッケルめっき）を行った後、耐エッチングめっき（通常、貴金属めっき）４４、４５を行う。なお、リードフレーム材４１の裏面については、裏面からのエッチングに耐えるものであれば、貴金属めっきの必要はなく、例えば、ニッケルめっき、錫めっき等でもよい。従って、耐エッチングめっき４４は、五角形以上の多角形又は周囲に１又は複数の切欠き若しくは溝部を有する形状となる。
　次に、図７の（Ｄ）に示すように、表裏のレジスト膜を除去して、耐エッチングめっき４４、４５を残して、リードフレーム材４１を露出させる。そして、図７の（Ｅ）に示すように、リードフレーム材４１の裏面にカバーシート（耐エッチング膜）４６を貼り付け、リードフレーム材４１の裏面がエッチング液によって浸食されないようにする。
　図７の（Ｆ）に示すように、リードフレーム材４１の表面側にハーフエッチング（１ｓｔエッチング）を行い、樹脂封止される部分１６（端子１３の上半分、上側端子）を形成する。次に、図７の（Ｇ）に示すように、カバーシート４６を外す。なお、カバーシート４６の除去は第２回目のエッチング（２ｎｄエッチング）の前であれば、いつ行ってもよい。ここまでの工程で、リードフレームが製造される。
　この後、図７の（Ｈ）に示すように、リードフレーム材４１をハーフエッチングして形成した素子搭載部１１の中央に半導体素子１２を導電性接着剤２３を介して搭載し、周囲の端子１３の上面１９に形成されるワイヤボンディング部と、半導体素子１２の電極パッドとをワイヤボンディングする。
　そして、図７の（Ｉ）に示すように、リードフレーム材４１の上半分、即ち、端子１３の樹脂封止される部分１６、ボンディングワイヤ１４、半導体素子１２を樹脂封止する。各端子１３は下側半分の平板で繋がっており、本発明における中間製品となる。
　次に、図７の（Ｊ）に示すように、リードフレーム材４１の下半分をエッチング（２ｎｄエッチング）して、端子１３に露出部分１８（下側端子）を形成し、各端子１３を電気的に独立させる。これによって、図１に示す半導体装置１０となる。
　なお、前記実施の形態においては、樹脂封止される部分１６の全部（即ち、端子１３の樹脂封止される部分の上端から下端まで）が多角柱状又は異形柱状となって、封止樹脂１５より露出する部分は円柱状となっているが、樹脂封止されない部分も含む端子１３の上端から下端まで全部を多角柱状又は異形柱状とすることもできる。
　また、図７の（Ｊ）の工程の後に、露出した端子１３を酸化から護るために、樹脂コーティング、無電解めっき等をすることもできる。更には、前記実施の形態においては、端子１３の樹脂封止される部分１６の形成はエッチング加工によって行ったが、プレス加工によって形成することもできる。この場合、第２の実施の形態に係る半導体装置２５のように、端子の樹脂封止される部分は略一定の太さを有する。
　また、前記実施の形態では、素子搭載部の上部がハーフエッチングされているが、この形態に限られず、１ｓｔエッチングで素子搭載部をハーフエッチングせずに端子と同じ高さに残してもよい。この場合、素子搭載部の周囲も端子周囲と同じ形状に形成する。これにより、素子搭載部と封止樹脂との密着性が増して、より信頼性が向上する。
　本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
　本出願は、2008年11月25日出願の日本特許出願（特願2008－299726）に基づくものであり、その内容はここに参照として取り込まれる。
　本発明に係るリードフレームによれば、端子と樹脂との接触面積を拡大させることができるので、パッケージ厚を薄くしたり、リードフレーム厚を薄くしたり、スタンドオフを高くしたりしても、端子強度を確保することができ、端子の欠落を防止することができる。その結果、製品となる半導体装置の信頼性を向上させることができる。
１０：半導体装置、１１：素子搭載部、１２：半導体素子、１３、１３´：端子、１４：ボンディングワイヤ、１５：封止樹脂、１６、１６´：樹脂封止される部分、１８、１８´：露出部分、１９：上面、２１、２２：下面、２３：導電性接着剤、２５：半導体装置、２６、２７：端子、２８：樹脂封止される部分、２９：上面、３０：露出部分、３２：樹脂封止される部分、３３：溝部、３４：露出部分、３６：リードフレーム、３７：端子、３８：切欠き、３９：平板、４１：リードフレーム材、４２、４３：パターン、４４、４５：耐エッチングめっき、４６：カバーシート、４７：溝部、４８、４９：凹部（又は溝部）、５０、５１、５２：樹脂封止される部分

Claims (11)

  1. 　樹脂封止される部分を有する複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は、上下方向に沿ってのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状であることを特徴とする半導体装置用のリードフレーム。
  2. 　請求項１記載のリードフレームにおいて、前記樹脂封止される部分の全部が前記多角柱状又は異形柱状である。
  3. 　請求項１記載のリードフレームにおいて、前記樹脂封止される複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有する。
  4. 　請求項１記載のリードフレームにおいて、前記端子は前記樹脂封止される部分と樹脂封止されない部分とで異なる断面形状を有する。
  5. 　請求項１記載のリードフレームを有する半導体装置の中間製品。
  6. 　請求項１記載のリードフレームを有する半導体装置。
  7. 　樹脂封止される部分を有する複数の端子を備え、前記端子の少なくとも樹脂封止される部分が、五角以上の多角柱状、又は、上下方向に沿ってのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状であるリードフレームの製造方法であって、前記多角柱状又は異形柱状の端子を、エッチング加工又はプレス加工によって形成することを特徴とするリードフレームの製造方法。
  8. 　請求項７記載のリードフレームの製造方法において、前記樹脂封止される部分の全部が前記多角柱状又は異形柱状である。
  9. 　請求項７記載のリードフレームの製造方法において、前記樹脂封止される複数の端子が、２種類以上の異なる形状の前記多角柱状又は異形柱状の端子を有する。
  10. 　リードフレーム材の上側に五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状である上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程とを有することを特徴とする半導体装置の中間製品の製造方法。
  11. 　リードフレーム材の上側に五角以上の多角柱状、又は上下方向にのびる少なくとも１つの切欠き若しくは溝部を周囲に有する異形柱状である上側端子を形成する上側端子形成工程と、前記リードフレーム材の素子搭載部に半導体素子を搭載して前記上側端子と前記半導体素子の電極との間をボンディングワイヤで連結した後、前記半導体素子、前記ボンディングワイヤ及び前記上側端子を樹脂封止して中間製品を製造する中間製品形成工程と、前記中間製品の下側端子を独立させる端子独立工程とを有することを特徴とする半導体装置の製造方法。
PCT/JP2009/069814 2008-11-25 2009-11-24 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法 WO2010061826A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980146480XA CN102224587A (zh) 2008-11-25 2009-11-24 引线框、使用该引线框的半导体装置、该半导体装置的中间产品以及它们的制造方法
US13/129,649 US8680657B2 (en) 2008-11-25 2009-11-24 Lead frame, semiconductor apparatus using this lead frame, intermediate product thereof and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-299726 2008-11-25
JP2008299726A JP2010129591A (ja) 2008-11-25 2008-11-25 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法

Publications (1)

Publication Number Publication Date
WO2010061826A1 true WO2010061826A1 (ja) 2010-06-03

Family

ID=42225699

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/069814 WO2010061826A1 (ja) 2008-11-25 2009-11-24 リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法

Country Status (4)

Country Link
US (1) US8680657B2 (ja)
JP (1) JP2010129591A (ja)
CN (1) CN102224587A (ja)
WO (1) WO2010061826A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916421B2 (en) * 2011-08-31 2014-12-23 Freescale Semiconductor, Inc. Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits
CN104659006B (zh) * 2013-11-19 2017-11-03 西安永电电气有限责任公司 一种塑封式ipm引线框架结构
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
US11211320B2 (en) * 2019-12-31 2021-12-28 Texas Instruments Incorporated Package with shifted lead neck

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US7049177B1 (en) * 2004-01-28 2006-05-23 Asat Ltd. Leadless plastic chip carrier with standoff contacts and die attach pad
JP3780122B2 (ja) 1999-07-07 2006-05-31 株式会社三井ハイテック 半導体装置の製造方法
JP3778773B2 (ja) 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
JP3668101B2 (ja) * 2000-07-05 2005-07-06 三洋電機株式会社 半導体装置
JP2005303039A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP4091050B2 (ja) * 2005-01-31 2008-05-28 株式会社三井ハイテック 半導体装置の製造方法
JP4032063B2 (ja) * 2005-08-10 2008-01-16 株式会社三井ハイテック 半導体装置の製造方法
JP4205135B2 (ja) 2007-03-13 2009-01-07 シャープ株式会社 半導体発光装置、半導体発光装置用多連リードフレーム
JP2008263018A (ja) * 2007-04-11 2008-10-30 Sumitomo Metal Mining Package Materials Co Ltd 半導体装置用基板及び半導体装置
US20090230524A1 (en) * 2008-03-14 2009-09-17 Pao-Huei Chang Chien Semiconductor chip package having ground and power regions and manufacturing methods thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015668A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ
JP2003174136A (ja) * 2001-12-07 2003-06-20 Aoi Electronics Co Ltd 樹脂モールド半導体装置

Also Published As

Publication number Publication date
US20110272793A1 (en) 2011-11-10
CN102224587A (zh) 2011-10-19
JP2010129591A (ja) 2010-06-10
US8680657B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
US6465734B2 (en) Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member
US8159055B2 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US6841854B2 (en) Semiconductor device
TWI741021B (zh) 導線架及電子組件裝置
JP4091050B2 (ja) 半導体装置の製造方法
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
JP2008171938A (ja) 半導体装置及び半導体装置の製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
WO2010061826A1 (ja) リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP6964477B2 (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
TW201737430A (zh) 引線框架、半導體裝置及引線框架的製造方法
JP2000150702A (ja) 半導体装置の製造方法
US20040262752A1 (en) Semiconductor device
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP4288277B2 (ja) 半導体装置
JP2007048911A (ja) 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置
JP2007109914A (ja) 半導体装置の製造方法
JP4176092B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP6967190B2 (ja) リードフレーム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980146480.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09829074

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13129649

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09829074

Country of ref document: EP

Kind code of ref document: A1