JP6757274B2 - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP6757274B2
JP6757274B2 JP2017028222A JP2017028222A JP6757274B2 JP 6757274 B2 JP6757274 B2 JP 6757274B2 JP 2017028222 A JP2017028222 A JP 2017028222A JP 2017028222 A JP2017028222 A JP 2017028222A JP 6757274 B2 JP6757274 B2 JP 6757274B2
Authority
JP
Japan
Prior art keywords
recess
frame
outer frame
lead frame
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017028222A
Other languages
English (en)
Other versions
JP2018133533A (ja
Inventor
金子　健太郎
健太郎 金子
吉雄 古畑
吉雄 古畑
光春 佐藤
光春 佐藤
俊男 増田
俊男 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017028222A priority Critical patent/JP6757274B2/ja
Priority to TW107103840A priority patent/TWI745539B/zh
Priority to US15/890,675 priority patent/US10276478B2/en
Priority to CN201810135575.2A priority patent/CN108461471B/zh
Publication of JP2018133533A publication Critical patent/JP2018133533A/ja
Application granted granted Critical
Publication of JP6757274B2 publication Critical patent/JP6757274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67363—Closed carriers specially adapted for containing substrates other than wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレーム及びその製造方法に関する。
従来、半導体チップなどの電子部品を実装するためのリードフレームがある。そのようなリードフレームでは、ダイパッドの上に搭載された半導体チップが周囲のリードにワイヤによって接続され、半導体チップ及びワイヤが封止樹脂で封止される。
特開２００４−３１９８１６号公報 特開２０１３−５８６９３号公報
後述する予備的事項で説明するように、長手状の外枠を備えたリードフレームをフレームストッカに保管する際に、外枠の長手方向の側面の直角部分がフレームストッカの内壁に接触して擦れてバリが発生する課題がある。
外枠の側面からのバリの発生を防止できる新規な構造のリードフレーム及びその製造方法を提供することを目的とする。
以下の開示の一観点によれば、矩形状の外枠と、前記外枠の上面から側面にかけて形成された第１凹部と、前記外枠の下面から側面にかけて形成された第２凹部とを有し、前記第１凹部及び前記第２凹部の各側壁と側面とが接する部分がそれぞれ曲面状であるリードフレームが提供される。
また、その開示の他の観点によれば、複数のフレーム領域が区画された金属板を用意する工程と、前記金属板の両面側の前記フレーム領域に、フレーム部材を得るためのレジスト層をそれぞれパターニングする工程と、前記レジスト層をマスクにして前記金属板を両面側からウェットエッチングすることにより、矩形状の外枠と、前記外枠の上面から側面にかけて形成される第１凹部と、前記外枠の下面から側面にかけて形成される第２凹部とを含むフレーム部材を前記複数のフレーム領域に形成する工程と、前記レジスト層を除去する工程と、前記複数のフレーム領域に配置された前記フレーム部材を分離して、個々のリードフレームを得る工程とを有し、前記第１凹部及び前記第２凹部の各側壁と前記側面とが接する部分がそれぞれ曲面状に形成されるリードフレームの製造方法が提供される。
以下の開示によれば、リードフレームは、矩形状の外枠を備えている。外枠の長手方向の外端部の上面から側面にかけて第１凹部が形成されている。また、外枠の長手方向の外端部の下面から側面にかけて第２凹部が形成されている。
そして、第１凹部及び第２凹部の各側壁と外端部の側面とが接する部分がそれぞれ曲面状になっている。
これにより、リードフレームの外枠の側面の直角部分を少なくすることができる。よって、リードフレームをフレームストッカに入れたり出したりする際に、リードフレームの外枠の側面からのバリの発生を低減させることができる。
また、リードフレームの外枠の外端部に第１凹部及び第２凹部が所定の間隔を空けて並んで配置されるため、外枠の側面の上端及び下端の直角部分の長さを小さくすることができる。
これにより、リードフレームのダイパッドとリード及びリード同士が飛散したバリを介して電気ショートすることが防止される。
図１（ａ）及び（ｃ）は予備的事項のリードフレームを説明するための平面図及び斜視図であるである。 図２は実施形態のリードフレームを示す平面図である。 図３は図２のリードフレームの長手方向の外枠の側面を示す部分拡大斜視図である。 図４（ａ）及び（ｂ）は図２のリードフレームの長手方向の外枠の側面を示す部分平面図である。 図５は図４（ａ）の第１凹部の変形例を示す部分平面図である。 図６（ａ）は図３のＩ−Ｉに沿った断面図、図６（ｂ）は図３のＩＩ−ＩＩに沿った断面図、図６（ｃ）は図３のＩＩＩ−ＩＩＩＩに沿った断面図である。 図７はフレームストッカに図２のリードフレームが保管される様子を示す断面図及び部分斜視図である。 図８は実施形態のリードフレームの製造方法を示す平面図（その１）である。 図９（ａ）及び（ｂ）は実施形態のリードフレームの製造方法を示す平面図（その２）である。 図１０（ａ）及び（ｂ）は実施形態のリードフレームの製造方法を示す断面図（その３）である。 図１１（ａ）及び（ｂ）は実施形態のリードフレームの製造方法を示す平面図（その４）である。 図１２は実施形態のリードフレームの製造方法を示す平面図（その５）である。 図１３は実施形態の電子部品装置を示す断面図である。 図１４は実施形態の変形例のリードフレームを示す断面図である。 図１５は実施形態の変形例の電子部品装置を示す断面図である。 図１６（ａ）〜（ｃ）はリードフレーム内の複数の製品領域の配置のバリエーションを示す平面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。
図１は、予備的事項に係るリードフレームを説明するための図である。予備的事項の記載は、発明者の個人的な検討内容であり、公知技術ではない技術内容を含む。
図１（ａ）に示すように、予備的事項に係るリードフレームは、外形が長方形状の外枠１００を備えている。外枠１００の内側には複数の製品領域Ｒが区画されており、各製品領域Ｒには、外枠１００に連結されたダイパッド及びリード（不図示）などが配置されている。
リードフレームは、半導体装置を構築する製造工程や搬送の間に金属製のフレームストッカ（不図示）に保管される。
フレームストッカの対向する側板の内壁には、上下方向に複数のレールが並んで設けられている。そして、フレームストッカの両側のレールの上にリードフレームの長手方向の外枠１００の両端部が配置されて、複数のリードフレームがフレームストッカに保管される。
リードフレームをフレームストッカに入れたり出したりする際に、リードフレームの長手方向の外枠１００の側面がフレームストッカの側板の内壁に接触して擦れる。
このため、リードフレームの外枠１００の側面及びフレームストッカの側板の内壁からバリが発生しやすい。リードフレームから発生するバリが分離すると、リードフレームのダイパッドやリードが配置された領域に飛散しやすい。
バリの長さが、ダイパッドとリードとの間隔及びリード間の間隔よりも長いと、ダイパッドとリード及びリード同士がバリを介して接続されるため、電気ショートが発生する。
この対策として、図１（ｂ）の部分斜視図に示すように、図１（ａ）のリードフレームの外枠１００の外端部の上面側及び下面側に厚みの途中まで第１凹部Ｃ１及び第２凹部Ｃ２を形成する手法がある。
これにより、リードフレームの外枠１００の側面の直角部分の長さが短くなるため、バリが発生するとしてもバリの長さが小さくなる。その結果、ダイパッドとリード及びリード同士がバリを介して接続されるリスクを低減させることができる。
しかし、第１凹部Ｃ１及び第２凹部Ｃ２の各内壁と外枠１００の側面とが接する部分（図１（ｂ）のＡで示される部分）が直角で尖って形成されるため、その部分からバリが発生しやすい。このため、図１（ｂ）のリードフレームの外枠１００の外端部の側面の構造よりもさらにバリの発生を抑制できる構造が望まれる。
以下に説明する実施形態のリードフレームでは、前述した課題を解消することができる。
（実施の形態）
図２〜図７は実施形態のリードフレームを説明するための図、図８〜図１２は実施形態のリードフレームの製造方法を説明するための図である。
図２に示すように、実施形態のリードフレーム１は、外形が長方形状（矩形状）の外枠１０と、外枠１０に連結する内枠１２とによって形成された枠構造を有している。外枠１０は、横方向に延びる一対の枠部の長さが縦方向に延びる一対の枠部の長さよりも長い長手形状を有する。
外枠１０と内枠１２とによって区画された各四角領域が一つの製品領域Ｒとなっている。
各製品領域Ｒの中央部には四角状のダイパッド２０が配置されている。また、ダイパッド２０の四隅にサポートバー２２がそれぞれ繋がっており、サポートバー２２は外枠１０及び内枠１２に連結されている。
このようして、ダイパッド２０は、４本のサポートバー２２によって外枠１０及び内枠１２に支持されている。
さらに、各製品領域Ｒのダイパッド２０の四辺に対向する外枠１０及び内枠１２には４本のリード２４がそれぞれ連結されている。各製品領域Ｒにおいて、リード２４は外枠１０及び内枠１２の内壁から内側のダイパッド２０側に向かって延在している。
図２のリードフレーム１の例では、製品領域Ｒが２×４個で設けられているが、一つのリードフレーム１に設けられる製品領域Ｒの数や配置は任意に設定することができる。
実施形態のリードフレーム１は、金属板が両面側からウェットエッチングされてパターン化されて製造される。リードフレーム１は、銅、銅合金、又は鉄・ニッケル合金などの金属板から形成される。好適には、リードフレーム１の上面、下面及び側面を含む全体に、電解めっきにより、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金層（Ａｕ）が形成されている。
あるいは、ワイヤボンディングされるリード２４の上面のみに、下から順に、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金層（Ａｕ）が形成されるようにしてもよい。
また、ニッケル（Ｎｉ）層／パラジウム（Ｐｄ）層／金層（Ａｕ）の代わりに、単層の銀（Ａｇ）層を電解めっきにより形成してもよい。
図３は、図２のリードフレーム１の外枠１０の外端部１０ａの側面（Ｂで示される部分）を拡大して示す部分拡大斜視図である。
図３に示すように、リードフレーム１の外枠１０は、上面Ｓ１、下面Ｓ２及び側面Ｓ３を備えている。そして、リードフレーム１の外枠１０の外端部１０ａの上面Ｓ１から側面Ｓ３にかけて複数の第１凹部Ｃ１が形成されている。第１凹部Ｃ１は、外枠１０の外端部１０ａの上面Ｓ１から厚みの途中まで形成され、水平方向の開口端が外枠１０の側面Ｓ３から露出している。
また同様に、リードフレーム１の外枠１０の外端部１０ａの下面Ｓ２から側面Ｓ３にかけて複数の第２凹部Ｃ２が形成されている。第２凹部Ｃ２は、外枠１０の外端部１０ａの下面Ｓ２から厚みの途中まで形成され、水平方向の開口端が外枠１０の側面Ｓ３から露出している。
複数の第１凹部Ｃ１及び第２凹部Ｃ２が外枠１０の外端部１０ａの側面Ｓ３に沿って所定の間隔を空けて並んで配置されている。そして、第１凹部Ｃ１は平面視で第２凹部Ｃ２の間に配置されている。このように、第１凹部Ｃ１と第２凹部Ｃ２とは、平面視で配置位置が互い違いになるように交互に設けられている。
図４（ａ）は図３を上面側からみた部分平面図であり、図４（ｂ）は図３を下面側からみた部分平面図である。図４（ａ）及び（ｂ）に示すように、第１凹部Ｃ１及び第２凹部Ｃ２は、平面視で曲面状の凹部に形成され、一例として平面視で半円状の凹部が示されている。
図３に図４（ａ）を加えて参照すると、第１凹部Ｃ１の側壁と外枠１０の外端部１０ａの側面Ｓ３とが接する部分が丸みを帯びたＲ形状面Ｃｓとなっている。このように、第１凹部Ｃ１の側壁と外枠１０の外端部１０ａの側面Ｓ３とが接する部分が曲面状になっている。
また同様に、図３に図４（ｂ）を加えて参照すると、第２凹部Ｃ２の側壁と外枠１０の外端部１０ａの側面Ｓ３とが接する部分が丸みを帯びたＲ形状面Ｃｓとなっている。第２凹部Ｃ２の側壁と外枠１０の外端部１０ａの側面Ｓ３とが接する部分が曲面状になっている。
このように、第１凹部Ｃ１及び第２凹部Ｃ２の水平方向の各開口端の側壁部分がそれぞれ丸みを帯びたＲ形状面Ｃｓになっている。
図４（ａ）及び（ｂ）では、図示を簡易にするため、第１凹部Ｃ１及び第２凹部Ｃ２の底面のラインが省略されている。
第１凹部Ｃ１及び第２凹部Ｃ２の各Ｒ形状面Ｃｓの丸みは、Ｒ０．０１ｍｍ〜Ｒ０．１ｍｍに設定される。Ｒ０．０１ｍｍとは、半径が０．０１ｍｍの円の円弧の形状に相当し、Ｒ０．１ｍｍとは、半径が０．１ｍｍの円の円弧の形状に相当する。
また、図４（ａ）に示すように、隣り合う第１凹部Ｃ１同士の間の外枠１０の側面Ｓ３の上端が平面視で直線状の平坦部Ｅｘとなっており、平坦部Ｅｘの幅Ｗ１は、例えば、０．０１ｍｍ〜０．１ｍｍである。外枠１０の側面Ｓ３の上端は、側面Ｓ３と上面Ｓ１とが接する部分である。
また同様に、図４（ｂ）に示すように、隣り合う第２凹部Ｃ２同士の間の外枠１０の側面Ｓ３の下端が平面視で直線状の平坦部Ｅｘとなっており、平坦部Ｅｘの幅Ｗ３は、例えば、０．０１ｍｍ〜０．１ｍｍである。外枠１０の側面Ｓ３の下端は、側面Ｓ３と下面Ｓ２とが接する部分である。
第１凹部Ｃ１の幅Ｗ２及び第２凹部Ｃ２の幅Ｗ４は、例えば、０．１ｍｍ〜０．２ｍｍに設定される。また、第１凹部Ｃ１の奥行の長さＬ１及び第２凹部Ｃ２の奥行の長さＬ２は、例えば、０．１ｍｍ〜０．２ｍｍに設定される。
ここで、本実施形態と違って、第１凹部Ｃ１同士の間、及び第２凹部Ｃ２同士の間の外枠１０の側面Ｓ３の上端及び下端を平面視でＲ形状面Ｃｓに繋がる半円状に形成する場合について言及する。この場合、金属板をウェットエッチングしてリードフレームを得る際に、外枠１０の側面の先端の位置が内部に後退してばらつきやすく、設計スペックの幅が安定して得られない。
さらには、画像認識でリードフレームの幅を測定する際に、外枠１０の外端ラインの認識が不鮮明になり、精度よく幅を測定できないことがある。
本実施形態では、第１凹部Ｃ１同士の間の外枠１０の側面Ｓ３の上端、及び第２凹部Ｃ２同士の間の外枠１０の側面Ｓ３の下端が平面視で平坦部Ｅｘとなっている。このため、金属板をウェットエッチングしてリードフレーム１を得る際に、平面視でリードフレーム１の外枠１０の両側の側面Ｓ３に直線部分が多くなるため、安定した幅を有するリードフレームが得られる。
また、リードフレーム１の外枠１０の外端ラインを鮮明に画像認識できるため、信頼性よく幅の測定を行うことができる。
図５は図４（ａ）の第１凹部Ｃ１の変形例を示す部分平面図である。図５に示すように、第１凹部Ｃ１を平面視で曲面状の凹部に形成すると共に、第１凹部Ｃ１の奥行の長さＬ１よりも幅Ｗ２を長くすることによってＲ形状面Ｃｓを穏やか曲面状としやすい。このため、バリ発生を抑制する観点からより好適な構造となる。外枠１０の下面側の第２凹部Ｃ２についても同様である。
また、図６（ａ）は図３の第１、第２凹部Ｃ１，Ｃ２の奥行の途中位置のＩ−Ｉに沿った断面図である。図６（ａ）に示すように、外枠１０の側面上部に形成された第１凹部Ｃ１と側面下部に形成された第２凹部Ｃ２とが横方向に交互に配置され、第１凹部Ｃ１が第２凹部Ｃ２の間の領域に配置されている。
第１凹部Ｃ１及び第２凹部Ｃ２は外枠１０の厚みの途中まで形成され、第１凹部Ｃ１と第２凹部Ｃ２とが連通しないように独立して形成される。
また、図６（ｂ）は図３のＩＩ−ＩＩに沿った断面図、図６（ｃ）は図３のＩＩＩ−ＩＩＩに沿った断面図である。後述するように、多面取り用の大型の金属板が両面側からウェットエッチングされて複数のリードフレームが得られる。
このため、図６（ｂ）に示すように、第１凹部Ｃ１の内壁及び第１凹部Ｃ１の下の外枠１０の側面は凹状曲面となって形成される。
また同様に、図６（ｃ）に示すように、第２凹部Ｃ２の内壁及び第２凹部Ｃ２の上の外枠１０の側面は凹状曲面となって形成される。
また、図２のリードフレーム１の上側の外枠１０の側面にも同様な第１凹部Ｃ１及び第２凹部Ｃ２が形成されている。このように、第１凹部Ｃ１及び第２凹部Ｃ２は、外枠１０の長手方向の両側の一対の外端部１０ａにそれぞれ形成されている。
図７には、本実施形態のリードフレーム１が保管されるフレームストッカ３０が示されている。フレームストッカ３０は、底板３２、天板３４及び側板３６から構築される箱体３８を備えている。箱体３８は正面が開口されており、箱体３８の対向する側板３６の内壁に複数のレール３６ａが設けられている。
フレームストッカ３０の箱体３８及びレール３６ａは、ステンレス鋼などの金属から形成される。
そして、図２のリードフレーム１がフレームストッカ３０に保管される。リードフレーム１の長手方向の外枠１０の両側の外端部１０ａがフレームストッカ３０の両側のレール３６ａの上に配置される。
図７の部分斜視図に示すように、リードフレーム１をフレームストッカ３０に入れたり出したりする際に、リードフレーム１の外枠１０の外端部１０ａの側面がフレームストッカ３０の側板３６の内壁に接触して擦れる。
このとき、本実施形態のリードフレーム１では、前述したように、リードフレーム１の外枠１０の外端部１０ａの上面側に第１凹部Ｃ１を形成し、下面側に第２凹部Ｃ２を形成している。さらに、第１凹部Ｃ１及び第２凹部Ｃ２の各内壁と外枠１０の側面とが接する部分が丸みを帯びたＲ形状面Ｃｓになっている。
これにより、第１凹部Ｃ１及び第２凹部Ｃ２の水平方向の開口端の各側壁部分からバリが発生することが防止される。
また、リードフレーム１の外枠１０の外端部１０ａの上面側及び下面側に第１凹部Ｃ１及び第２凹部Ｃ２を形成しているため、リードフレーム１の外枠１０の側面の上下端に直角部分が少なくなる。
これにより、リードフレーム１から発生するバリの量を低減させることができる。また、リードフレーム１からバリが生じるとしても、第１凹部Ｃ１同士の間、及び第２凹部Ｃ２同士の間に配置される外枠１０の側面の上下端の直角部分から発生するだけである。第１凹部Ｃ１同士の間隔、及び第２凹部Ｃ２同士の間隔を小さくすることにより、バリの長さを小さくすることができる。
好適には、図４（ａ）及び（ｂ）の平坦部Ｅｘの幅Ｗ１及び幅Ｗ３が、図２のリードフレーム１のダイパッド２０とリード２４との間隔、及びリード２４同士の間隔よりも小さく設定される。
これにより、リードフレーム１の平坦部Ｅｘからバリが発生してリードフレーム１の内部に飛散するとしても、ダイパッド２０とリード２４との間隔、及びリード２４同士の間隔よりもバリの長さが小さくなる。これにより、ダイパッド２０とリード２４との電気ショート、及びリード２４同士の電気ショートの発生が防止される。
また、本実施形態のリードフレーム１では、前述した図３で示したように、リードフレーム１の外枠１０の外端部１０ａの上面側の１凹部Ｃ１が平面視で下面側の第２凹部Ｃ２の間に配置され、配置位置が互い違いになるように交互に配置される。
本実施形態と違って、第１凹部Ｃ１と第２凹部Ｃ２とを対応する位置に配置する場合は、第１凹部Ｃ１及び第２凹部Ｃ２の両側領域に外枠１０の側面の上端から下端までの全体が配置される。
これに対して、本実施形態のように、第１凹部Ｃ１と第２凹部Ｃ２とを互い違いに配置することにより、第１凹部Ｃ１同士の間に外枠１０の側面の上部が配置され、第２凹部Ｃ２同士の間に外枠１０の側面の下部が配置される。
このように、外枠１０の側面の上部と下部とが互い違い配置されるため、フレームストッカ３０の側板３６の内壁に外枠１０が接触する際の接触面が実質的に分割されて接触位置の数を多くすることができる。これにより、外枠１０の側面の一つの接触位置にかかる機械応力が分散されて小さくなるため、バリの発生が抑制される。
また、リードフレーム１の外枠１０の側面の直角部分が少なくなるため、フレームストッカ３０の側板３６の内壁からのバリの発生も低減させることができる。
図２のリードフレーム１をフレームストッカ３０に保管する際には、リードフレーム１の短手方向の一対の外枠１０の側面は、フレームストッカの内壁と擦れないため、第１凹部Ｃ１及び第２凹部Ｃ２を形成しなくてもよい。
あるいは、後述するように、リードフレーム１を用いた電子部品装置のアセンブリ工程において、外枠１０の長手方向の側面だけではなく短手方向の側面にも各種の製造装置の搬送機構が接触することがある。この際、リードフレーム１の外枠１０の短手方向からもバリが発生する場合がある。
このため、必要に応じて、外枠１０の短手方向にも第１凹部Ｃ１及び第２凹部Ｃ２を形成してもよい。これにより、リードフレーム１の短手方向からのバリの発生を防止することができる。
次に、前述した図２のリードフレーム１の製造方法について説明する。
図８に示すように、まず、多面取り用の大型の金属板５を用意する。金属板５は銅、銅合金、又は鉄・ニッケル合金などから形成され、厚みは０．１ｍｍ〜０．２５ｍｍである。
金属板５には複数のフレーム領域Ｆが区画されており、各フレーム領域Ｆから前述した図２のリードフレーム１が得られる。
そして、金属板５の各フレーム領域Ｆの両面側に、前述した図２のリードフレーム（フレーム部材）を得るためのレジスト層のパターン（不図示）をフォトリソグラフィに基づいてパターニングする。
図９（ａ）及び（ｂ）は、図８の縦方向で隣り合う２つのフレーム領域Ｆの境界領域（Ｃで示される部分）のレジスト層の外枠パターンの外端部の様子を示す部分拡大平面図である。
図９（ａ）は金属板５の上面側の第１レジスト層１５を示す部分拡大平面図であり、図９（ｂ）は金属板５の下面側の第２レジスト層１７を示す部分拡大平面図である。
図９（ａ）に示すように、金属板５の上面側の各フレーム領域Ｆに図２のリードフレーム１のパターンを得るための第１レジスト層１５がパターン化される。
第１レジスト層１５は、外形が長方形状の外枠パターンと、外枠パターンの開口部１５ａの側面に配置された複数の半円状の切欠部Ｎとを含む。複数の切欠部Ｎが所定の間隔を空けて長手方向に並んで配置される。
第１レジスト層１５の切欠部Ｎの間の開口部１５ａの側面が平坦部Ｅｙになっている。第１レジスト層１５の外枠パターンの全体は図示しないが、前述した図２のリードフレーム１の外枠に対応する形状で形成される。
また同様に、図９（ｂ）に示すように、金属板５の下面側の各フレーム領域Ｆに図２のリードフレーム１のパターンを得るための第２レジスト層１７がパターン化される。
第２レジスト層１７は、第１レジスト層１５と同様に、外形が長方形状の外枠パターンと、外枠パターンの開口部１７ａの側面に配置された複数の半円状の切欠部Ｎｘとを含む。複数の切欠部Ｎｘが所定の間隔を空けて長手方向に並んで配置される。また同様に、第２レジスト層１７の切欠部Ｎｘの間の開口部１７ａの側面が平坦部Ｅｚになっている。
第１、第２レジスト層１５，１７の切欠部Ｎ，Ｎｘは、前述したリードフレーム１の外枠１０に第１凹部Ｃ１及び第２凹部Ｃ２を形成するために配置される。このため、金属板５の上面側の第１レジスト層１５の切欠部Ｎと、金属板５の下面側の第２レジスト層１７の切欠部Ｎｘとが平面視で互い違いになるように交互に配置される。
ここで、図９（ａ）に示すように、前述した図４（ａ）のように、第１凹部Ｃ１の開口端の側壁部分を十分なＲ形状面Ｃｓにするため、切欠部Ｎの側壁と第１レジスト層１５の開口部１５ａの側面とが接する角度θが９０°を超え、１３５°以下の範囲に設定される。
金属層５の下面に形成される第２レジスト層１７においても、第１レジスト層１５と同様な形状でパターン化される。
あるいは、図９（ａ）の変形例のように、切欠部Ｎの側壁と第１レジスト層１５の開口部１５ａの側面とが接する部分が丸みを帯びた曲面Ｃｘになるように、第１レジスト層１５をパターニングしてもよい。下面側の第２レジスト層１７においても同様である。
特に図示しないが、図８の金属板５の各フレーム領域Ｆの内部では、前述したリードフレーム１の外枠１０、内枠１２、ダイパッド２０、サポートバー２２及びリード２４が得られるように、金属板５の両面側に第１、第２レジスト層１５，１７がパターン化される。
次いで、金属板５の両面側の第１、第２レジスト層１５，１７をマスクにして、それらの開口部１５ａ，１７ａを通して、金属板１０を両側からウェットエッチングする。
金属板５として銅板を使用する場合は、エッチング液として、塩化第二鉄溶液、塩化第二銅溶液、塩化アンモニウム銅溶液などが使用される。エッチング装置としては、スプレーエッチング装置が好適に使用される。
このとき、図１０（ａ）に示すように、金属板５の上面側の第１レジスト層１５の切欠部Ｎ（図９（ａ））からのエッチング面と、下面側の第２レジスト層１７の開口部１７ａの側面の平坦部Ｅｚ（図９（ｂ））からのエッチング面とが連通して金属板５が貫通加工される。図１０（ａ）は、図９（ａ）の第１レジスト層１５の切欠部Ｎから内部の領域の金属板５のエッチング断面である。
また同時に、図１０（ｂ）に示すように、金属板５の上面側の第１レジスト層１５の側面の平坦部Ｅｙ（図９（ａ））からのエッチング面と、下面側の第２レジスト層１７の切欠部Ｎｘ（図９（ｂ））からのエッチング面とが連通して金属板５が貫通加工される。
図１０（ｂ）は、図９（ａ）の第１レジスト層１５の平坦部Ｅｙから内部の領域の金属板５のエッチング断面である。
これにより、矩形状の外枠１０が形成されると同時に、外枠１０の外端部１０ａの上面から側面にかけて第１凹部Ｃ１が形成され、外端部１０ａの下面から側面にかけて第２凹部Ｃ２が形成される。
図１１（ａ）及び（ｂ）では、金属板５を両側からウェットエッチングして貫通加工し、第１、第２レジスト層１５，１７を除去した後の様子が示されている。
このようにして、金属板５が両面側からの貫通加工によってパターン化され、各フレーム領域Ｆに外枠１０を含むフレーム部材１ｘがそれぞれ得られる。図１１（ａ）はフレーム部材１ｘの外枠１０の外端部１０ａの上面側を示す部分拡大平面図であり、図１１（ｂ）はフレーム部材１ｘの外枠１０の外端部１０ａの下面側を示す部分拡大平面図である。
上面側の第１レジスト層１５の開口部１５の切欠部Ｎと、下面側の第２レジスト層１７の開口部１７ａの切欠部Ｎｘとは、平面視で重ならない領域に相互にずれて配置されている。このため、前述した図３に示したように、金属板５の上面側に厚みの途中まで第１凹部Ｃ１が形成され、金属板５の下面側に厚みの途中まで第２凹部Ｃ２が形成される。
このとき、上記した図９（ａ）を参照すると、第１レジスト層１５の切欠部Ｎの側壁と開口部１５ａの側面とが接する角度θが９０°より大きく設定されている。そして、図９（ａ）の第１レジスト層１５の切欠部Ｎの開口端の下端から金属板５が等方的にエッチングされる。
これにより、図１１（ａ）に示すように、第１凹部Ｃ１の水平方向の開口端の側壁部分が面取りされるようにエッチングされて、丸みを帯びたＲ形状面Ｃｓで形成される。
図９（ａ）の第１レジスト層１５の切欠部Ｎの開口端の角度θを９０°以下に設定すると、面取りされにくく丸みの小さいＲ形状面となるため、十分な丸みのＲ形状面を得るために角度θが９０°を超えるように設定されることが好ましい。
あるいは、前述した図９（ａ）の変形例の第１レジスト層１５のパターンを使用する場合は、第１レジスト層１５の切欠部Ｎの開口端の曲面Ｃｘに対応して、第１凹部Ｃ１の開口端の側壁部分が十分な丸みを帯びたＲ形状面Ｃｓで形成される。この場合、下面側の第２レジスト層１７においても、図９（ａ）の変形例と同様にパターニングされて、同様な形状の第２凹部Ｃ２が得られる。
金属板５は、両面側から等方的にウェットエッチングされ、上面側からの曲面状のエッチング面と下面側からの曲面状のエッチング面とが連通して貫通加工される。このため、前述した図６（ｂ）及び図１０（ａ）のように、第１凹部Ｃ１の内面及びその下の外枠１０の側面が凹状曲面となって形成される。
また、金属板１０の下面側に形成された第２レジスト層１７は第１レジスト層１５と同様なパターンで形成されている。このため、図１１（ｂ）に示すように、第１凹部Ｃ１と同様に、フレーム部材１ａの外枠１０の下面側に形成される第２凹部Ｃ２の開口端の側壁部分が十分な丸みを帯びたＲ形状面Ｃｓで形成される。
また同様に、前述した図６（ｃ）及び図１０（ｂ）のように、第２凹部Ｃ２の内面及びその上の外枠１０の側面が凹状曲面となって形成される。
また、図１１（ａ）に示すように、第１凹部Ｃ１同士の間の外枠１０の側面の上端は、第１レジスト層１５の側面の平坦部Ｅｙに対応して平面視で直線状の平坦部Ｅｘとなって形成される。さらに同様に、図１１（ｂ）に示すように、第２凹部Ｃ２同士の間の外枠１０の側面の下端は、第２レジスト層１７の側面の平坦部Ｅｚに対応して平面視で直線状の平坦部Ｅｘとなって形成される。これにより、前述したように、所望の幅を有するリードフレームを安定して形成することができる。
また、第１凹部Ｃ１及び第２凹部Ｃ２は、第１、第２レジスト層１５、１７の切欠部Ｎ，Ｎｘから金属板５が厚みの途中まで等方的にエッチングされて、外枠１０の側面に配置される。
このため、第１凹部Ｃ１及び第２凹部Ｃ２の開口端側（外枠１０の側面側）の深さが奥側（外枠１０の内部側）の深さよりも深くなって形成される（図１０（ａ）及び（ｂ）を参照）。
特に図示しないが、図８の金属板５の各フレーム領域Ｆの内部では、両面側の第１、第２レジスト層１５，１７のパターンをマスクにして金属板５が両面側からウェットエッチングされて貫通加工される。
これにより、金属板５の各フレーム領域Ｆの内部に、内枠１２、ダイパッド２０、サポートバー２２、及びリード２４が外枠１０に連結されて形成される。
このようにして、図１２に示すように、図８の金属板５の各フレーム領域Ｆに図２のリードフレーム１と同じ構造のフレーム部材１ｘがそれぞれ形成される。この時点では、各フレーム領域Ｆに配置された各フレーム部材１ｘは連結部１４によって相互に繋がった状態で外周枠１１に連結されている。
図１２のフレーム部材１ｘでは、外枠１０、内枠１２、ダイパッド２０、サポートバー２２及びリード２４の各パターンが省略されている。
その後に、図１２の金属板５の連結部１４を切断して、複数のフレーム領域Ｆに配置されたフレーム部材１ｘを分離して、個々のリードフレーム１を得る。
以上により、前述した図２の実施形態のリードフレーム１が製造される。
次に、前述した図２のリードフレームを使用して電子部品装置を構築する方法について説明する。図１３に示すように、表面に接続端子４２を備えた半導体チップ４０を用意する。そして、図２のリードフレーム１の各製品領域Ｒのダイパッド２０の上に接着剤４４により半導体チップ４０の背面を接着する。
次いで、ワイヤボンディング法により、金や銅などの金属ワイヤ４６で半導体チップ４０の接続端子４２とリード２４とを接続する。
さらに、リードフレーム１の全体に、各製品領域Ｒのダイパッド２０、半導体チップ４０、金属ワイヤ４６及びリード２４などを封止する封止樹脂５０を形成する。封止樹脂５０はリードフレーム１の上面側を被覆し、リードフレーム１の下面側が露出するように形成される。
その後に、各製品領域Ｒが得られるように、封止樹脂５０及びリードフレーム１を切断して、サポートバー２２及びリード２４から外枠１０及び内枠１２を分離する。
これにより、実施形態の電子部品装置２が得られる。半導体チップ４０としては、例えば、メモリ、電源コントローラ、又はＣＰＵなどのＬＳＩチップが使用されるが、各種の電子部品を搭載してもよい。
図１４には、実施形態の変形例のリードフレーム１ａが示されている。変形例のリードフレーム１ａのように、図２のリードフレーム１においてダイパッド２０及びサポートバー２２を省略してもよい。それ以外の構造は前述した図２のリードフレーム１と同じである。
図１５には、図１４の変形例のリードフレーム１ａを使用した変形例の電子部品装置２ａが示されている。図１５に示すように、変形例の電子部品装置２ａでは、図１３の電子部品装置２において、ダイパッド２０が省略されており、半導体チップ４０の背面が封止樹脂５０の下面から露出している。半導体チップ４０の背面に絶縁シートが設けられていてもよい。
図１６（ａ）〜（ｃ）は、リードフレーム１内の複数の製品領域Ｒの配置のバリエーションを示す平面図である。
図１６（ａ）の例では、複数の製品領域Ｒがリードフレーム１内に分散して配置される。製品領域Ｒ同士の間の内枠１２が幅広に設定される。そして、図１６（ａ）のリードフレーム１から図１３の電子部品装置２を構築する際に、各製品領域Ｒが個別に封止樹脂５０で封止される。さらに、封止樹脂５０から露出する内枠１２に切断加工及び打ち抜き加工などを施して、個々の電子部品装置が得られる。
また、図１６（ｂ）では、複数の製品領域Ｒが隣接して構築されるブロックが複数で配置される。図１６（ｂ）の例では、リードフレーム１内に３つのブロックＡ，Ｂ，Ｃが配置されている。各ブロックＡ，Ｂ，Ｃ内の内枠１２は幅狭に設定され、各ブロックＡ，Ｂ，Ｃ間の内枠１２は幅広に設定される。
そして、図１６（ｂ）のリードフレーム１から図１３の電子部品装置２を構築する際に、各ブロックＡ，Ｂ，Ｃがそれぞれ一括して封止樹脂５０で封止される。さらに、各ブロックＡ，Ｂ，Ｃにおいて、封止樹脂５０及びリードフレーム１を各製品領域Ｒの境界で切断して、個々の電子部品装置が得られる。
また、図１６（ｃ）では、複数の全ての製品領域Ｒがリードフレーム１内に隣接して配置される。そして、図１６（ｃ）のリードフレーム１から図１３の電子部品装置２を構築する際に、全ての製品領域Ｒが一括して封止樹脂５０で封止される。さらに、封止樹脂５０及びリードフレーム１を各製品領域Ｒの境界で切断して、個々の電子部品装置が得られる。
前述した図１３の構造の電子部品装置２は、図１６（ｂ）及び（ｃ）のリードフレーム１の内部の製品領域Ｒから得られる。
前述した実施形態では、リードフレーム１，１ａ及び電子部品装置２，２ａは、ＱＦＮ（Quad Flat Non-Leaded Package）の構造に適用された形態が例示されている。
この他に、ＱＦＰ（Quad Flat Package）やＳＯＰ(Small Outline Package)などに使用される各種のリードフレームの外枠に適用することができる。
１，１ａ…リードフレーム、１ｘ…フレーム部材、２，２ａ…電子部品装置、５…金属板、１０…外枠、１０ａ…外端部、１１…外周枠、１２…内枠、１４…連結部、１５…第１レジスト層、１５ａ，１７ａ…開口部、１７…第２レジスト層、２０…ダイパッド、２２…サポートバー、２４…リード、３０…フレームストッカ、３２…底板、３４…天板、３６…側板、３６ａ…レール、３８…箱体、４０…半導体チップ、４２…接続端子、４４…接着剤、４６…金属ワイヤ、５０…封止樹脂、Ｃ１…第１凹部、Ｃ２…第２凹部、Ｃｓ…Ｒ形状面、Ｃｘ…曲面、Ｆ…フレーム領域、Ｅｘ，Ｅｙ，Ｅｚ…平坦部、Ｎ，Ｎｘ…切欠部、Ｒ…製品領域、Ｓ１…上面、Ｓ２…下面、Ｓ３…側面。

Claims (10)

  1. 矩形状の外枠と、
    前記外枠の上面から側面にかけて形成された第１凹部と、
    前記外枠の下面から側面にかけて形成された第２凹部と
    を有し、
    前記第１凹部及び前記第２凹部の各側壁と側面とが接する部分がそれぞれ曲面状であることを特徴とするリードフレーム。
  2. 前記第１凹部及び前記第２凹部は、所定の間隔を空けて並んで配置されており、前記第１凹部は平面視で前記第２凹部の間に配置されていることを特徴とする請求項１に記載のリードフレーム。
  3. 前記第１凹部同士の間の前記側面の上端、及び前記第２凹部同士の間の前記側面の下端は、平面視でそれぞれ平坦部となっていることを特徴とする請求項２に記載のリードフレーム。
  4. 前記第１凹部及び前記第２凹部は、前記外枠の長手方向の両側の前記側面にそれぞれ形成されていることを特徴とする請求項１乃至３のいずれか一項に記載のリードフレーム。
  5. 前記第１凹部及び前記第２凹部の各内面及び前記側面は、凹状曲面となって形成されることを特徴とする請求項１乃至４のいずれか一項に記載のリードフレーム。
  6. 複数のフレーム領域が区画された金属板を用意する工程と、
    前記金属板の両面側の前記フレーム領域に、フレーム部材を得るためのレジスト層をそれぞれパターニングする工程と、
    前記レジスト層をマスクにして前記金属板を両面側からウェットエッチングすることにより、矩形状の外枠と、前記外枠の上面から側面にかけて形成される第１凹部と、前記外枠の下面から側面にかけて形成される第２凹部とを含むフレーム部材を前記複数のフレーム領域に形成する工程と、
    前記レジスト層を除去する工程と、
    前記複数のフレーム領域に配置された前記フレーム部材を分離して、個々のリードフレームを得る工程とを有し、
    前記第１凹部及び前記第２凹部の各側壁と前記側面とが接する部分がそれぞれ曲面状に形成されることを特徴とするリードフレームの製造方法。
  7. 前記レジスト層を形成する工程において、
    前記レジスト層は、外枠パターンと、前記外枠パターンの側面に配置された切欠部とを含み、前記第１凹部及び前記第２凹部は前記レジスト層の切欠部に対応して形成され、
    平面視で前記切欠部の側壁と前記外枠パターンの側面とが接する角度が９０°を超えて１３５°以下に設定されることを特徴とする請求項６に記載のリードフレームの製造方法。
  8. 前記フレーム部材を形成する工程において、
    前記第１凹部及び前記第２凹部は、所定の間隔を空けて並んで配置され、前記第１凹部は平面視で前記第２凹部の間に配置されることを特徴とする請求項６又は７に記載のリードフレームの製造方法。
  9. 前記フレーム部材を形成する工程において、
    前記第１凹部同士の間の側面の上端、及び前記第２凹部同士の間の側面の下端が、平面視でそれぞれ平坦部となって形成されることを特徴とする請求項６乃至８のいずれか一項に記載のリードフレームの製造方法。
  10. 前記フレーム部材を形成する工程において、
    前記第１凹部及び前記第２凹部は、前記外枠の長手方向の両側の前記側面にそれぞれ形成されることを特徴とする請求項６乃至９のいずれか一項に記載のリードフレームの製造方法。
JP2017028222A 2017-02-17 2017-02-17 リードフレーム及びその製造方法 Active JP6757274B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017028222A JP6757274B2 (ja) 2017-02-17 2017-02-17 リードフレーム及びその製造方法
TW107103840A TWI745539B (zh) 2017-02-17 2018-02-02 導線架
US15/890,675 US10276478B2 (en) 2017-02-17 2018-02-07 Lead frame
CN201810135575.2A CN108461471B (zh) 2017-02-17 2018-02-09 引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017028222A JP6757274B2 (ja) 2017-02-17 2017-02-17 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018133533A JP2018133533A (ja) 2018-08-23
JP6757274B2 true JP6757274B2 (ja) 2020-09-16

Family

ID=63168002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017028222A Active JP6757274B2 (ja) 2017-02-17 2017-02-17 リードフレーム及びその製造方法

Country Status (4)

Country Link
US (1) US10276478B2 (ja)
JP (1) JP6757274B2 (ja)
CN (1) CN108461471B (ja)
TW (1) TWI745539B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6733940B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
JP7404763B2 (ja) * 2019-10-18 2023-12-26 大日本印刷株式会社 リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム
JP7391694B2 (ja) * 2020-02-06 2023-12-05 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400714A (en) * 1980-11-06 1983-08-23 Jade Corporation Lead frame for semiconductor chip
US6661083B2 (en) 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP2004319816A (ja) 2003-04-17 2004-11-11 Fujitsu Ltd リードフレーム及びその製造方法
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
JP2010129591A (ja) * 2008-11-25 2010-06-10 Mitsui High Tec Inc リードフレーム、このリードフレームを用いた半導体装置及びその中間製品、並びにこれらの製造方法
JP4764519B1 (ja) * 2010-01-29 2011-09-07 株式会社東芝 Ｌｅｄパッケージ
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
US8723324B2 (en) * 2010-12-06 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
JP5804369B2 (ja) * 2011-09-09 2015-11-04 大日本印刷株式会社 半導体素子用リードフレーム、樹脂付半導体素子用リードフレームおよび半導体装置、並びに、半導体素子用リードフレームの製造方法、樹脂付半導体素子用リードフレームの製造方法および半導体装置の製造方法
JP6078948B2 (ja) * 2012-01-20 2017-02-15 日亜化学工業株式会社 発光装置用パッケージ成形体及びそれを用いた発光装置
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9013028B2 (en) * 2013-01-04 2015-04-21 Texas Instruments Incorporated Integrated circuit package and method of making
JP6319644B2 (ja) * 2013-10-01 2018-05-09 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置の製造方法
DE102014102184A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung eines optoelektronischen Bauelements
JP6387787B2 (ja) * 2014-10-24 2018-09-12 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP6168096B2 (ja) * 2015-04-28 2017-07-26 日亜化学工業株式会社 発光装置、パッケージ及びそれらの製造方法
JP6455932B2 (ja) * 2015-06-16 2019-01-23 大口マテリアル株式会社 Ｌｅｄパッケージ及び多列型ｌｅｄ用リードフレーム、並びにそれらの製造方法
JP2017103365A (ja) * 2015-12-02 2017-06-08 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法

Also Published As

Publication number Publication date
CN108461471A (zh) 2018-08-28
US20180240739A1 (en) 2018-08-23
US10276478B2 (en) 2019-04-30
CN108461471B (zh) 2022-07-05
TWI745539B (zh) 2021-11-11
TW201836105A (zh) 2018-10-01
JP2018133533A (ja) 2018-08-23

Similar Documents

Publication Publication Date Title
JP6772087B2 (ja) リードフレーム及びその製造方法
JP6757274B2 (ja) リードフレーム及びその製造方法
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP4698234B2 (ja) 表面実装型半導体素子
JP6773197B2 (ja) リードフレームおよびその製造方法
JP6841550B2 (ja) リードフレーム及びその製造方法
JP2020053420A5 (ja)
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4215814B2 (ja) 半導体装置の製造方法
JP5997964B2 (ja) リードフレーム
US10229871B2 (en) Lead frame
JPH0661401A (ja) リードフレームおよびその製造方法
JP5884506B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP6705654B2 (ja) リードフレーム及びその製造方法
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP5554543B2 (ja) リードフレーム及び半導体装置の中間製品
JP2555989B2 (ja) 樹脂封止型半導体装置およびリードフレーム
JP6924411B2 (ja) リードフレームおよび半導体装置の製造方法
JP2008300717A (ja) モールドパッケージ
JP5574297B2 (ja) リードフレームの製造方法
JP2004031775A (ja) リードフレーム及びその製造方法
JP6150469B2 (ja) リードフレームの製造方法
JP2009253132A (ja) 配線基板
JP2010283147A (ja) 半導体装置の製造方法、基板の製造方法及び基板

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200828

R150 Certificate of patent or registration of utility model

Ref document number: 6757274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150