JP2009253132A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2009253132A
JP2009253132A JP2008101134A JP2008101134A JP2009253132A JP 2009253132 A JP2009253132 A JP 2009253132A JP 2008101134 A JP2008101134 A JP 2008101134A JP 2008101134 A JP2008101134 A JP 2008101134A JP 2009253132 A JP2009253132 A JP 2009253132A
Authority
JP
Japan
Prior art keywords
electrode
wiring board
prepreg
yarn
yarns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008101134A
Other languages
English (en)
Other versions
JP4962388B2 (ja
Inventor
Shigenobu Inaba
重信 稲葉
Shoki Asai
昭喜 浅井
Shinji Ota
真治 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008101134A priority Critical patent/JP4962388B2/ja
Publication of JP2009253132A publication Critical patent/JP2009253132A/ja
Application granted granted Critical
Publication of JP4962388B2 publication Critical patent/JP4962388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】プリプレグの表面に部品がはんだ付けされる電極を有する配線基板において、電極上のはんだクラックを抑制するのに適した配線基板を提供する。
【解決手段】第1の方向Xに沿って延びる複数本の第1のヤーン11とこれに直交する第2の方向Yに沿って延びる複数本の第2のヤーン12とが交差するように格子状パターンにて織られてなるガラスクロス13に、樹脂14を含浸してなるプリプレグ10と、プリプレグ10の表面に設けられたはんだ付け用の電極20とを備え、電極20は、第1の方向Xおよび第2の方向Yの両方向に対して斜めの方向に延びる形状となっていることにより、1個の電極20の一部がプリプレグ10の格子状パターンにおける隙間の直上に配置されている。
【選択図】図3

Description

本発明は、プリプレグ上にはんだ付け用の電極を有する配線基板に関する。
従来のこの種の配線基板としては、たとえば特許文献1に記載のものが提案されている。この配線基板における表層部となるプリプレグは、ガラスクロスに樹脂を含浸してなるものである。
ここで、ガラスクロスは、第1の方向に沿って延びるガラス繊維よりなる複数本の第1のヤーンと当該第1の方向に直交する第2の方向に沿って延びるガラス繊維よりなる複数本の第2のヤーンとが交差する格子状パターンに織られてなるものである。
そして、プリプレグの表面には、アルミニウムや銅などよりなる電極が設けられており、この電極と外部の電子部品などとが、はんだを介して電気的・機械的に接合されるようになっている。
特開平7−66513号公報
しかしながら、従来の配線基板では、電極上にはんだクラックが生じ、はんだ接続寿命が不十分となる場合が、しばしば生じ、問題となっていた。
本発明は、上記問題に鑑みてなされたものであり、プリプレグの表面に部品がはんだ付けされる電極を有する配線基板において、電極上のはんだクラックを抑制するのに適した配線基板を提供することを目的とする。
上記目的を達成するため、本発明者は、この配線基板におけるはんだクラックの発生状況について、試作検討を行った。図13(a)は、従来技術に基づいて本発明者が試作した配線基板の概略平面図、(b)は(a)中の破線で囲んだ電極20部分を拡大した図である。
図13(b)に示されるように、第1のヤーン11は、第1の方向Xに沿って延び、第2のヤーン12は、第1の方向Xと直交する第2の方向Yに沿って延びており、これら両ヤーン11、12が格子状パターンにて織られたガラスクロス13が形成されている。
そして、このガラスクロス13における各ヤーン11、12の隙間、すなわち格子状パターンの隙間には、樹脂14が含浸されることで、配線基板の本体をなすプリプレグ10が構成されている。
そして、このようなプリプレグ10の表面に、銅箔などよりなるはんだ付け用の電極20が形成されている。ここでは、平面短冊状の電極20が、配線基板の周辺部に複数個環状に配置されている(図13(a)参照)。
そして、従来のものと同様、電極20は、上記両方向X、Yの一方、ここでは第1のヤーン11の延びる方向である第1の方向Xに対して平行に配置されている(図13(b)参照)。
この場合、実装部品の小型化、高密度実装などに対応して電極20を小型化していくと、電極20の位置によっては、図13(b)の符号Aに示されるように、電極20に平行な第1のヤーン11の真上に1個の電極20全体が配置される場合が出てくる。そして、このように1個の電極20全体が1本のヤーン11の上に配置される場合において、はんだ接続寿命が短命となる問題が生じやすいことがわかった。
一方で、図13(b)の符号Bに示されるように、電極20に平行な第1のヤーン11が無い部分の上に配置された電極20の場合には、当該電極20の一部が上記格子状パターンの隙間、すなわち樹脂14上に配置されているため、そのはんだ付け部には、はんだクラックが入りにくい傾向があることがわかった。
これは、上記符号Aの場合には、電極20のはんだ付け部が、温度サイクル試験等の温度変化によって、電極20の真下のヤーン11からの応力を受けやすくなるためと考えられる。
そこで、本発明者は、1個の電極20の全体が1本のヤーン11のみの上に位置するとはんだクラックが発生しやすいが、1個の電極20が、プリプレグ10の格子状パターンの隙間の上に位置すれば、ヤーンに発生する応力が緩和されると考えた。
なお、従来でも、図13の符号Bにあるように、1個の電極が上記格子状パターンの隙間の上に位置する構成は存在するが、同時に、1個の電極が1本のヤーンのみの上に配置された構成も存在する。
また、電極のサイズが大きければ、1個の電極が1本のヤーンからはみ出して、上記格子状パターンの隙間の上に位置することも可能であるが、電極の小型化の点で好ましくない。
本発明者は、電極を小型化していった場合、特に電極幅を1本のヤーンの幅よりも狭くした場合でも、1個の電極が1本のヤーンからはみ出して上記格子状パターンの隙間の上に位置する構成を確実に実現する必要があると考えた。そして、電極サイズを大きくすることなく、電極上のはんだクラック発生を抑制できるようにするため、電極構成について鋭意検討した。
請求項1に記載の発明は、この検討の結果、創出されたものであり、電極(20)は、第1の方向および第2の方向の両方向に対して斜めの方向に延びる形状となっていることにより、1個の電極(20)の一部がプリプレグ(10)の格子状パターンにおける隙間の直上に配置されていることを特徴とする。
本発明によれば、電極(20)を上記のように斜め配置とすることで、プリプレグ(10)における樹脂(14)の多い部位の上に、1個の電極(20)が乗るため、従来に比べて電極サイズを極力大きくすることなく、電極(20)上のはんだクラック発生を抑制できる配線基板が提供される。
ここで、請求項2に記載の発明のように、1個の電極(20)は、隣り合うヤーン(11、12)同士にまたがって配置されたものにできる。
また、請求項3に記載の発明のように、1個の電極(20)は、当該電極(20)の延びる方向と直交する方向の寸法である幅が、第1のヤーン(11)の幅および第2のヤーン(12)の幅と同等以下の大きさであってもよい。電極(20)としては、このように細いものであってもよい。
また、請求項4に記載の発明では、電極(20)は、第1の方向に沿った当該電極(20)の両端部の一端部側が他端部側よりも幅が広くなっていることにより、1個の電極(20)の一部がプリプレグ(10)の格子状パターンにおける隙間の直上に配置されていることを特徴とする。
それによっても、電極サイズを極力大きくすることなく、電極(20)上のはんだクラック発生を抑制できる配線基板が提供される。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1(a)は、本発明の第1実施形態に係るモールドパッケージ200の配線基板100への実装状態を示す概略平面図であり、図1(b)は(a)中の一点鎖線C−Cに沿った部分の概略断面図である。
また、図2は、図1中のモールドパッケージ200における配線基板100との対向面の構成を示す概略平面図である。また、図3(a)は、図1中の配線基板100におけるモールドパッケージ200の搭載面の構成を示す概略平面図であり、図3(b)は図3(a)のD部の部分拡大図である。
モールドパッケージ200は、大きくは、リードフレーム210のアイランド部211と、アイランド部211の上に搭載された部品としての半導体素子220と、アイランド部211の周囲に配置され半導体素子220と電気的に接続されたリードフレーム210のリード部212と、これらリードフレーム210および半導体素子220を封止するモールド樹脂230とを備えている。
アイランド部211とリード部212とは、1枚のリードフレーム210から分離形成されたものである。ここで、リードフレーム210は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、リードフレーム210に対してプレスやエッチング加工などを行うことによって、アイランド部211とリード部212とのパターンが形成されたものである。
ここでは、図2に示されるように、アイランド部211は矩形板状のものであり、リード部212は、アイランド211の4辺の外周において複数本の短冊状のものが配列されている。そして、半導体素子220は、アイランド部211の上に、Agペーストや導電性接着剤などよりなるダイマウント材240を介して搭載され、接着されている。
この半導体素子220は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたICチップなどである。そして、図1に示されるように、半導体素子220と各リード部212とは、Au(金)やアルミニウムなどからなるボンディングワイヤ250を介して結線されて互いに電気的に接続されている。
そして、モールド樹脂230は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるものであり、このモールド樹脂230によって、アイランド部211、リード部212、半導体素子220およびボンディングワイヤ250が包み込むように封止されている。
また、モールド樹脂230における配線基板100との対向面では、アイランド部211およびリード部212が露出している。また、リード部212は、モールド樹脂230の上記対向面における周辺部にて露出しており、さらに、リード部212はモールド樹脂30の外周端面より突出しておらず、本実施形態では、リードレス構造のパッケージとなっている。
そして、本実施形態のモールドパッケージ200は、図1に示されるように配線基板100に搭載され、モールド樹脂230から露出するアイランド部211およびリード部212にて、はんだ300を介して接合されている。
ここでは、配線基板100は、図3に示されるように、プリプレグ10上にはんだ付け用の電極20を有する配線基板100である。
このプリプレグ10は、配線基板100の表層部であり、第1の方向Xに延びる第1のヤーン11と第1の方向Xに直交する第2の方向Yに延びる第2のヤーン12とが格子状パターンに織られてなるガラスクロス13と、このガラスクロス13に含浸されたエポキシ樹脂などの樹脂14とにより構成されている。
図3に示されるように、第1のヤーン11は、第1の方向Xに沿って延びるガラス繊維よりなり、複数本の第1のヤーン11は互いに離れて配置されている。また、第2のヤーン12は、第2の方向Yに沿って延びるガラス繊維よりなり、複数本の第2のヤーン12は互いに離れて配置されている。
そして、これら複数本の第1のヤーン11と複数本の第2のヤーン12とが交差することにより、第1および第2のヤーン11、12により格子状パターンが形成され、ガラスクロス13は、当該格子状パターンにて織られた織物として構成されている。
そして、この格子状パターンの隙間は、隣り合うヤーン11、12同士の隙間であるが、図3に示されるように、この隙間の平面形状は、隣り合う辺の一方が第1のヤーン11、他方が第2のヤーン12である長方形状となっている。
また、この格子状パターンの隙間には上記樹脂14が充填されている。なお、各ヤーン11、12の表面にも樹脂14は存在するが、当該隙間は、プリプレグ10の表面における樹脂14の多い部位となっている。
そして、配線基板100においては、図3に示されるように、プリプレグ10の表面には、はんだ付け用の電極20が設けられている。ここで、プリプレグ10の表面とは、配線基板100におけるモールドパッケージ200の搭載面である。
電極20は、図3(a)に示されるように、配線基板100における搭載面の周辺部にてモールドパッケージ200のリード部212に正対する位置に設けられている。また、配線基板100において、プリプレグ10の表面には、モールドパッケージ200のアイランド部211に正対する位置に、アイランド部搭載用ランド30が設けられている。これら電極20およびランド30は、一般のものと同様、銅箔などにより構成される。
そして、図1に示されるように、モールドパッケージ200のリード部212と配線基板100の電極20、および、モールドパッケージ200のアイランド部211と配線基板100のアイランド部搭載用ランド30とが、それぞれ、はんだ300を介して接続されている。
それにより、図1に示される実装構造においては、リード部212と配線基板100との間で電気的な信号のやりとりが行われるとともに、半導体素子220などから発生する熱がアイランド部211から配線基板100へ放熱されるようになっている。
なお、この実装構造は、まず、配線基板100の電極20およびランド30に、印刷法などによってはんだ300を配置し、次に、モールドパッケージ200を、はんだ300を介して、配線基板100上に搭載し、その後、はんだ300をリフローさせることにより、形成される。
ここで、図3に示されるように、本実施形態の配線基板100においては、電極20は、第1の方向Xおよび第2の方向Yの両方向に対して斜めの方向に延びる形状となっている。
たとえば、平面短冊状の各電極20の延びる方向(長手方向)と第1の方向Xとのなす角度は、45°とする。このような斜め方向に延びる細長の電極20とすることにより、1個の電極20の一部がプリプレグ10の格子状パターンにおける隙間の直上に配置されている。
つまり、1個の電極20は、上記格子状パターンにおける矩形状の隙間、すなわち隣り合うヤーンとヤーンとが樹脂14を介して離れている部位を通って、隣り合うヤーン11、12同士にまたがって配置されたものとなっている。ここでは、1個の電極20は、上記格子状パターンの隙間を通り複数本の第1のヤーン11同士および複数本の第2のヤーン12同士にまたがって配置されたものとなっている。
本実施形態によれば、電極20を上記のように斜め配置とすることで、プリプレグ10におけるヤーン11、12間の隙間、すなわち、プリプレグ10における樹脂14の多い部位の上に、1個の電極20が乗っており、従来のような1個の電極が1本のヤーンのみの上に配置された構成は存在しないため、従来に比べて電極サイズを大きくすることなく、電極20上のはんだクラック発生を抑制できる。
ここで、1個の電極20における当該電極20の延びる方向と直交する方向の寸法である幅20aについては、特に限定しないが、本実施形態では、この1個の電極20の幅20aは、第1のヤーン11の幅11aおよび第2のヤーン12の幅12aと同等以下の大きさである。これら各幅20a、11a、12aについては、図3参照のこと。
具体的には、第1のヤーン11の幅11aおよび第2のヤーン12の幅12aは、数百μm程度であり、また、隣り合う平行なヤーン間の幅、すなわち上記格子状パターンの隙間の幅14a(図3参照)も、数百μm程度である。そして、電極20の幅20aは、これらの具体値以下である。
また、本実施形態では、図3に示されるように、配線基板100の表層部であるプリプレグ10の平面形状は、長方形であり、そのプリプレグ10における直交する2辺の一方が第1の方向X、他方が第2の方向Yとなっている。そのため、電極20は、平面長方形をなすプリプレグ10の直交する2辺の両方に対して斜めの方向に延びる形状となっている。
そして、モールドパッケージ200の上記対向面においてモールド樹脂230から露出するリード部212の配置パターンも、プリプレグ10の表面における電極20の配置パターンと同様のものとなっている。
すなわち、本実施形態のモールドパッケージ200は、図2に示されるように、平面矩形であり、上記対向面においてモールド樹脂230から露出するリード部212は、パッケージ200における直交する2辺の一方が第1の方向X、他方が第2の方向Yとなっている。そして、リード部212は、平面長方形をなすパッケージ100の直交する2辺の両方に対して斜めの方向に延びる細長の形状となっている。
また、本実施形態の実装構造では、上記配線基板100には、はんだ付け用の電極20が複数個設けられているが、実装される部品としてのモールドパッケージ200は、これら複数個の電極20にまたがってはんだ付けされるものである。
そして、このパッケージ200において配線基板100の電極20にはんだ付けされる電極としてのリード部212は、部品本体すなわちパッケージ本体から実質的に突出していない。つまり、本実装構造では、リードレスの部品200が、配線基板100の複数の電極20にまたがってはんだ付けされている。
このような場合、当該複数の電極20間にて、電極20のはんだ付け部に応力が生じる。ここで、たとえば、QFPのようなガルウィング状のリード部を持つ部品であれば、複数の電極20間にて、はんだ付け部に応力が生じても、リード部がたわむなどにより、当該応力を吸収しやすい。
しかし、リードレス部品の場合、上記応力を当該各電極20間で吸収しにくいことから、はんだ付け部にクラックが生じやすい。しかし、本実施形態によれば、そのような問題を回避できる。なお、このようなリードレスの部品としては、上記モールドパッケージ200以外にも、セラミックコンデンサや水晶振動子などが挙げられる。
図4、図5、図6は、本実施形態の他の例を示す概略平面図である。本実施形態では、配線基板100において、電極20を第1の方向Xおよび第2の方向Yの両方向に対して斜めの方向に延びる形状とすることにより、1個の電極20の一部を、1本のヤーンからはみ出させプリプレグ10の格子状パターンにおける隙間の直上に配置させることを要部とする。
そのため、配線基板100における電極20の配置パターンは、上記図3に示すものに限定されず、図4〜図6に示されるようなものであってもよい。なお、図4〜図6では、当該他の例としての電極20の配置パターンを、これと同様のモールドパッケージ200の上記対向面におけるリード部212の配置パターンとして示している。
図4は、すべての電極20の傾きを同一方向とした例、図5は、配線基板100の中心から電極20を放射状に傾けた例、図6は、配線基板100を長方形に代えて正方形とした例である。
また、図7(a)は、本実施形態の配線基板100の製造方法を示す概略平面図であり、(b)は(a)中のE部拡大図である。
図7に示される例では、隣り合う2辺がそれぞれ第1の方向X、第2の方向Yに平行な矩形をなす大型のプリプレグ1を形成し、この大型のプリプレグ1の辺に対して、45°の角度で傾斜した辺を有する矩形の小型のプリプレグ1aを、当該大型のプリプレグ1から分割する。この分割されたプリプレグ1aにより、本実施形態の配線基板100が形成できる。
図8(a)は、本実施形態の配線基板100の製造方法の他の例を示す概略平面図であり、(b)は(a)中のF部拡大図である。
図8に示される例では、隣り合う2辺が第1の方向X、第2の方向Yに斜めとなった矩形をなす大型のプリプレグ1を形成し、この大型のプリプレグ1の辺に対して平行な辺を有する矩形の小型のプリプレグ1aを、当該大型のプリプレグ1から分割する。この分割されたプリプレグ1aにより、本実施形態の配線基板100が形成できる。
(第2実施形態)
図9(a)は、本発明の第2実施形態に係るモールドパッケージにおける配線基板との対向面の部分構成を示す概略平面図であり、図9(b)は、本実施形態の配線基板における電極20部分の構成を拡大して示す概略平面図である。
本実施形態は、上記第1実施形態の実装構造において、配線基板の電極20の構成およびそれに対応してパッケージのリード部212の構成を変更したところが相違するものであり、この相違点を中心に述べていく。
図9(b)に示されるように、本実施形態の配線基板も、第1の方向Xに沿って延びる複数本の第1のヤーン11と第2の方向Yに沿って延びる複数本の第2のヤーン12とが格子状パターンにて織られてなるガラスクロス13に、樹脂14を含浸してなるプリプレグ10と、このプリプレグ10の表面に設けられたはんだ付け用の電極20とを備えて構成されている。
ここで、電極20は、第1の方向Xに沿った電極20の両端部の一端部側が他端部側よりも幅が広くなっている。図9(b)に示される例では、電極20は、第1の方向Xに沿って一端側から他端側に拡がる三角形をなす。それにより、1個の電極20の一部が、1本のヤーン11、12の端部からはみ出して、プリプレグ10の格子状パターンにおける隙間の直上に配置されている。
本実施形態によっても、電極サイズを極力大きくすることなく、電極20上のはんだクラック発生を抑制できる配線基板が提供される。また、本実施形態では、隣り合う電極20同士にて幅の広がる方向を逆にすることにより、電極20を千鳥状に配置することが可能となっており、高密度実装化に好ましい構成とされている。
また、図9(a)に示されるように、モールドパッケージの上記対向面においてモールド樹脂230から露出するリード部212の配置パターンも、電極20の配置パターンと同様のものとなっている。
図10、図11は、本実施形態の他の例を示す概略平面図である。ここで、これら図10、図11において、(a)はモールドパッケージにおける配線基板との対向面の部分構成を示す概略平面図であり、(b)は配線基板における電極20部分の構成を拡大して示す概略平面図である。
図10に示される例では、電極20は、第1の方向Xに沿って一端側から他端側に拡がる台形をなし、図11に示される例では、電極20は、第1の方向Xに沿って一端側が他端側よりも幅の広いT字形をなしている。
いずれも、電極20は、第1の方向Xに沿った電極20の両端部の一端部側が他端部側よりも幅が広くなっており、それにより、1個の電極20の一部が、1本のヤーン11、12の端部からはみ出して、プリプレグ10の格子状パターンにおける隙間の直上に配置されている。これらの場合も、図9の例と同様の効果が期待できる。なお、これら電極20の形状は、エッチングなどにより容易に形成できる。
(他の実施形態)
なお、上記図3に示される例では、1個の電極20は、上記格子状パターンにおける矩形状の隙間を通って、隣り合うヤーン11、12同士にまたがって配置されたものとなっていた。しかしながら、1個の電極20全体が1本のヤーンのみの上に位置せずに、1個の電極20の一部が1本のヤーンからはみ出して、当該隙間に位置していれば、上記第1実施形態の効果が発揮できる。
つまり、図12に示されるように、1個の電極20を小型化していった場合など、1個の電極20は隣り合うヤーン11、12同士にまたがらない程度まで短くなるが、この場合でも、1個の電極20の一部が1本のヤーン11からはみ出して、当該隙間に位置していればよい。
なお、上記実施形態では電極20が配線基板の周辺部に複数個環状に配置された構成について説明したが、これ以外にも電極20が配線基板に複数個グリッド状に配置された構成であってもよい。
(a)は、本発明の第1実施形態に係るモールドパッケージの配線基板への実装状態を示す概略平面図であり、(b)は(a)中のC−C概略断面図である。 図1中のモールドパッケージにおける配線基板との対向面の構成を示す概略平面図である。 (a)は、図1中の配線基板におけるモールドパッケージの搭載面の構成を示す概略平面図であり、(b)は(a)のD部拡大図である。 第1実施形態の他の例を示す概略平面図である。 第1実施形態の他の例を示す概略平面図である。 第1実施形態の他の例を示す概略平面図である。 (a)は、第1実施形態の配線基板の製造方法を示す概略平面図であり、(b)は(a)中のE部拡大図である。 (a)は、第1実施形態の配線基板の製造方法の他の例を示す概略平面図であり、(b)は(a)中のF部拡大図である。 (a)は、本発明の第2実施形態に係るモールドパッケージにおける配線基板との対向面の部分概略平面図であり、(b)は、第2実施形態の配線基板における電極部分の拡大概略平面図である。 第2実施形態の他の例を示す概略平面図である。 第2実施形態の他の例を示す概略平面図である。 他の実施形態を示す概略平面図である。 (a)は、本発明者が試作した配線基板の概略平面図、(b)は(a)中の破線で囲んだ電極部分の拡大図である。
符号の説明
10 プリプレグ
11 第1のヤーン
12 第2のヤーン
13 ガラスクロス
14 樹脂
20 電極

Claims (4)

  1. 第1の方向に沿って延びるガラス繊維よりなる複数本の第1のヤーン(11)と前記第1の方向に直交する第2の方向に沿って延びるガラス繊維よりなる複数本の第2のヤーン(12)とが交差するように格子状パターンにて織られてなるガラスクロス(13)に、樹脂(14)を含浸してなるプリプレグ(10)と、
    前記プリプレグ(10)の表面に設けられたはんだ付け用の電極(20)とを備える配線基板において、
    前記電極(20)は、前記第1の方向および前記第2の方向の両方向に対して斜めの方向に延びる形状となっていることにより、1個の前記電極(20)の一部が前記プリプレグ(10)の格子状パターンにおける隙間の直上に配置されていることを特徴とする配線基板。
  2. 前記1個の電極(20)は、隣り合う前記ヤーン(11、12)同士にまたがって配置されたものとなっていることを特徴とする請求項1に記載の配線基板。
  3. 前記1個の電極(20)は、当該電極(20)の延びる方向と直交する方向の寸法である幅が、前記第1のヤーン(11)の幅および前記第2のヤーン(12)の幅と同等以下の大きさであることを特徴とする請求項1または2に記載の配線基板。
  4. 第1の方向に沿って延びるガラス繊維よりなる複数本の第1のヤーン(11)と前記第1の方向に直交する第2の方向に沿って延びるガラス繊維よりなる複数本の第2のヤーン(12)とが交差するように格子状パターンにて織られてなるガラスクロス(13)に、樹脂(14)を含浸してなるプリプレグ(10)と、
    前記プリプレグ(10)の表面に設けられたはんだ付け用の電極(20)とを備える配線基板において、
    前記電極(20)は、前記第1の方向に沿った当該電極(20)の両端部の一端部側が他端部側よりも幅が広くなっていることにより、1個の前記電極(20)の一部が前記プリプレグ(10)の格子状パターンにおける隙間の直上に配置されていることを特徴とする配線基板。
JP2008101134A 2008-04-09 2008-04-09 配線基板 Active JP4962388B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101134A JP4962388B2 (ja) 2008-04-09 2008-04-09 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101134A JP4962388B2 (ja) 2008-04-09 2008-04-09 配線基板

Publications (2)

Publication Number Publication Date
JP2009253132A true JP2009253132A (ja) 2009-10-29
JP4962388B2 JP4962388B2 (ja) 2012-06-27

Family

ID=41313526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101134A Active JP4962388B2 (ja) 2008-04-09 2008-04-09 配線基板

Country Status (1)

Country Link
JP (1) JP4962388B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140812A1 (ja) * 2012-03-22 2013-09-26 パナソニック株式会社 ガラスクロス及びその製造方法、プリプレグ及びその製造方法、積層板、プリント配線板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147479A (ja) * 1993-11-25 1995-06-06 Kokusai Electric Co Ltd 印刷配線基板用導電箔
JPH08139424A (ja) * 1994-11-10 1996-05-31 Ibiden Co Ltd プリント配線板及びその製造方法
JPH10117048A (ja) * 1996-10-09 1998-05-06 Tec Corp プリント基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147479A (ja) * 1993-11-25 1995-06-06 Kokusai Electric Co Ltd 印刷配線基板用導電箔
JPH08139424A (ja) * 1994-11-10 1996-05-31 Ibiden Co Ltd プリント配線板及びその製造方法
JPH10117048A (ja) * 1996-10-09 1998-05-06 Tec Corp プリント基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013140812A1 (ja) * 2012-03-22 2013-09-26 パナソニック株式会社 ガラスクロス及びその製造方法、プリプレグ及びその製造方法、積層板、プリント配線板
JPWO2013140812A1 (ja) * 2012-03-22 2015-08-03 パナソニックIpマネジメント株式会社 ガラスクロス及びその製造方法、プリプレグ及びその製造方法、積層板、プリント配線板

Also Published As

Publication number Publication date
JP4962388B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP2012104790A (ja) 半導体装置
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
JP6423685B2 (ja) 電子部品、モジュール及びカメラ
JP5255009B2 (ja) 半導体装置
JP2007207802A (ja) 電子回路モジュールとその製造方法
JP2005332965A (ja) 半導体装置及びその製造方法
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
WO2015016289A1 (ja) 配線基板および電子装置
JP4962388B2 (ja) 配線基板
JP5776373B2 (ja) 電子装置
JP2007053146A (ja) 封止型プリント基板及びその製造方法
JP2015146404A (ja) 半導体装置およびその製造方法
JP4976767B2 (ja) 積層形半導体装置
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2006186282A (ja) 半導体装置およびその製造方法
JP2008147427A (ja) 電子部品装置及び電子部品の実装方法
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2008091734A (ja) 半導体装置およびその製造方法
JP2006041224A (ja) 電子装置および電子装置の実装構造
JP2021190526A (ja) 基板、電子部品、及び電子機器
JP6396019B2 (ja) 圧電発振器の製造方法
JP5607782B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R151 Written notification of patent or utility model registration

Ref document number: 4962388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250