JP5255009B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5255009B2
JP5255009B2 JP2010041608A JP2010041608A JP5255009B2 JP 5255009 B2 JP5255009 B2 JP 5255009B2 JP 2010041608 A JP2010041608 A JP 2010041608A JP 2010041608 A JP2010041608 A JP 2010041608A JP 5255009 B2 JP5255009 B2 JP 5255009B2
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
island
semiconductor chip
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010041608A
Other languages
English (en)
Other versions
JP2011181549A (ja
Inventor
央 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010041608A priority Critical patent/JP5255009B2/ja
Priority to CN201110049750.4A priority patent/CN102169866B/zh
Priority to US13/036,490 priority patent/US8436451B2/en
Publication of JP2011181549A publication Critical patent/JP2011181549A/ja
Priority to US13/856,101 priority patent/US8853842B2/en
Application granted granted Critical
Publication of JP5255009B2 publication Critical patent/JP5255009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、とくに、パッケージ構造を含む半導体装置およびその製造方法に関する。
半導体チップをリードフレームのアイランド（ダイパッドともいう。）に搭載し、封止樹脂で封止したパッケージ構造の半導体装置において、従来、とくにパッケージ構造の角部において応力が大きいと認識されている。そのため、応力の大きい角部での外部接続端子であるリードの剥がれ等を防止する技術が検討されている。
たとえば、特許文献１（特開２００４−３２８０１５号公報）および特許文献２（特開平１１−２１４６０６号公報）には、各外部接続端子の配列ピッチを辺の中央部で小さく、角部で大きくした構成が記載されている。これにより、応力の大きい角部におけるリードの剥がれ等を防止し、信頼性を高めながら、中央部における外部接続端子数を増大させて、半導体装置の高密度化を図るとされている。
また、特許文献３（特開平１０−０１２７９０号公報）には、パッケージ構造の側面に設けられたリードの両側に、実装基板の接合電極と接合するための接合部を有しかつリードより広い幅のダミー端子を設けた構成が記載されている。
また、特許文献４（特開平６−２２４３５３号公報）には、端部に位置する所要数の外部接続端子の強度を他の内側の外部接続端子よりも増大させ、端部に位置する所要数の外部接続端子の基板に対する接合面積を他の内側の外部接続端子よりも増大させ、端部の外部接続端子の曲りを防止し、または端部の外部接続端子により他の内側の外部接続端子の保護を行うことが記載されている。これにより、接合強度を増大させ電子部品と基板との接続信頼性を向上させるとされている。
また、特許文献５（特開平４−３６３０５５号公報）には、パッケージ構造の各辺中央部のリードの剛性に対してパッケージ構造の端部のリードの剛性が低下するように、リードの幅が中央部から端部に向かって徐々に狭く形成した構成が記載されている。
特開２００４−３２８０１５号公報 特開平１１−２１４６０６号公報 特開平１０−０１２７９０号公報 特開平６−２２４３５３号公報 特開平４−３６３０５５号公報
ＱＦＮ（Quad Flat Non-leaded Package）等のリードレスパッケージの場合、パッケージ構造からアイランドを露出させ、外部接続端子とともにアイランドも実装基板に半田付けをすることが一般的に行われる。パッケージ構造から露出させたアイランドも実装基板に半田付けすることにより、半導体チップの発熱を実装基板側に逃がす（放熱させる）ことができ、パッケージ構造の熱抵抗を下げる効果も得られる。
本発明者は、このように、アイランドにも半田付けした構造において、パッケージ構造の角部よりも、中央部において、応力が大きくなることを見出した。本発明者は、パッケージ構造からアイランドが露出した構成のＱＦＮを用いて、
（ａ）外部接続端子に半田付けするとともにアイランドに半田付けしないで実装基板と接合した場合、
（ｂ）外部接続端子に半田付けするとともにアイランドにも半田付けして実装基板と接合した場合、
について、温度サイクル試験を実施することにより熱応力をかけ、外部接続端子と実装基板との接合状態を検査した。温度サイクル試験には、外形が５ｍｍ×５ｍｍで３２ピンのＱＦＮ（８ピン／辺）、外形が７ｍｍ×７ｍｍで４８ピンのＱＦＮ（１２ピン／辺）、および外形が８ｍｍ×８ｍｍで５６ピンのＱＦＮ（１４ピン／辺）（それぞれＮｉ／Ｐｄ／Ａｕめっき品）を用いた。温度サイクル試験は、−４０℃〜＋１２５℃の条件で実施した。実装基板に半田付けした各ＱＦＮは、デイジーチェーン接続にして温度サイクル試験中にデイジーチェーンの両端の抵抗測定用端子間の抵抗値をモニタし、抵抗値が初期抵抗値に比べて２０％上昇したサイクル数を半田接合不良と判定した。半田接合不良と判定したＱＦＮを温度サイクル試験槽から取り出して、半田接合部の外観および半田接合部の断面を観察した。
その結果、（ａ）のアイランドに半田付けしていない場合には、約４０００サイクルで接合不良が発生した。断面観察の結果、パッケージ構造の角部（端部）の外部接続端子の半田接合部にクラックが確認され、従来技術での認識通り、パッケージ構造の角部（端部）の熱応力が大きいことが確認された。
一方、（ｂ）のアイランドにも半田付けした場合には、約６０００サイクルで接合不良が発生した。このとき、パッケージ構造の角部（端部）よりも各辺中央部で抵抗値が上昇して半田接合不良の発生頻度が高かった。図７は、外形が５ｍｍ×５ｍｍで３２ピンのＱＦＮ（８ピン／辺）のデイジーチェーン接続の状態を示す平面図である。ここでは外部接続端子１０、アイランド１２、抵抗値を測定するための端子１４を示している。５ｍｍ×５ｍｍで３２ピンのＱＦＮでは１辺当たり４箇所の抵抗値を測定した。同様に、７ｍｍ×７ｍｍで４８ピンのＱＦＮでは１辺当たり６箇所、８ｍｍ×８ｍｍで５６ピンのＱＦＮでは１辺当たり７箇所の抵抗値をそれぞれ測定した。
図８に、５ｍｍ×５ｍｍで３２ピンのＱＦＮ（５ｍｍ３２ｐｉｎ）と７ｍｍ×７ｍｍで４８ピンのＱＦＮ（８ｍｍ５６ｐｉｎ）における各測定点と導通抵抗異常発生頻度との関係を示す。５ｍｍ３２ｐｉｎの場合（図８（ａ））も８ｍｍ５６ｐｉｎの場合も、（図８（ｂ））パッケージ構造の角部（端部）よりも各辺中央部で導通抵抗異常発生頻度が高かった。なお、７ｍｍ×７ｍｍで４８ピンのＱＦＮでも同様だった。
また、断面観察の結果、パッケージ構造の角部（端部）よりも各辺中央部（パッケージ構造の中心線の両側２本、またはいずれか１本）の外部接続端子の半田接合部にクラックが確認され、半田接合部にかかる熱応力は、角部よりも辺の中央部において大きいことを見出した。
このようにパッケージ構造に熱応力がかかる場合、外部接続端子にかかる応力は、パッケージ構造と実装基板との線膨張係数の差に影響を受ける。アイランドを半田付けしない場合、固定されるのは各外部接続端子のみなので、パッケージ構造の中心はひずみゼロとみなすことができる。この場合、パッケージ構造の中心からの距離が遠い角部の外部接続端子の方が各辺中央部の外部接続端子よりも応力が大きくなる。
一方、アイランドを半田付けした場合、アイランドの接合面積は、外部接続端子の接合面積に比べて非常に大きいため、アイランドの接合強度が非常に大きくなり、アイランド全体のひずみがゼロとみなすことができる。この場合、アイランドからの距離は、パッケージ構造の角部（端部）でも各辺中央部でも等しい。しかし、ここで、パッケージ構造の角部においては、相接する辺の角部の外部接続端子が存在することから、中央部に比べ応力が小さくなり、相対的に中央部にかかる応力が大きくなると考えられる。
従って、アイランドをパッケージ構造から露出させて、アイランドも実装基板と半田接合する構成の半導体装置においては、従来技術に記載された構成では、応力の大きい各辺中央部の外部接続端子の接合信頼性が低くなるという問題が発生する。
本発明によれば、
半導体チップと、
一面に前記半導体チップが搭載されたアイランドと、
前記アイランドから間隔を隔てて前記半導体チップの外縁に沿って当該半導体チップの周囲に配置された複数の外部接続端子と、
前記一面側から、前記半導体チップ、前記アイランドおよび前記複数の外部接続端子を封止するとともに、他面側において、前記アイランドと前記複数の外部接続端子を露出して構成された封止樹脂と、
を含むパッケージ構造を含み、
前記複数の外部接続端子は、前記半導体チップの外縁の各辺の中央部に配置された第１の外部接続端子と、前記半導体チップの外縁の各辺において、前記第１の外部接続端子より外側に配置された第２の外部接続端子とを含み、前記第１の外部接続端子は、前記第２の外部接続端子よりも面積が大きい半導体装置が提供される。
本発明によれば、
一面に半導体チップが搭載されたアイランドと、前記アイランドから間隔を隔てて前記半導体チップの外縁に沿って当該半導体チップの周囲に配置された複数の外部接続端子と、前記一面側から、前記半導体チップ、前記アイランドおよび前記複数の外部接続端子を封止するとともに、他面側において、前記アイランドと前記複数の外部接続端子を露出して構成された封止樹脂と、を含むパッケージ構造を、前記アイランドの前記他面側が基板の一面に対向するようにして、前記アイランドおよび前記複数の外部接続端子をそれぞれ半田を介して基板に接合する工程を含み、
前記複数の外部接続端子は、前記半導体チップの外縁の各辺の中央部に配置された第１の外部接続端子と、前記半導体チップの外縁の各辺において、前記第１の外部接続端子より外側に配置された第２の外部接続端子とを含み、前記第１の外部接続端子は、前記第２の外部接続端子よりも面積が大きい半導体装置の製造方法が提供される。
この構成によれば、外部接続端子およびアイランドがパッケージ構造の裏面側で露出している。そのため、外部接続端子に加えてアイランドも半田を介して実装基板等の基板と接合することにより、パッケージ構造と基板との接合面積を増やして接合を良好にすることができる。このような半導体装置において、上述したように、本発明者の知見により、角部よりも各辺中央部の熱応力が大きくなり、クラックが発生しやすくなる。しかし、本発明の構成によれば、中央部の第１の外部接続端子の面積を広く構成しているため、各辺中央部の第１の外部接続端子と基板との接合面積を広くすることができ、熱応力がかかる場合でも、半田接合寿命を長くすることができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、パッケージ構造と基板との接合を良好にできるとともに、熱応力がかかる場合でも、半田接合寿命を長くすることができる。
本発明の実施の形態におけるリードフレーム内の一部の構成の一例を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態におけるパッケージ構造を示す斜視図である。 本発明の実施の形態におけるリードフレーム内の一部の構成の他の例を示す平面図である。 本発明の実施の形態におけるリードフレーム内の一部の構成の他の例を示す平面図である。 本発明の実施の形態におけるリードフレーム内の一部の構成の他の例を示す平面図である。 外形が５ｍｍ×５ｍｍで３２ピンのＱＦＮ（８ピン／辺）のデイジーチェーン接続の状態を示す平面図である。 外部接続端子に半田付けするとともにアイランドにも半田付けして実装基板と接合した場合の各測定点と導通抵抗異常発生頻度との関係を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態におけるリードフレーム１１０内の一部の構成を示す平面図である。リードフレーム１１０内には図１の構成（パッケージ構造１個分）が縦横に複数配置されている。
リードフレーム１１０は、半導体チップが搭載されるアイランド１１２と、アイランド１１２から間隔を隔ててアイランド１１２の外縁の各辺に沿ってアイランド１１２の周囲に配置された複数の外部接続端子１０６と、アイランド１１２の角部からアイランド１１２の対角線方向に延びる吊りリード１１４と、吊りリード１１４と複数の外部接続端子１０６とを接続する外枠（不図示）とを含む。図中、破線で示した半導体チップ搭載領域１５４は、後に半導体チップが搭載される領域である。
本実施の形態において、複数の外部接続端子１０６は、半導体チップ搭載領域１５４の外縁の各辺の中央部に配置された第１の外部接続端子１０６ａと、半導体チップ搭載領域１５４の外縁の各辺において、第１の外部接続端子１０６ａより外側の両側方にそれぞれ配置された第２の外部接続端子１０６ｂとを含む。ここで、第１の外部接続端子１０６ａは、第２の外部接続端子１０６ｂよりも、基板と接合するための面積が大きい。
本実施の形態において、たとえば、第１の外部接続端子１０６ａの幅をＷ１、長さをＬ１、面積をＤ１、第２の外部接続端子１０６ｂの幅をＷ２、長さをＬ２、面積をＤ２とすると、幅Ｗ１と幅Ｗ２とは等しいが、長さＬ１は長さＬ２よりも長い。そのため、第１の外部接続端子１０６ａの面積Ｄ１は、第２の外部接続端子１０６ｂの面積Ｄ２よりも大きくなる。
このような構成のリードフレーム１１０は、製造時にパターンを変更するだけで、容易に製造することができる。ここで、一辺にたとえば８本の外部接続端子１０６が存在する場合、中央部の２〜４本程度を、面積の大きい第１の外部接続端子１０６ａとすることができる。ここでいう中央部とは、一辺の両端の外部接続端子間の距離を１００とした場合、３０〜６０、より好ましくは２５〜５０程度の範囲である。この程度の領域に熱応力がかかりやすいため、このような構成とすることにより、熱応力に対する半田接合寿命を長くすることができる。
図２は、本実施の形態における半導体装置２００の製造手順を示す工程断面図である。図２は、図１のＡ−Ａ’断面に該当する断面図である。
まず、図１に示した構成のリードフレーム１１０の一面１１０ａ側のアイランド１１２の半導体チップ搭載領域１５４に半導体チップ１５０を搭載する。これにより、複数の外部接続端子１０６が、半導体チップ１５０の外縁の各辺に沿って半導体チップ１５０の周囲に配置されることになる。
ここでは図示していないが、半導体チップ１５０の上面には、複数のボンディングパッド等の端子が形成されている。つづいて、半導体チップ１５０の各端子と対応するリードフレーム１１０の各外部接続端子１０６とをボンディングワイヤ１５２でそれぞれ接続する。
次いで、リードフレーム１１０の一面１１０ａ側から、半導体チップ１５０を封止樹脂１６０で埋め込む。このとき、封止樹脂１６０は、リードフレーム１１０の一面１１０ａ側から、半導体チップ１５０、アイランド１１２および外部接続端子１０６を封止するとともに、他面１１０ｂ側において、アイランド１１２と複数の外部接続端子１０６を露出して構成することができる。この後、封止樹脂１６０で封止されたリードフレーム１１０を上述した吊りリード１１４と複数の外部接続端子１０６とを接続する外枠（不図示）に沿って切断（ダイシング）することによって、個々のパッケージ構造１００に個片化する。これにより、図２（ａ）に示した構成のパッケージ構造１００の半導体装置２００が得られる。
図３は、本実施の形態のパッケージ構造１００を示す斜視図である。本実施の形態において、パッケージ構造１００は、リードが封止樹脂１６０の側面から突出していないリードレスパッケージとすることができる。ここで、パッケージ構造１００は、ＱＦＮとすることができる。
図２に戻り、つづいて、パッケージ構造１００を基板２０２上に搭載し、基板２０２に接合する。基板２０２は、たとえば実装基板とすることができる。基板２０２の一面２０２ａには、パッケージ構造１００の複数の外部接続端子１０６にそれぞれ対応する複数の端子２０４が形成されている。つまり、基板２０２の一面２０２ａには、リードフレーム１１０の第１の外部接続端子１０６ａおよび第２の外部接続端子１０６ｂにそれぞれ対応する端子２０４が形成されている。端子２０４は、第１の外部接続端子１０６ａに対応する面積の大きい端子と、第２の外部接続端子１０６ｂに対応する面積の小さい端子とを含むことができる。また、本実施の形態において、基板２０２には、パッケージ構造１００のアイランド１１２に対応する端子２０６も設けられている。このような構成の基板２０２上の端子２０４および端子２０６上に、たとえばスクリーン印刷法等で半田ペーストを塗布し、パッケージ構造１００を位置合わせして、アイランド１１２の一面１１０ｂが基板２０２の一面２０２ａと対向するようにして基板２０２に搭載する。続いて、リフロー（加熱）することにより半田ペーストを溶融し、パッケージ構造１００の各外部接続端子１０６と基板２０２の各端子２０４、パッケージ構造１００のアイランド１１２と基板２０２の端子２０６をそれぞれ半田２１０で接合する（図２（ｂ））。
以上のように、本実施の形態における半導体装置２００によれば、外部接続端子１０６に加えてアイランド１１２も半田２１０を介して基板２０２と接合することにより、パッケージ構造１００と基板２０２との接合面積を増やして接合を良好にすることができる。また、半導体装置２００において、中央部の第１の外部接続端子１０６ａの面積を広く構成している。本発明者が見出したように、角部よりも各辺中央部の熱応力が大きくなり、クラックが発生しやすくなるが、本実施の形態において、中央部の第１の外部接続端子１０６ａの面積が広いので、半田接合寿命を長くすることができる。
また、このような構成は、リードフレーム１１０を製造する際のフレームのパターンを変更するだけで容易に製造することができる。また、このような構成とすることにより。熱応力のかからない第２の外部接続端子１０６ｂの面積を小さくすることができ、パッケージ構造１００を微細化することもできる。
図４は、本実施の形態におけるリードフレームの構成の他の例を示す平面図である。
図１では、第１の外部接続端子１０６ａの幅Ｗ１と第２の外部接続端子１０６ｂの幅Ｗ２とが等しい例を示したが、ここでは、幅Ｗ１も幅Ｗ２より広い構成を示す。この場合も、第１の外部接続端子１０６ａの長さＬ１は第２の外部接続端子１０６ｂの長さＬ２よりも長い。そのため、第１の外部接続端子１０６ａの面積Ｄ１は、第２の外部接続端子１０６ｂの面積Ｄ２よりも大きくなる。
このような構成とすることにより、第１の外部接続端子１０６ａの接合面積をより大きくすることができ、半田接続信頼性をさらに向上させることができる。
図５は、本実施の形態におけるリードフレームの構成の他の例を示す平面図である。
ここで、第１の外部接続端子１０６ａと第２の外部接続端子１０６ｂの構成は、図１に示した構成と同様とすることができる。
上述したように、アイランド１１２も半田２１０を介して基板２０２と接合する構成においては、熱応力は、各辺中央部で大きくなる。一方、落下等の衝撃による機械的応力は、パッケージ構造１００の角部で大きくなる。そのため、ここでは、角部に、第２の外部接続端子１０６ｂの面積Ｄ２よりも大きい面積Ｄ３の第３の外部接続端子１０６ｃを配置した構成としている。第３の外部接続端子１０６ｃは、たとえば第２の外部接続端子１０６ｂよりも幅を広くすることにより、面積が大きくなるようにすることができる。なお、第１の外部接続端子１０６ａの面積Ｄ１と第３の外部接続端子１０６ｃの面積Ｄ３とは、等しい大きさとすることもでき、またいずれかが他方より大きい構成とすることもできる。
図６は、本実施の形態におけるリードフレームの構成の他の例を示す平面図である。
ここで、第１の外部接続端子１０６ａと第２の外部接続端子１０６ｂの構成は、図４に示した構成と同様とすることができる。また、ここでも、図５に示したのと同様に、角部に、第２の外部接続端子１０６ｂの面積Ｄ２よりも大きい面積Ｄ３の第３の外部接続端子１０６ｃを配置した構成としている。
図５および図６に示したような構成とすることにより、機械的応力が加わった場合でも、半田接続信頼性を向上させることができる。図５および図６に示した構成のように第３の外部接続端子１０６ｃを配置するか否かは、半導体装置２００を用いる用途に応じて適宜設定することができる。たとえば、半導体装置２００がモバイル端末等、落下等の衝撃を受けやすい装置に導入される場合は、第３の外部接続端子１０６ｃを設けた構成とすることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以下、参考形態の例を付記する。
１． 半導体チップと、
一面に前記半導体チップが搭載されたアイランドと、
前記アイランドから間隔を隔てて前記半導体チップの外縁に沿って当該半導体チップの周囲に配置された複数の外部接続端子と、
前記一面側から、前記半導体チップ、前記アイランドおよび前記複数の外部接続端子を封止するとともに、他面側において、前記アイランドと前記複数の外部接続端子を露出して構成された封止樹脂と、
を含むパッケージ構造を含み、
前記複数の外部接続端子は、前記半導体チップの外縁の各辺の中央部に配置された第１の外部接続端子と、前記半導体チップの外縁の各辺において、前記第１の外部接続端子より外側に配置された第２の外部接続端子とを含み、前記第１の外部接続端子は、前記第２の外部接続端子よりも面積が大きい半導体装置。
２． １に記載の半導体装置において、
前記パッケージ構造は、前記アイランドの前記他面側において、前記アイランドおよび前記複数の接続端子がそれぞれ半田を介して基板に接合された半導体装置。
３． １または２に記載の半導体装置において、
前記パッケージ構造は、前記複数の接続端子が、前記パッケージ構造の側面から突出していないリードレスパッケージである半導体装置。
４． １から３いずれかに記載の半導体装置において、
前記複数の外部接続端子は、前記半導体チップの外縁の各辺の角部に配置され、前記第２の外部接続端子よりも面積が大きい第３の外部接続端子をさらに含む半導体装置。
５． 一面に半導体チップが搭載されたアイランドと、前記アイランドから間隔を隔てて前記半導体チップの外縁に沿って当該半導体チップの周囲に配置された複数の外部接続端子と、前記一面側から、前記半導体チップ、前記アイランドおよび前記複数の外部接続端子を封止するとともに、他面側において、前記アイランドと前記複数の外部接続端子を露出して構成された封止樹脂と、を含むパッケージ構造を、前記アイランドの前記他面側が基板の一面に対向するようにして、前記アイランドおよび前記複数の外部接続端子をそれぞれ半田を介して基板に接合する工程を含み、
前記複数の外部接続端子は、前記半導体チップの外縁の各辺の中央部に配置された第１の外部接続端子と、前記半導体チップの外縁の各辺において、前記第１の外部接続端子より外側に配置された第２の外部接続端子とを含み、前記第１の外部接続端子は、前記第２の外部接続端子よりも面積が大きい半導体装置の製造方法。
１００ パッケージ構造
１０６ 外部接続端子
１０６ａ 第１の外部接続端子
１０６ｂ 第２の外部接続端子
１０６ｃ 第３の外部接続端子
１１０ リードフレーム
１１０ａ 一面
１１０ｂ 他面
１１２ アイランド
１１４ 吊りリード
１５０ 半導体チップ
１５２ ボンディングワイヤ
１５４ 半導体チップ搭載領域
１６０ 封止樹脂
２００ 半導体装置
２０２ 基板
２０２ａ 一面
２０４ 端子
２０６ 端子
２１０ 半田

Claims (1)

  1. 半導体チップと、
    一面に前記半導体チップが搭載されたアイランドと、
    前記アイランドから間隔を隔てて前記半導体チップの外縁に沿って当該半導体チップの周囲に配置された複数の外部接続端子と、
    前記一面側から、前記半導体チップ、前記アイランドおよび前記複数の外部接続端子を封止するとともに、他面側において、前記アイランドと前記複数の外部接続端子を露出して構成された封止樹脂と、
    を含むパッケージ構造を含み、
    前記パッケージ構造は、前記アイランドの前記他面側において、前記アイランドおよび前記複数の接続端子がそれぞれ半田を介して基板に接合され、
    前記パッケージ構造は、前記複数の接続端子が、前記パッケージ構造の側面から突出していないリードレスパッケージであり、
    前記複数の外部接続端子は、前記半導体チップの外縁の各辺の角部に配置され、前記第２の外部接続端子よりも面積が大きい第３の外部接続端子をさらに含み、
    前記複数の外部接続端子は、前記半導体チップの外縁の各辺の中央部に配置された第１の外部接続端子と、前記半導体チップの外縁の各辺において、前記第１の外部接続端子より外側に配置された第２の外部接続端子とを含み、前記第１の外部接続端子は、前記第２の外部接続端子よりも面積が大きい半導体装置。
JP2010041608A 2010-02-26 2010-02-26 半導体装置 Expired - Fee Related JP5255009B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010041608A JP5255009B2 (ja) 2010-02-26 2010-02-26 半導体装置
CN201110049750.4A CN102169866B (zh) 2010-02-26 2011-02-25 半导体器件和制造半导体器件的方法
US13/036,490 US8436451B2 (en) 2010-02-26 2011-02-28 Semiconductor device and method of manufacturing a semiconductor device
US13/856,101 US8853842B2 (en) 2010-02-26 2013-04-03 Semiconductor device sealed with a resin molding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010041608A JP5255009B2 (ja) 2010-02-26 2010-02-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013087146A Division JP5607782B2 (ja) 2013-04-18 2013-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2011181549A JP2011181549A (ja) 2011-09-15
JP5255009B2 true JP5255009B2 (ja) 2013-08-07

Family

ID=44490959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010041608A Expired - Fee Related JP5255009B2 (ja) 2010-02-26 2010-02-26 半導体装置

Country Status (3)

Country Link
US (2) US8436451B2 (ja)
JP (1) JP5255009B2 (ja)
CN (1) CN102169866B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5740372B2 (ja) * 2012-09-12 2015-06-24 株式会社東芝 半導体メモリカード
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
JP6483498B2 (ja) 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US9385197B2 (en) 2014-08-29 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor structure with contact over source/drain structure and method for forming the same
CN104465601A (zh) * 2014-12-26 2015-03-25 江苏长电科技股份有限公司 利用框架封装重布线的倒装封装结构及其制造方法
CN104485322A (zh) * 2014-12-26 2015-04-01 江苏长电科技股份有限公司 利用框架封装重布线的打线封装结构及其制造方法
WO2021079846A1 (ja) * 2019-10-24 2021-04-29 ローム株式会社 半導体装置
CN112786555A (zh) * 2021-01-12 2021-05-11 杰群电子科技（东莞）有限公司 一种功率模块封装结构及功率模块制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363055A (ja) 1991-05-16 1992-12-15 Mitsubishi Electric Corp 半導体パッケージ
US5376756A (en) * 1991-12-20 1994-12-27 Vlsi Technology, Inc. Wire support and guide
JPH06224353A (ja) 1993-01-21 1994-08-12 Kokusai Electric Co Ltd 電子部品の電極構造
JPH1012790A (ja) * 1996-06-24 1998-01-16 Mitsubishi Electric Corp 半導体集積回路装置
JPH11214606A (ja) * 1998-01-29 1999-08-06 Matsushita Electron Corp 樹脂封止型半導体装置及びリードフレーム
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP2002026192A (ja) 2000-07-03 2002-01-25 Dainippon Printing Co Ltd リードフレーム
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP3639302B2 (ja) 2004-08-20 2005-04-20 松下電器産業株式会社 樹脂封止型半導体装置
JP2007048911A (ja) * 2005-08-09 2007-02-22 Aoi Electronics Co Ltd 半導体装置、半導体装置の製造方法およびその製造方法に用いるシート
US7808084B1 (en) * 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features

Also Published As

Publication number Publication date
JP2011181549A (ja) 2011-09-15
US8853842B2 (en) 2014-10-07
CN102169866A (zh) 2011-08-31
US20130221508A1 (en) 2013-08-29
US20110210434A1 (en) 2011-09-01
CN102169866B (zh) 2015-04-29
US8436451B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
JP5255009B2 (ja) 半導体装置
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5729468B2 (ja) 半導体装置
JP5089184B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2007503721A (ja) リバーシブル・リードレス・パッケージとその製造および使用方法
JP2001339043A (ja) 半導体装置及びそれを用いた半導体モジュール
JP5155644B2 (ja) 半導体装置
US6340837B1 (en) Semiconductor device and method of fabricating the same
US8872316B2 (en) Manufacturing method of semiconductor device and semiconductor device
TWI792588B (zh) 半導體封裝
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
US20150279770A1 (en) Package, semiconductor device, and semiconductor module
JP2008016469A (ja) 半導体装置
JP5607782B2 (ja) 半導体装置
JP2007027645A (ja) 半導体装置
JP3915337B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3639302B2 (ja) 樹脂封止型半導体装置
JPH04188740A (ja) Ｔａｂ内蔵型半導体装置
JP4962388B2 (ja) 配線基板
JP2007080889A (ja) 半導体装置
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2019508908A (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP2020202317A (ja) 半導体パッケージおよびこれを用いた半導体装置
JP2007250749A (ja) 半導体装置、電子機器及び半導体装置の製造方法
JP2005051157A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130418

R150 Certificate of patent or registration of utility model

Ref document number: 5255009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees