JP5740372B2 - 半導体メモリカード - Google Patents

半導体メモリカード Download PDF

Info

Publication number
JP5740372B2
JP5740372B2 JP2012200159A JP2012200159A JP5740372B2 JP 5740372 B2 JP5740372 B2 JP 5740372B2 JP 2012200159 A JP2012200159 A JP 2012200159A JP 2012200159 A JP2012200159 A JP 2012200159A JP 5740372 B2 JP5740372 B2 JP 5740372B2
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
chip
lead
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012200159A
Other languages
English (en)
Other versions
JP2014056370A (ja
Inventor
一英 土井
一英 土井
本間　荘一
荘一 本間
勝好 渡邊
勝好 渡邊
拓 西山
拓 西山
武史 生田
武史 生田
尚久 奥村
尚久 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012200159A priority Critical patent/JP5740372B2/ja
Priority to TW102101518A priority patent/TWI508236B/zh
Priority to CN201310056269.7A priority patent/CN103681571B/zh
Priority to US13/786,035 priority patent/US9236329B2/en
Publication of JP2014056370A publication Critical patent/JP2014056370A/ja
Application granted granted Critical
Publication of JP5740372B2 publication Critical patent/JP5740372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明の実施形態は、半導体メモリカードに関する。
ＮＡＮＤ型フラッシュメモリ等を内蔵するメモリカード（半導体メモリカード）においては、小型化と高容量化が進められている。また、メモリカードの高容量化を実現する上で、メモリチップ自体の高密度化とそれに基づく高容量化が進められている。メモリカードは、一般的に外部接続端子を有する配線基板上にメモリチップやコントローラチップ等の半導体チップを搭載すると共に、配線基板上に封止樹脂層を形成して半導体チップを封止することにより構成されている。さらに、メモリカードの低コスト化等を図るために、メモリチップやコントローラチップ等の半導体チップとコンデンサやヒューズ等のチップ部品を、外部接続端子を有するリードフレーム上に搭載することも検討されている。
リードフレームを用いたメモリカードにおいては、半導体チップやチップ部品をリードフレーム上に搭載した後、半導体チップやチップ部品と共にリードフレームを封止する封止樹脂層を形成する。封止樹脂層を形成するにあたって、外部接続端子の表面は露出させる必要がある。封止樹脂層は、例えば外部接続端子の表面を露出させるような成形型を用いて、トランスファ成形等を適用して形成される。しかしながら、メモリカードの外部接続端子は封止樹脂層の一方の表面内に配置されるため、例えば封止樹脂層の形成時に樹脂バリの発生を完全に抑制することは困難である。このため、外部接続端子の表面の一部が樹脂で覆われてしまい、外部接続端子による外部機器との接続性が低下しやすい。
米国特許第６９００５２７号明細書 米国特許第５８２２１９０号明細書 米国特許公開２００３／２２７０７５号明細書
本発明が解決しようとする課題は、リードフレームを用いて低コスト化を図った上で、外部接続端子の露出性を向上させた半導体メモリカードとその製造方法を提供することにある。
実施形態による半導体メモリカードは、複数の外部接続端子と、少なくとも一部が前記外部接続端子に接続された複数のリードを有するリード部と、前記リード部に設けられたチップ部品搭載部と、半導体チップ搭載部とを備えるリードフレームと、前記チップ部品搭載部に搭載され、前記リードと電気的に接続されたチップ部品と、前記半導体チップ搭載部に搭載され、前記リードと電気的に接続されたコントローラチップ、および前記コントローラチップと電気的に接続されたメモリチップと、前記リードフレームを前記チップ部品、前記コントローラチップ、および前記メモリチップと共に封止する封止樹脂層とを具備する。前記封止樹脂層は、前記外部接続端子の露出面となる第１の面と、前記外部接続端子の表面を露出させると共に前記外部接続端子の側面の一部を露出させつつ、前記外部接続端子の周囲を囲うように、前記第１の面に設けられた凹部とを有する。
第１の実施形態による半導体メモリカードを示す上面透過図である。 図１に示す半導体メモリカードの下面図である。 図１に示す半導体メモリカードの断面図である。 図１に示す半導体メモリカードの下面の他の例を示す図である。 図１に示す半導体メモリカードにおける外部接続端子および封止樹脂層に設けられた凹部を拡大して示す断面図である。 図５に示す外部接続端子および凹部の平面図である。 図５に示す外部接続端子および凹部の他の例を示す断面図である。 図５に示す凹部の形成工程を示す断面図である。 図１に示す半導体メモリカードにおけるメモリチップの再配線層の第１の構成例を示す断面図である。 図１に示す半導体メモリカードにおけるメモリチップの再配線層の第２の構成例を示す断面図である。 第２の実施形態による半導体メモリカードの外部接続端子を拡大して示す断面図である。 第２の実施形態の半導体メモリカードにおける第１の構成例とその製造工程を示す断面図である。 図１２に示す半導体メモリカードの最終構成を示す断面図である。 第２の実施形態の半導体メモリカードにおける第２の構成例とその製造工程を示す断面図である。 第２の実施形態の半導体メモリカードにおける第３の構成例とその製造工程を示す断面図である。 図１５に示す半導体メモリカードの最終構成を示す断面図である。 第２の実施形態の半導体メモリカードにおける第４の構成例とその製造工程を示す断面図である。 図１７に示す半導体メモリカードの最終構成を示す断面図である。
以下、実施形態の半導体メモリカードについて、図面を参照して説明する。
（第１の実施形態）
図１ないし図３は第１の実施形態による半導体メモリカードを示す図である。図１は第１の実施形態による半導体メモリカードの上面図であって、半導体メモリカードの構成を透過して示す図（上面透過図）、図２は第１の実施形態による半導体メモリカードの下面図、図３は第１の実施形態による半導体メモリカードを長辺方向（カードスロットに挿入する方向）に切断した断面図である。これらの図に示される半導体メモリカード１は、各種規格のメモリカードとして使用されるものである。
メモリカード１は、端子部材と配線部材と素子搭載部材とを兼ねるリード回路部材としてリードフレーム２を具備している。リードフレーム２は、複数の外部接続端子３と、少なくとも一部が外部接続端子３に接続された複数のリードを有するリード部４と、リード部４に設けられたチップ部品搭載部５と、半導体チップ搭載部６とを備えている。チップ部品搭載部５には、チップ部品（受動部品）７が搭載されている。半導体チップ搭載部６には、コントローラチップ８とＮＡＮＤ型フラッシュメモリのようなメモリチップ９が搭載されている。コントローラチップ８は、メモリチップ９へのデータの書き込みやメモリチップ９に記憶されたデータの読み出し等を行う半導体チップである。
リードフレーム２は、封止樹脂層１０で封止されている。封止樹脂層１０は、外部接続端子３の表面を露出させつつ、リードフレーム２をチップ部品７、コントローラチップ８、メモリチップ９等と共に封止するように、例えばエポキシ樹脂等の封止樹脂をトランスファ成形することにより形成されている。封止樹脂層１０は概略矩形状の外形を有し、メモリカード１の全体形状を構成している。封止樹脂層１０の外部接続端子３が露出した第１の面１０ａ（図２）は、メモリカード１の裏面に相当する。封止樹脂層１０の第１の面１０ａとは反対側の第２の面１０ｂ（図１）は、メモリカード１の表面に相当する。
封止樹脂層１０の外形辺１１のうち、外部接続端子３に近い第１の短辺１１Ａは、メモリカード１の先端部に相当する。封止樹脂層１０の先端には、メモリカード１の前方を示す傾斜部１０ｃが設けられている。封止樹脂層１０の第２の短辺１１Ｂは、メモリカード１の後方部に相当する。封止樹脂層１０の後方には、その一部を第２の面１０ｂ側に盛り上げた取手部１０ｄが設けられている。封止樹脂層１０の第１の長辺１１Ｃには、メモリカード１の前後や表裏の向きを示すように、切り欠き部１２やくびれ部１３が形成されている。封止樹脂層１０の第２の長辺１１Ｄは直線形状とされている。
複数の外部接続端子３の先端は、封止樹脂層１０内に配置されている。第１の実施形態では、外部接続端子３の先端に吊りリードを設けていない。これによって、封止樹脂層１０の先端に吊りリードが残存することを防いでいる。複数の外部接続端子３は図示しないフレームから分離されているため、その上に固定テープ１４Ａが接着されている。複数の外部接続端子３は、固定テープ１４Ａにより保持されている。複数の外部接続端子３の表面は、それぞれ封止樹脂層１０の第１の面１０ａに露出されている。外部接続端子３の表面を封止樹脂層１０の第１の面１０ａに露出させるにあたって、リードフレーム２の外部接続端子３とリード部４との接続部分を曲げ加工していると共に、封止樹脂層１０の第１の面１０ａに外部接続端子３の周囲を囲う凹部１５を設けている。
すなわち、外部接続端子３は封止樹脂層１０の第１の面１０ａに露出されるのに対して、外部接続端子３に接続されたリード部４や半導体チップ搭載部６等は封止樹脂層１０内に埋設される。このため、リードフレーム２は外部接続端子３とリード部４との接続部分を曲げ加工した加工部１６を有している。加工部１６は、外部接続端子３を外部に露出させつつ、リード部４や半導体チップ搭載部６等を封止樹脂層１０内に配置するものであり、外部接続端子３とリード部４との接続部分を一旦上方に曲げた後に水平方向に曲げ返した形状を有している。このような加工部１６をリードフレーム２に設けることによって、外部接続端子３を外部に露出させつつ、外部接続端子３を除くリードフレーム２の構成部（リード部４、チップ部品搭載部５、半導体チップ搭載部６等）やチップ部品７、コントローラチップ８、メモリチップ９等の樹脂封止性を高めることができる。
第１の実施形態のメモリカード１では、外部接続端子３の外部への露出性を高めるために、リードフレーム２に加工部１６を設けることに加えて、外部接続端子３の表面および側面の一部を露出させる凹部１５を封止樹脂層１０の第１の面１０ａに設けている。凹部１５は外部接続端子３の周囲を囲うように設けられている。凹部１５は図２に示したように、複数の外部接続端子３を個々に囲うように設けてもよいし、図４に示すように複数の外部接続端子３を一括して囲うように設けてもよい。凹部１５は、図５や図６に拡大して示すように、外部接続端子３の表面３ａに加えて、側面３ｂの一部を露出させる形状を有している。このような凹部１５を封止樹脂層１０の第１の面１０ａに設けることで、外部接続端子３の表面３ａの露出性が向上する。さらに、外部接続端子３の周囲を囲うように凹部１５を設けることで、外部接続端子３の外周形状が安定する。これらによって、外部接続端子３の機能を十分に発揮させることが可能となる。
凹部１５は封止樹脂層１０の第１の面１０ａから凹ませるように設けられている。凹部１５の第１の面１０ａからの深さＤ１は１０〜３００μｍの範囲であることが好ましい。凹部１５の深さＤ１が１０μｍ未満の場合には、外部接続端子３の表面３ａを完全に露出させることができないおそれがある。凹部１５の深さＤ１が３００μｍを超えると、メモリカード１を外部機器のソケットから抜き出す際に、凹部１５がソケット側の端子に引っ掛かる等して、メモリカード１の取り出しが困難になるおそれがある。凹部１５の外形形状は、外部接続端子３の全周を囲うと共に、外部接続端子３の側面３ｂの一部を露出させることが可能な形状であればよく、凹部１５の幅（外部接続端子３の側面３ｂから封止樹脂層１０の壁面１５ａまでの距離）は特に限定されるものではない。
図５は外部接続端子３の表面３ａを封止樹脂層１０の第１の面１０ａとほぼ同一の高さとした構造を示しているが、外部接続端子３の配置構造はこれに限られるものではない。外部接続端子３は図７に示すように、表面３ａを封止樹脂層１０の第１の面１０ａから凹ませるように配置してもよい。ただし、外部接続端子３の表面３ａの封止樹脂層１０の第１の面１０ａからの深さＤ２が深すぎると、メモリカード１の挿抜性が逆に低下するおそれがあるため、深さＤ２は１００μｍ以下であることが好ましい。外部接続端子３の表面３ａを凹ませることで、外部接続端子３の傷や摩耗等の発生を抑制することができる。加えて、第２の実施形態で詳述するように、外部接続端子３の表面３ａに金属めっき層を形成する際に、端子表面が第１の面１０ａから突出することを防ぐことができる。
封止樹脂層１０の凹部１５は、例えば封止樹脂層１０にレーザ、紫外線、プラズマ等を照射し、封止樹脂層１０の凹部１５の形成位置に相当する部分を除去することにより形成される。凹部１５の形成工程について、図８を参照して説明する。まず、リードフレーム２上にチップ部品７、コントローラチップ８、メモリチップ９を搭載し、さらにこれらと共にリードフレーム２を封止する封止樹脂層１０を形成する。封止樹脂層１０は、例えばトランスファ成形により形成される。このため、外部接続端子３の側面３ｂは図８（ａ）に示すように、封止樹脂層１０で覆われた状態となる。
外部接続端子３の表面３ａを封止樹脂層１０の第１の面１０ａと同一面に設定した場合、外部接続端子３の表面３ａは成形型に覆われるため、封止樹脂層１０は表面３ａ上には形成されない。ただし、通常のトランスファ成形では、外部接続端子３の表面３ａへの樹脂バリの発生を完全に抑制することは困難である。このため、封止樹脂層１０を形成した段階において、外部接続端子３の表面３ａの少なくとも一部は封止樹脂層１０を構成する樹脂で覆われた状態となることが避けられない。そこで、図８（ｂ）に示すように、外部接続端子３の表面３ａ上を含めて、封止樹脂層１０の凹部１５の形成領域にレーザ光Ｌを照射する。レーザ光Ｌに代えて、紫外線やプラズマ等を照射してもよい。
封止樹脂層１０にレーザ光Ｌを照射することによって、外部接続端子３の表面３ａ上に存在する樹脂を除去すると同時に、外部接続端子３の側面３ｂの一部を露出させる凹部１５を、外部接続端子３の全周を囲うように形成する。凹部１５は、図２や図６に示したように、個々の外部接続端子３の外周をそれぞれ囲うように形成してもよいし、図４に示したように、複数の外部接続端子３の外周を一括して囲うように形成してもよい。このような凹部１５を封止樹脂層１０の第１の面１０ａに形成することによって、外部接続端子３の表面３ａを確実に露出させると共に、外部接続端子３の外周形状を安定させることができる。従って、外部接続端子３の機能を十分に発揮させることが可能となる。
リード部４は、外部接続端子３に直接接続されたリード４１と、外部接続端子３とは電気的に独立しているリード４２とを有している。これらリード４１、４２のうち、第１、第２および第３のリード４１Ａ、４１Ｂ、４１Ｃは、一方の端部が外部接続端子３に直接接続されている。第１のリード４１Ａの他方の端部は、コントローラチップ８の近傍領域に配置されている。第２のリード４１Ｂとそれとは電気的に独立した第４のリード４２Ａには、第１のチップ部品搭載部５Ａが設けられている。第１のチップ部品搭載部５Ａには、ヒューズ等の第１のチップ部品７Ａが第２のリード４１Ｂおよび第４のリード４２Ａと電気的に接続されつつ搭載されている。第４のリード４２Ａは、さらにコントローラチップ８の近傍領域まで引き回されている。
第３のリード４１Ｃは、コントローラチップ８の近傍領域を引き回された後に分岐している。第３のリード４１Ｃの一方の分岐部４１Ｃ１とそれとは電気的に独立した第５のリード４２Ｂには、第２のチップ部品搭載部５Ｂが設けられている。第２のチップ部品搭載部５Ｂには、コンデンサ等の第２のチップ部品７Ｂが第３のリード４１Ｃの分岐部４１Ｃ１および第５のリード４２Ｂと電気的に接続されつつ搭載されている。第３のリード４１Ｃの他方の分岐部４１Ｃ２とそれとは電気的に独立した第６のリード４２Ｃには、第３のチップ部品搭載部５Ｃが設けられている。第３のチップ部品搭載部５Ｃには、コンデンサ等の第３および第４のチップ部品７Ｃ、７Ｄが第３のリード４１Ｃの分岐部４１Ｃ２および第６のリード４２Ｃと電気的に接続されつつ搭載されている。第５および第６のリード４２Ｂ、４２Ｃは、さらにメモリチップ９の近傍まで引き回されている。
半導体チップ搭載部６は、封止樹脂層１０の短辺１１Ｂに向けて拡張された拡張部６ａを有しており、この拡張部６ａに図示しないフレームと接続された吊りリード１７が設けられている。さらに、リードフレーム２は封止樹脂層１０の両長辺１１Ｃ、１１Ｄに沿って設けられた固定部１８を有している。固定部１８には、吊りリード１７が設けられている。半導体チップ搭載部６は、固定部１８から電気的に独立している。半導体チップ搭載部６やリード部４の一部は、吊りリード１７が設けられた固定部１８に接着された固定テープ１４Ｂにより保持されている。固定テープ１４Ｂは固定部１８から半導体チップ搭載部６、さらにリード部４の一部にかけて接着されており、半導体チップ搭載部６やリード部４の一部を吊りリード１７に支持された固定部１８に固定している。
このように、半導体チップ搭載部６は封止樹脂層１０の両側面（長辺１１Ｃ、１１Ｄを有する面）間で電気的に独立している。すなわち、半導体チップ搭載部６は封止樹脂層１０の両側面に設けられた吊りリード１７と導通しておらず、両側面の吊りリード１７間で電気的に独立している。このような半導体チップ搭載部６を適用することによって、封止樹脂層１０の両側面が外部の導通部材等に接触した場合においても、半導体チップ搭載部６がショートするようなことはない。従って、封止樹脂層１０の両側面間がショートしたような場合においても、コントローラチップ８やメモリチップ９に不良等が発生することを抑制でき、メモリカード１の信頼性を高めることが可能となる。
半導体チップ搭載部６上に配置されたコントローラチップ８およびメモリチップ９は、それぞれ矩形状の外形を有している。コントローラチップ８は外部接続端子３とメモリチップ９との間に配置されている。すなわち、コントローラチップ８はメモリチップ９より外部接続端子３に近い側に配置されている。コントローラチップ８は、外部接続端子３に近い側の長辺に沿って配列された電極パッド１９Ａと、メモリチップ９に近い側の長辺に沿って配列された電極パッド１９Ｂとを有している。コントローラチップ８の外部接続端子３に近い側の電極パッド１９Ａは、第１、第３、第４のリード４１Ａ、４１Ｃ、４２Ａと金属ワイヤ２０を介して電気的に接続されている。
メモリチップ９は、例えば図９に示すように、図示を省略した半導体素子部等を有するチップ本体２１と、チップ本体２１に形成された電極パッド２２と、電極パッド２２を露出させつつ、チップ本体２１の表面を覆うように形成された絶縁樹脂膜２３と、絶縁樹脂膜２３上に形成された再配線層２４とを有している。コントローラチップ８とメモリチップ９の電極パッド１９、２２の配列や種類等によっては、メモリチップ９の電極パッド２２を再配置する必要が生じる。ポリイミド樹脂等からなる絶縁樹脂膜（保護膜）２３上に設けられる再配線層２４は、電極パッド２２をメモリチップ９上の所望の位置に再配置するものであり、例えば一方の端部は電極パッド２２と電気的に接続されており、他方の端部には金属ワイヤのボンディング部となる接続パッド２５が形成されている。
再配線層２４に対する金属ワイヤのボンディング性を考慮して、再配線層２４の少なくとも最表面層はＡｌやＡｌ−０．５質量％Ｃｕ合金等のＡｌ合金、あるいはＡｕやＰｄ等の貴金属材料等で形成することが好ましい。さらに、再配線層２４の絶縁樹脂膜２３上への形成性や密着性等を考慮すると、再配線層２３の最下層はＴｉやＣｒ等で形成することが好ましい。再配線層２４の具体的な構成としては、Ａｌ／Ｔｉ、Ａｌ−Ｃｕ／Ｔｉ、Ａｕ／Ｎｉ／Ｔｉ、Ａｕ／Ｎｉ／Ｃｕ／Ｔｉ等の積層膜が挙げられる。再配線層２４の最表面層をＡｌ層（Ａｌ合金層を含む）や貴金属層で形成する場合、最表面層の厚さはボンディング性を確保する上で２μｍ以上とすることが好ましい。最表面層を厚くしすぎてもそれ以上の効果は得られないため、その厚さは５μｍ以下とすることが好ましい。
再配線層２４を構成する再配線のうち、少なくとも一部の再配線２４Ａは一方の端部が電極パッド２２と電気的に接続されていると共に、他方の端部に接続パッド２５が形成されている。再配線２４Ａの端部に形成された接続パッド２５には、金属ワイヤ２６の一方の端部がボンディングされている。金属ワイヤ２６の他方の端部は、コントローラチップ８の電極パッド１９Ｂやリード４１Ｃ、４２Ｂ、４２Ｃにボンディングされている。すなわち、再配線２４Ａは金属ワイヤ２６を介してコントローラチップ８の電極パッド１９Ｂやリード４１Ｃ、４２Ｂ、４２Ｃと電気的に接続されている。
再配線２４Ａと電極パッド２２との電気的な接続構造は、図９に示すように直接的に接続された構造でもよいし、図１０に示すように金属ワイヤ２７を介して接続された構造でもよい。再配線２４Ａを接続する電極パッド２２の近傍に他の電極パッド（例えば異電位の電極パッド２２ａ）が存在するような場合には、図１０に示すように、異電位の電極パッド２２ａを跨ぐように金属ワイヤ２７を配置することで、電極パッド２２に再配線２４Ａを接続することができる。金属ワイヤ２７による飛び越し構造は、異電位の再配線やリードを跨ぐ構造に対しても有効である。第４のリード４２Ａは、異電位の第１のリード４１Ａを跨ぐように配置された金属ワイヤ２７を介して、同電位の第６のリード４２Ｃと電気的に接続されている。このような金属ワイヤ２７による飛び越し構造を適用することによって、単層構造の再配線層２４による回路の形成性を高めることが可能になる。
第１の実施形態のメモリカード１においては、外部接続端子３の表面３ａおよび側面３ｂの一部を露出させつつ、外部接続端子３の周囲を囲う凹部１５を、封止樹脂層１０の第１の面１０ａに設けているため、リードフレーム２を用いてメモリカード１の低コスト化を図った上で、外部接続端子３の露出性を向上させることができる。さらに、外部接続端子３の外周形状も安定する。従って、メモリカード１の外部接続端子３による外部機器との接続信頼性、すなわちメモリカード１の動作信頼性を高めることが可能となる。
（第２の実施形態）
次に、第２の実施形態によるメモリカードについて、図１１ないし図１８を参照して説明する。第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。第２の実施形態によるメモリカード３１は、図１１に示すように、封止樹脂層１０から露出された外部接続端子３の表面３ａおよび側面３ｂ上に設けられた金属めっき層３２を備えている。第２の実施形態によるメモリカード３１において、基本的な構成は外部接続端子３上に金属めっき層３２が設けられていることを除いて、第１の実施形態のメモリカード１と同様とされている。封止樹脂層１０の第１の面１０ａには、外部接続端子３の表面３ａおよび側面３ｂの一部を露出させつつ、外部接続端子３の周囲を囲う凹部１５が設けられている。凹部１５の具体的な構成等も第１の実施形態と同様である。
リードフレーム２は、一般的にＦｅ−Ｎｉ系合金（例えばＦｅ−４２％Ｎｉ合金）やＣｕ合金等により形成されている。このため、外部に露出された外部接続端子３の表面３ａや側面３ｂには、使用時に表面酸化膜が形成されたり、また腐食や錆等が生じるおそれがある。このような表面酸化膜、腐食、錆等の発生を抑制するために、外部接続端子３の露出された表面３ａや側面３ｂに金属めっき層３２が形成される。金属めっき層３２の代表的な構成材料としては、ＡｕやＰｄ等の貴金属が挙げられる。金属めっき層３２はＡｕやＰｄの単層膜に限らず、Ａｕ／Ｃｕ、Ｐｄ／Ｃｕ、Ａｕ／Ｎｉ、Ｐｄ／Ｎｉ、Ａｕ／Ｎｉ／Ｃｕ、Ｐｄ／Ｎｉ／Ｃｕ、Ａｕ／Ｐｄ／Ｎｉ、Ａｕ／Ｐｄ／Ｎｉ／Ｃｕ等の積層膜であってもよい。なお、メモリカード３１の使用用途等によっては、外部接続端子３上に金属めっき層３２を形成することなく、メモリカード３１を使用することもできる。
外部接続端子３の露出された表面３ａおよび側面３ｂ上に電解めっき法で金属めっき層３２を形成するためには、外部接続端子３に電解めっき用コンタクトピンを接続する必要がある。金属めっき層３２の形成前の段階において、外部接続端子３の表面３ａは露出している。従って、電解めっき用コンタクトピンを外部接続端子３の露出した表面３ａに接触させることによって、外部接続端子３の露出された表面３ａおよび側面３ｂに電解めっきを行うことができる。しかしながら、コンタクトピンを外部接続端子３の表面３ａに接触させて電解めっきを行うと、表面３ａのコンタクトピンを接触させた部分にめっき金属が付着せず、表面酸化膜、腐食、錆等を発生させる原因となる。
第２の実施形態のメモリカード３１において、リードフレーム２は外部接続端子３とは別に、封止樹脂層１０から露出しためっき用接続端子を有している。めっき用接続端子の具体的な構成について述べる。図１２はめっき用接続端子３３の第１の構成例を示している。図１２に示すリードフレーム２は、外部接続端子３に接続されたリード４１の一部が封止樹脂層１０の第１の面１０ａに露出するように、リード４１を曲げ加工することにより形成されためっき用接続端子３３Ａを有している。リード４１は、一旦封止樹脂層１０の第１の面１０ａに向けて折り曲げられており、リード４１の一部を第１の面１０ａと同一の高さに配置した後、半導体チップ搭載部６の高さまで曲げ戻されている。
図１２に示すように、封止樹脂層１０から露出されためっき用接続端子３３Ａに電解めっき用コンタクトピン３４を接触させて電解めっきを行うことによって、外部接続端子３の露出された表面３ａおよび側面３に金属めっき層３２を形成する。このようにして電解めっきを行うことによって、外部接続端子３の露出された表面３ａおよび側面３の全体に金属めっき層３２を良好に形成することができる。金属めっき層３２を形成した後には、図１３に示すように、めっき用接続端子３３Ａを覆うように絶縁樹脂層３５を封止樹脂層１０の第１の面１０ａに形成する。絶縁樹脂層３５は、絶縁フィルムを貼り付けたり、あるいは絶縁樹脂ペーストを塗布することにより形成される。
上述したリード４１の曲げ加工は、めっき用接続端子３３Ａの形成のみならず、チップ部品搭載部５に対して実施してもよい。すなわち、チップ部品７の高さは、一般的にコントローラチップ８やメモリチップ９の高さより高い。このため、チップ部品搭載部５の高さ（封止樹脂層１０の第１の面１０ａからの高さ）を半導体チップ搭載部６の高さと同一とすると、チップ部品７上の樹脂厚が薄くなり、封止樹脂層１０によるチップ部品７の被覆性が低下するおそれが生じる。このような点に対しては、図１４に示すように、半導体チップ搭載部６の高さを、半導体チップ搭載部６から第１の面１０ａまでの樹脂厚Ｔ１とコントローラチップ８やメモリチップ９の上面から第２の面１０ｂまでの樹脂厚Ｔ２とがおおよそ等しくなるように設定した上で、チップ部品搭載部５を半導体チップ搭載部６より封止樹脂層１０の第１の面１０ａに近い位置に配置することが有効である。
このように、半導体チップ搭載部６を樹脂厚Ｔ１と樹脂厚Ｔ２とがおおよそ等しくなるような位置に配置しつつ、チップ部品搭載部５をチップ部品７が封止樹脂層１０で十分に被覆される位置に配置することによって、チップ部品７の被覆性の低下やそれに伴うチップ部品７の外部への露出等を防止した上で、樹脂封止工程における半導体チップ搭載部６の位置ずれや封止樹脂層１０の反り等の発生を抑制することが可能となる。すなわち、リードフレーム２を用いたメモリカード３１の製造性や信頼性等を高めることができる。
図１４に示すチップ部品搭載部５Ａ、５Ｂは、それらが半導体チップ搭載部６より封止樹脂層１０の第１の面１０ａに近い位置に配置されるように、曲げ加工されたリード４１、４２に設けられている。これらのうち、チップ部品搭載部５Ａはリード４１の一部が封止樹脂層１０の第１の面１０ａに露出するように、曲げ加工されたリード４１に設けられており、めっき用接続端子３３Ｂを兼ねている。このようなめっき用接続端子３３Ｂに電解めっき用コンタクトピン３４を接触させることによって、電解めっきを行ってもよい。図１４に示すめっき用接続端子３３Ｂも、図１３に示すめっき用接続端子３３Ａと同様に、金属めっき層３２を形成した後には絶縁樹脂層３５で覆われる。
図１５はめっき用接続端子３３の第２の構成例を示している。図１５に示すメモリカード３１は、外部接続端子３の裏面を露出させるように、封止樹脂層１０の第２の面１０ｂから設けられた開口部３６を有している。外部接続端子３の裏面の一部は開口部３６内に露出しており、その部分がめっき用接続端子３３Ｃとして機能する。開口部３６内に露出された外部接続端子３の裏面（めっき用接続端子３３Ｃ）に電解めっき用コンタクトピン３４を接触させて電解めっきを行うことによっても、封止樹脂層１０の第１の面１０ａ側に露出された外部接続端子３の表面３ａおよび側面３の全体に金属めっき層３２を良好に形成することができる。金属めっき層３２を形成した後には、図１６に示すように、開口部３６内に絶縁樹脂３７を充填する。あるいは、第１の構成例と同様に、封止樹脂層１０の第２の面１０ｂに絶縁樹脂層３５を形成して開口部３６を塞いでもよい。
図１７はめっき用接続端子３３の第３の構成例を示している。図１７に示すリードフレーム２では、外部接続端子３の先端に吊りリード１７が設けられており、この封止樹脂層１０の先端面１０ｅから突出した吊りリード１７をめっき用接続端子３３Ｄとして機能させている。封止樹脂層１０の先端面から突出しためっき用接続端子３３Ｄに電解めっき用コンタクト３８を接触させて電解めっきを行うことによっても、封止樹脂層１０の第１の面１０ａに露出された外部接続端子３の表面３ａおよび側面３の全体に金属めっき層３２を良好に形成することができる。金属めっき層３２を形成した後には、図１８に示すように、吊りリード１７の封止樹脂層１０の先端面１０ｅから突出した部分を切断した後、先端面１０ｅに絶縁樹脂層３５を形成する。絶縁樹脂層３５は、第１の構成例と同様に、絶縁フィルムの貼り付けや絶縁樹脂ペーストの塗布等により形成される。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，３１…メモリカード、２，２…リードフレーム、３…外部接続端子、４…リード部、４１，４２…リード、５…チップ部品搭載部、６…半導体チップ搭載部、７…チップ部品、８…コントローラチップ、９…メモリチップ、１０…封止樹脂層、１５…凹部、１６…加工部、１９，２２…電極パッド、２０，２６，２７…金属ワイヤ、２４…再配線層、３２…金属めっき層、３３…めっき用接続端子、３５，３７…絶縁樹脂層。

Claims (5)

  1. 複数の外部接続端子と、少なくとも一部が前記外部接続端子に接続された複数のリードを有するリード部と、前記リード部に設けられたチップ部品搭載部と、半導体チップ搭載部とを備えるリードフレームと、
    前記チップ部品搭載部に搭載され、前記リードと電気的に接続されたチップ部品と、
    前記半導体チップ搭載部に搭載され、前記リードと電気的に接続されたコントローラチップ、および前記コントローラチップと電気的に接続されたメモリチップと、
    前記リードフレームを前記チップ部品、前記コントローラチップ、および前記メモリチップと共に封止する封止樹脂層であって、前記外部接続端子の露出面となる第１の面と、前記外部接続端子の表面を露出させると共に前記外部接続端子の側面の一部を露出させつつ、前記外部接続端子の周囲を囲うように前記第１の面に設けられ、かつ前記第１の面からの深さが１０〜３００μｍの範囲である凹部とを有する封止樹脂層と、
    前記外部接続端子の露出された前記表面および前記側面に設けられた金属めっき層とを具備し、
    前記リードフレームは、前記外部接続端子とは別に、前記封止樹脂層から露出しためっき用接続端子を有し、
    前記リードフレームは、前記封止樹脂層の一方の側面に設けられた第１の吊りリードと、前記封止樹脂層の他方の側面に設けられた第２の吊りリードとを有し、
    前記半導体チップ搭載部は、前記第１の吊りリードと前記第２の吊りリードとの間で電気的に独立していることを特徴とする半導体メモリカード。
  2. 複数の外部接続端子と、少なくとも一部が前記外部接続端子に接続された複数のリードを有するリード部と、前記リード部に設けられたチップ部品搭載部と、半導体チップ搭載部とを備えるリードフレームと、
    前記チップ部品搭載部に搭載され、前記リードと電気的に接続されたチップ部品と、
    前記半導体チップ搭載部に搭載され、前記リードと電気的に接続されたコントローラチップ、および前記コントローラチップと電気的に接続されたメモリチップと、
    前記リードフレームを前記チップ部品、前記コントローラチップ、および前記メモリチップと共に封止する封止樹脂層であって、前記外部接続端子の露出面となる第１の面と、前記外部接続端子の表面を露出させると共に前記外部接続端子の側面の一部を露出させつつ、前記外部接続端子の周囲を囲うように、前記第１の面に設けられた凹部とを有する封止樹脂層と
    を具備することを特徴とする半導体メモリカード。
  3. さらに、前記外部接続端子の露出された前記表面および前記側面に設けられた金属めっき層を具備し、
    前記リードフレームは、前記外部接続端子とは別に、前記封止樹脂層から露出しためっき用接続端子を有する、請求項２に記載の半導体メモリカード。
  4. 前記リードフレームは、前記封止樹脂層の一方の側面に設けられた第１の吊りリードと、前記封止樹脂層の他方の側面に設けられた第２の吊りリードとを有し、
    前記半導体チップ搭載部は、前記第１の吊りリードと前記第２の吊りリードとの間で電気的に独立している、請求項２または３に記載の半導体メモリカード。
  5. 複数の外部接続端子と、少なくとも一部が前記外部接続端子に接続された複数のリードを有するリード部と、前記リード部に設けられたチップ部品搭載部と、半導体チップ搭載部とを備えるリードフレームを用意する工程と、
    前記チップ部品搭載部にチップ部品を搭載する工程と、
    前記半導体チップ搭載部にコントローラチップとメモリチップとを搭載する工程と、
    前記コントローラチップと前記リードとを電気的に接続する工程と、
    前記メモリチップと前記コントローラチップとを電気的に接続する工程と、
    前記リードフレームを前記チップ部品、前記コントローラチップ、および前記メモリチップと共に封止する封止樹脂層を形成する工程と、
    前記外部接続端子の表面を露出させると共に前記外部接続端子の側面の一部を露出させつつ、前記外部接続端子の周囲を囲う凹部を、前記封止樹脂層の前記外部接続端子の露出面となる第１の面に形成する工程と
    を具備することを特徴とする半導体メモリカードの製造方法。
JP2012200159A 2012-09-12 2012-09-12 半導体メモリカード Active JP5740372B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012200159A JP5740372B2 (ja) 2012-09-12 2012-09-12 半導体メモリカード
TW102101518A TWI508236B (zh) 2012-09-12 2013-01-15 Semiconductor memory card and manufacturing method thereof
CN201310056269.7A CN103681571B (zh) 2012-09-12 2013-02-21 半导体存储卡及其制造方法
US13/786,035 US9236329B2 (en) 2012-09-12 2013-03-05 Semiconductor memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012200159A JP5740372B2 (ja) 2012-09-12 2012-09-12 半導体メモリカード

Publications (2)

Publication Number Publication Date
JP2014056370A JP2014056370A (ja) 2014-03-27
JP5740372B2 true JP5740372B2 (ja) 2015-06-24

Family

ID=50232437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012200159A Active JP5740372B2 (ja) 2012-09-12 2012-09-12 半導体メモリカード

Country Status (4)

Country Link
US (1) US9236329B2 (ja)
JP (1) JP5740372B2 (ja)
CN (1) CN103681571B (ja)
TW (1) TWI508236B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4523138B2 (ja) 2000-10-06 2010-08-11 ローム株式会社 半導体装置およびそれに用いるリードフレーム
USD754083S1 (en) * 2013-10-17 2016-04-19 Vlt, Inc. Electric terminal
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736213S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD736216S1 (en) * 2014-07-30 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
DE102015218959A1 (de) * 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
USD772232S1 (en) * 2015-11-12 2016-11-22 Samsung Electronics Co., Ltd. Memory card
USD773467S1 (en) * 2015-11-12 2016-12-06 Samsung Electronics Co., Ltd. Memory card
US11227816B2 (en) * 2017-11-10 2022-01-18 Shindengen Electric Manufacturing Co., Ltd. Electronic module with press hole to expose surface of a conductor
JP1621567S (ja) * 2018-06-13 2019-01-07
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
US11756882B2 (en) * 2020-12-31 2023-09-12 Texas Instruments Incorporated Semiconductor die with blast shielding

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1212711B (it) * 1983-03-09 1989-11-30 Ates Componenti Elettron Dispositivo a semiconduttore aforma di scheda piana con contatti elettrici su ambedue le facce eprocedimento per la sua fabbricazione.
JPH072225Y2 (ja) * 1987-09-18 1995-01-25 凸版印刷株式会社 Ｉｃカード
JP2654032B2 (ja) * 1987-11-14 1997-09-17 松下電工株式会社 半導体ｉｃ装置の製造方法
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH09327990A (ja) 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US8141240B2 (en) * 1999-08-04 2012-03-27 Super Talent Electronics, Inc. Manufacturing method for micro-SD flash memory card
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
US7535088B2 (en) * 2000-01-06 2009-05-19 Super Talent Electronics, Inc. Secure-digital (SD) flash card with slanted asymmetric circuit board
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
JP4171246B2 (ja) * 2002-06-10 2008-10-22 株式会社ルネサステクノロジ メモリカードおよびその製造方法
US6897550B1 (en) * 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7057268B1 (en) * 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US7605454B2 (en) * 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
JP5255009B2 (ja) * 2010-02-26 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP5242644B2 (ja) * 2010-08-31 2013-07-24 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
CN103681571A (zh) 2014-03-26
US20140070381A1 (en) 2014-03-13
TWI508236B (zh) 2015-11-11
TW201411783A (zh) 2014-03-16
CN103681571B (zh) 2017-03-01
US9236329B2 (en) 2016-01-12
JP2014056370A (ja) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5740372B2 (ja) 半導体メモリカード
JP2012212417A (ja) 半導体メモリカード
JP6370071B2 (ja) 半導体装置及びその製造方法
JP6325975B2 (ja) リードフレーム、半導体装置
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
JP2014067750A (ja) 樹脂封止型半導体装置およびその製造方法
JPH054914B2 (ja)
KR20090031209A (ko) 스마트 카드용 테이프 기판, 반도체 모듈 및 그 제조 방법,및 스마트 카드
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6453472B2 (ja) 相互接続領域を含む片面電子モジュールの作成方法
US9595455B1 (en) Integrated circuit module with filled contact gaps
KR100610144B1 (ko) 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
JP2009075782A (ja) Ｉｃモジュール及びｉｃカード
CN203812873U (zh) 导线框架与无外引脚封装构造
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP5104020B2 (ja) モールドパッケージ
CN101234747B (zh) 微机电系统封装构造及其制造方法
WO2015111623A1 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP7073637B2 (ja) リードフレームおよび半導体装置
JP4676252B2 (ja) 回路装置の製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
TWI581349B (zh) Semiconductor device manufacturing method
EP1947691A1 (en) Circuit carrier laminate and circuit carrier for mounting a semiconductor chip of a smartcard module, and manufacturing methods thereof
KR20120039233A (ko) Ｕｓｂ 메모리 코어 및 이를 포함하는 ｕｓｂ 메모리 어셈블리, 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R151 Written notification of patent or utility model registration

Ref document number: 5740372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350