TWI581349B - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
TWI581349B
TWI581349B TW105106357A TW105106357A TWI581349B TW I581349 B TWI581349 B TW I581349B TW 105106357 A TW105106357 A TW 105106357A TW 105106357 A TW105106357 A TW 105106357A TW I581349 B TWI581349 B TW I581349B
Authority
TW
Taiwan
Prior art keywords
lead
signal
power supply
leads
bonding
Prior art date
Application number
TW105106357A
Other languages
English (en)
Other versions
TW201711115A (zh
Inventor
Hitoshi Ishii
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201711115A publication Critical patent/TW201711115A/zh
Application granted granted Critical
Publication of TWI581349B publication Critical patent/TWI581349B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

半導體裝置之製造方法 [相關申請案]
本申請案享有以日本專利申請案2015-181478號(申請日：2015年9月15日)為基礎申請案之優先權。本申請案係藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置之製造方法。
於具備包含外引線與內引線之引線及半導體晶片之半導體裝置中，例如藉由接合線而將半導體晶片之電極墊與內引線之間電性連接。
於具備複數個信號用引線之半導體裝置中，存在根據半導體裝置之標準而並列設置2個以上之信號用引線之外引線之情形。此時，有於並列設置之信號用引線間產生信號之雜訊等干擾而引起半導體裝置之動作不良之情形。
並列設置之信號用引線之間隔越窄，上述信號之干擾所致之影響越顯著。另一方面，就半導體裝置之高性能化或小型化之觀點而言，要求縮窄引線之間隔而提高引線之積體密度。
本發明之實施形態提供一種可抑制複數個信號用引線間之信號干擾之半導體裝置之製造方法。
實施形態之半導體裝置之製造方法具備：對引線架實施去除配 線部之加工而將第2電源用引線之一部分、第1信號用引線之一部分及第2信號用引線之一部分分離之步驟，該引線架具備：第1電源用引線；第1信號用引線；第2信號用引線，其設置於第1電源用引線與第1信號用引線之間；第2電源用引線，其設置於第1信號用引線與第2信號用引線之間；配線部，其將第2電源用引線之一部分、第1信號用引線之一部分與第2信號用引線之一部分之間連接；及支持部，其連接於第1電源用引線之一部分、第1信號用引線之另一部分、及第2信號用引線之另一部分；且第1電源用引線以及第1及第2信號用引線各自包含內引線與外引線，第2電源用引線包含內引線；將半導體晶片搭載於引線架上之步驟；形成將第1及第2信號用引線以及第2電源用引線與半導體晶片之間分別電性連接之第1接合線、及橫跨第2信號用引線而將第1電源用引線與第2電源用引線之間電性連接之第2接合線之步驟；形成將第1及第2電源用引線以及第1及第2信號用引線各自之內引線、第2電源用引線之內引線、半導體晶片、第1及第2接合線密封之密封樹脂層之步驟；及將支持部與第1電源用引線之一部分以及第1及第2信號用引線之另一部分之間之連接部之各者切斷之步驟。
1‧‧‧引線架
2‧‧‧半導體晶片
3‧‧‧接合線
4‧‧‧密封樹脂層
6‧‧‧有機接著層
10‧‧‧半導體裝置
11‧‧‧引線
12‧‧‧支持部
13‧‧‧絕緣性帶
21‧‧‧電極墊
31‧‧‧接合線
32‧‧‧接合線
33‧‧‧接合線
34‧‧‧接合線
35‧‧‧接合線
36‧‧‧接合線
100‧‧‧區域
101‧‧‧區域
102‧‧‧區域
111‧‧‧電源用引線
111a‧‧‧接合墊部
112‧‧‧信號用引線
112a‧‧‧配線部
113‧‧‧信號用引線
113a‧‧‧配線部
114‧‧‧電源用引線
114a‧‧‧接合墊部
115‧‧‧配線部
211‧‧‧電極墊
212‧‧‧電極墊
213‧‧‧電極墊
X‧‧‧軸
Y‧‧‧軸
圖1係表示引線架之構造例之俯視模式圖。
圖2係表示圖1所示之引線架之一部分之放大圖。
圖3係表示引線架加工步驟後之引線架之一部分之放大圖。
圖4係表示引線架之另一構造例之圖。
圖5係表示半導體裝置之構造例之俯視模式圖。
圖6係表示圖5所示之半導體裝置之一部分之放大圖。
圖7係表示圖6所示之半導體裝置之一部分之剖面模式圖。
圖8係表示圖5所示之半導體裝置之另一部分之放大圖。
圖9係圖8所示之半導體裝置之另一部分之剖面模式圖。
以下，參照圖式對實施形態進行說明。存在圖式中所記載之各構成要素之厚度與平面尺寸之關係、各構成要素之厚度之比率等與實物不同之情形。又，於實施形態中，對於實質上相同之構成要素標註相同之符號並適當省略說明。
作為半導體裝置之製造方法例，參照圖1至圖9對作為TSOP(Thin Small Outline Package：TSOP，薄型小尺寸封裝)之半導體裝置之製造方法例進行說明。半導體裝置之製造方法例具備引線架準備步驟、引線架加工步驟、晶片搭載步驟、打線接合步驟、樹脂密封步驟、鍍敷步驟、及修整成形(T/F)步驟。各步驟之順序並不限定於以上所列舉之順序。
圖1係表示引線架之構造例之俯視模式圖。圖1表示包含X軸及與X軸正交之Y軸之引線架1之X-Y平面。
於引線架準備步驟中，如圖1所示，準備具有複數個引線11及支持複數個引線11之支持部12之引線架1。引線架1係搭載半導體晶片等元件之金屬板。作為引線架1，例如可列舉使用銅、銅合金或42合金等鐵及鎳之合金等之引線架。
複數個引線11中之至少一者係藉由貼附於半導體晶片之與搭載面為相反側之面之聚醯亞胺等絕緣性帶13而補強。於圖1中設置著複數個絕緣性帶13。
作為複數個引線11，例如可列舉輸入輸出信號(IO)、資料選通信號(DQS)、讀出賦能信號(RE)、待命/忙碌信號(RB)、晶片賦能信號(CE)、位址閂賦能信號(ALE)、寫入賦能信號(WE)、寫入保護信號(RP)或零商(Zero Quotient)信號(ZQ)等信號用引線、或電源(VCC)、電源(VPP)、電源(VSS)等電源用引線等。亦可使用差動信號作為上述信號。複數個引線11亦可具有未連接(NC)之引線。各種引線之排列順序 係根據半導體裝置之標準或規格等而設定。
支持部12例如係以包圍複數個引線11之方式設定。支持部12連接於複數個引線11之至少一者之一部分。再者，支持部12亦可支持複數個半導體裝置之引線。
圖2係表示圖1所示之引線架之一部分(區域100之一部分)之放大圖。於圖2中，圖示電源用引線111、信號用引線112、信號用引線113、電源用引線114作為複數個引線11。
電源用引線111、信號用引線112、及信號用引線113各自包含外引線及自該外引線延伸之內引線。內引線係於樹脂密封步驟後支持於密封樹脂層之部分。外引線係連接於支持部12且於樹脂密封步驟後自密封樹脂層突出之部分。電源用引線111、信號用引線112、及信號用引線113之外引線之各者例如沿Y軸並列設置於X-Y平面。
電源用引線111於內引線之端部具有接合墊部111a。接合墊部111a具有於與電源用引線111之長度方向交叉之方向上具有長度方向之形狀。例如，接合墊部111a之平面形狀為於Y軸方向上具有長邊之長方形。
信號用引線113設置於電源用引線111與信號用引線112之間。於半導體裝置之規格上，信號用引線112之外引線及信號用引線113之外引線係以相鄰之方式並列設置。信號用引線112之外引線與信號用引線113之外引線之間隔例如為0.5mm以下。
電源用引線114設置於信號用引線112與信號用引線113之間。藉由電源用引線114設置於信號用引線112與信號用引線113之間，例如即便於使引線高密度化之情形時，亦可抑制於信號用引線112之信號與信號用引線113之信號之間產生之雜訊等干擾。
電源用引線114具有接合墊部114a。接合墊部114a具有於與接合墊部111a相同之方向上具有長度方向之形狀。例如，接合墊部114a之 平面形狀為於Y軸方向上具有長邊之長方形。
電源用引線114包含內引線而不包含外引線。若信號用引線112之外引線與信號用引線113之外引線之間隔較窄，則難以於信號用引線112之外引線與信號用引線113之外引線之間配置電源用引線114之外引線。
電源用引線114於打線接合步驟中電性連接於電源用引線111。即，電源用引線111之外引線具有作為電源用引線114之外引線之功能。
電源用引線114較電源用引線111長。又，電源用引線111與電源用引線114之合計長度例如可較信號用引線112長且較信號用引線113短。
電源用引線114之信號用引線112與信號用引線113之間之部分越長，越可抑制信號用引線112與信號用引線113之間之干擾。然而，較長之引線於半導體裝置之製造過程中容易變形。若引線變形，則例如存在半導體晶片容易自引線剝落之情形或有於打線接合時於接合線與引線之間產生連接不良之情形。
如圖2所示，引線架1具有將信號用引線112、信號用引線113及電源用引線114之間連接之配線部115。此時，電源用引線114係藉由配線部115及絕緣性帶13而補強。因此，即便於電源用引線114較長之情形時，亦可抑制不必要之變形。配線部115之形狀只要為可將信號用引線112、信號用引線113及電源用引線114之間連接之形狀，則並無特別限定。再者，並不限定於配線部115，引線架1亦可具有將複數個信號用引線與電源用引線連接之其他配線部。
圖3係表示引線架加工步驟後之引線架之一部分(區域100之一部分)之放大圖。於引線架加工步驟中，實施去除配線部115之加工而將信號用引線112之一部分、信號用引線113之一部分及電源用引線114 之一部分(接合墊部114a)分離。配線部115例如係藉由使用沖裁加工用之加工裝置對配線部115進行沖裁而去除。加工裝置例如可使用黏晶裝置。例如，於將引線架1配置(裝載)於黏晶裝置後，對配線部15進行沖裁。其後，於未將引線架1自黏晶裝置去除(卸載)之情形時將後述之半導體晶片2搭載於引線架1。於搭載半導體晶片2之後，將引線架1自黏晶裝置去除(卸載)，並執行其後之步驟、例如後述之打線接合步驟。於去除配線部115後，將接合墊部114a配置於電源用引線114之端部。又，露出部亦可殘存於信號用引線112及信號用引線113之一部分。
藉由改變加工裝置之沖裁構件之形狀，即便為具有與圖2不同之形狀之配線部115，亦可將其去除。圖4係表示配線部115之另一例之俯視模式圖。於圖4中，配線部115具有自信號用引線112分支之配線部112a、及自信號用引線113分支之配線部113a。
配線部112a及配線部113a設置於信號用引線112與信號用引線113之間，且沿X軸方向延伸。因此，可擴大配線部115之寬度。因此，可使接合墊部114a之長邊沿Y軸方向變長至配線部112a之寬度與配線部113a之寬度之總和以上。
圖5係表示可使用上述半導體裝置之製造方法製造之半導體裝置之構造例之俯視模式圖。圖5表示半導體裝置10之X-Y平面。於圖5中圖示複數個引線11、絕緣性帶13、半導體晶片2、接合線3、及密封樹脂層4。再者，於圖5中，為了便於說明，透過密封樹脂層4之內部而圖示。又，對於與圖1至圖4之共通部分，適當引用圖1至圖4之說明。
圖6係表示圖5所示之半導體裝置之一部分(區域101之一部分)之放大圖。圖7係圖6所示之半導體裝置之一部分(區域101之一部分)之剖面模式圖。圖7表示作為一例之包含電源用引線114及接合線33之剖面。圖8係表示圖5所示之半導體裝置之另一部分(區域102之一部分) 之放大圖。圖9係圖8所示之半導體裝置之另一部分(區域102之一部分)之剖面模式圖。圖9表示作為一例之包含電源用引線111、114及信號用引線112、113、以及接合線34及接合線35之剖面。
於晶片搭載步驟中，將半導體晶片2搭載於複數個引線11之內引線之至少一者之上。於圖5中，半導體晶片2設置於信號用引線112、信號用引線113、及電源用引線114之內引線上，但並未設置於電源用引線111之內引線上。
半導體晶片2具有複數個電極墊21。複數個電極墊21於半導體晶片2之表面露出。複數個電極墊21可沿半導體晶片2之一邊而設置。藉由沿半導體晶片2之一邊而設置複數個電極墊21，可縮小晶片尺寸。作為半導體晶片2，例如可列舉NAND(Not AND，反及)型快閃記憶體等記憶體元件或記憶體控制器等所使用之半導體晶片。於圖6中，圖示電極墊211至電極墊213作為複數個電極墊21。
半導體晶片2例如係使用黏晶裝置而搭載。例如，半導體晶片2係藉由接合頭而搭載於複數個引線11之至少一者之上。如圖7所示，半導體晶片2隔著具有絕緣性之晶片黏著膜等有機接著層6而搭載於複數個引線11之一者之上。此時，複數個引線11之內引線之至少一者接著於有機接著層6。即，複數個引線11之內引線之至少一者係藉由有機接著層6及絕緣性帶13而補強，故而於其後之步驟中可抑制引線之不必要之變形。作為有機接著層6，可使用例如使用有聚醯亞胺樹脂、環氧樹脂或丙烯酸系樹脂等之熱固性樹脂或光硬化性樹脂等。半導體晶片2較佳為於去除配線部115後搭載。若於搭載半導體晶片後去除配線部115，則存在會對半導體晶片造成損害之情形。
於打線接合步驟中，形成將複數個電極墊21與複數個引線11之間電性連接之複數個接合線3。作為接合線3，可列舉例如金導線、銀導線、銅導線等。亦可利用鈀膜覆蓋銅導線之表面。接合線3係藉由打 線接合而電性連接於引線及電極墊。
於圖6中圖示將信號用引線112與電極墊211電性連接之接合線31、將信號用引線113與電極墊212電性連接之接合線32、將電源用引線114與電極墊213電性連接之接合線33、及將電源用引線114與其他電源用引線電性連接之接合線34。藉由利用接合線將複數個電源用引線電性連接，可使電源或接地之電位穩定或降低電源-接地間之電感。
於圖8及圖9中圖示橫跨信號用引線113而將電源用引線111之接合墊部111a與電源用引線114之接合墊部114a電性連接之接合線35、及橫跨信號用引線112而將接合墊部114a與其他電源用引線電性連接之接合線36。接合線35與信號用引線113隔開，接合線36與信號用引線112隔開。
藉由接合線步驟而將電源用引線114電性連接於電源用引線111。因此，即便於電源用引線114不包含外引線之情形時，亦可使電源用引線111之外引線發揮作為電源用引線114之外引線之功能。
接合線35較佳為沿接合墊部111a及接合墊部114a之長度方向延伸。若接合墊部111a及接合墊部114a於接合線35之延伸方向上較長，則容易使接合線35相對於接合墊部111a或接合墊部114a之角度較大。因此，可抑制接合線35與信號用引線113之間之短路。
於樹脂密封步驟中，形成將複數個引線11之內引線、半導體晶片2、及複數個接合線3密封之密封樹脂層4。於圖7及圖9中圖示將電源用引線111、信號用引線112、信號用引線113、及電源用引線114各自之內引線、半導體晶片2、接合線31至接合線36密封之密封樹脂層4。如圖7及圖9所示，密封樹脂層4係以覆蓋複數個引線11之內引線之上表面及下表面之方式設置。
密封樹脂層4含有SiO2等無機填充材。又，無機填充材除SiO2以 外，亦可包含例如氫氧化鋁、碳酸鈣、氧化鋁、氮化硼、氧化鈦、或鈦酸鋇等。無機填充材例如為粒狀，具有調整密封樹脂層4之黏度或硬度等之功能。密封樹脂層4中之無機填充材之含量例如為60%以上且90%以下。作為密封樹脂層4，例如可使用無機填充材與絕緣性有機樹脂材料之混合物。作為有機樹脂材料，例如可列舉環氧樹脂。
作為密封樹脂層4之形成方法，例如可列舉使用無機填充材與有機樹脂等之混合物之轉移模塑法、壓縮模塑法、注射模塑法、片狀模塑法、或樹脂點膠法等。
於鍍敷步驟中，對複數個引線11之表面實施鍍敷加工。例如使用包含錫等之焊料材料進行電場電鍍等鍍敷加工。藉由實施鍍敷加工，可抑制例如複數個引線11之氧化。
修整成形(T/F)步驟包含將複數個引線11與支持部12之間之連接部切斷而切出半導體裝置10之步驟(修整步驟)、及使複數個引線11之外引線配合於半導體裝置10之最終形狀而變形之步驟(成形步驟)。於修整步驟中，亦將電源用引線111、信號用引線112、及信號用引線113之外引線與支持部12之間之連接部切斷。
藉由以上步驟，可製造出半導體裝置10。如圖5至圖9所示，半導體裝置10具備複數個引線11、搭載於複數個引線11上且具有複數個電極墊21之半導體晶片2、將複數個電極墊21與複數個引線11連接之複數個接合線3、及將複數個引線11之內引線、半導體晶片2、及複數個接合線3密封之密封樹脂層4。再者，半導體晶片2亦可搭載於與圖7所示之半導體晶片2之搭載面為相反側之複數個引線11之面。又，於X-Y平面內，自電源用引線114之接合墊部114a至密封樹脂層4之端部為止之最短距離，可短於自接合墊部114a至密封樹脂層4之中心為止之距離。進而，圖5至圖9所示之半導體裝置10為TSOP，但亦可具有其他封裝結構。
上述實施形態係作為例子而提出者，並非意圖限定發明之範圍。該等新穎之實施形態可以其他各種方式實施，且可於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變形包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明與其均等之範圍內。
1‧‧‧引線架
11‧‧‧引線
12‧‧‧支持部
13‧‧‧絕緣性帶
100‧‧‧區域
X‧‧‧軸
Y‧‧‧軸

Claims (5)

  1. 一種半導體裝置之製造方法，其具備：對引線架實施去除配線部之加工而將第2電源用引線之一部分、第1信號用引線之一部分及第2信號用引線之一部分分離之步驟，該引線架具備：第1電源用引線；第1信號用引線；第2信號用引線，其設置於上述第1電源用引線與上述第1信號用引線之間；第2電源用引線，其設置於上述第1信號用引線與上述第2信號用引線之間；配線部，其將上述第2電源用引線之一部分、上述第1信號用引線之一部分與第2信號用引線之一部分之間連接；及支持部，其連接於上述第1電源用引線之一部分、上述第1信號用引線之另一部分、及上述第2信號用引線之另一部分；且上述第1電源用引線以及上述第1及第2信號用引線各自包含內引線與外引線，上述第2電源用引線包含內引線；將半導體晶片搭載於上述引線架上之步驟；形成將上述第1及第2信號用引線以及上述第2電源用引線與上述半導體晶片之間分別電性連接之第1接合線、及橫跨上述第2信號用引線而將上述第1電源用引線與上述第2電源用引線之間電性連接之第2接合線之步驟；形成將上述第1及第2電源用引線以及上述第1及第2信號用引線各自之內引線、上述第2電源用引線之內引線、上述半導體晶片、及上述第1及第2接合線密封之密封樹脂層之步驟；及將上述支持部與上述第1電源用引線之一部分以及上述第1及第2信號用引線之另一部分之間之連接部之各者切斷之步驟。
  2. 如請求項1之半導體裝置之製造方法，其中上述第1電源用引線之內引線具有第1接合墊部， 上述第2電源用引線之內引線具有第2接合墊部，上述配線部將上述第2接合墊部、上述第1信號用引線之一部分與上述第2信號用引線之一部分之間連接，上述第2接合線橫跨上述第2信號用引線而將上述第1接合墊部與上述第2接合墊部之間電性連接。
  3. 如請求項2之半導體裝置之製造方法，其中上述第1及第2接合墊部具有於互為相同之方向上具有長度方向之形狀，上述第2接合線沿上述第1及第2接合墊部之長度方向延伸。
  4. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述配線部具有：第1配線部，其自上述第1信號用引線分支，且設置於上述第1信號用引線與上述第2信號用引線之間；及第2配線部，其自上述第2信號用引線分支，且設置於第1配線部與上述第2信號用引線之間。
  5. 如請求項1至3中任一項之半導體裝置之製造方法，其中上述分離之步驟及上述搭載半導體晶片之步驟分別係於將上述引線架裝載於黏晶裝置之後、且將上述引線架自上述黏晶裝置卸載之前進行。
TW105106357A 2015-09-15 2016-03-02 Semiconductor device manufacturing method TWI581349B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015181478A JP6352876B2 (ja) 2015-09-15 2015-09-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201711115A TW201711115A (zh) 2017-03-16
TWI581349B true TWI581349B (zh) 2017-05-01

Family

ID=58358048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105106357A TWI581349B (zh) 2015-09-15 2016-03-02 Semiconductor device manufacturing method

Country Status (3)

Country Link
JP (1) JP6352876B2 (zh)
CN (2) CN106531709B (zh)
TW (1) TWI581349B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6713322B2 (en) * 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH0750764B2 (ja) * 1989-07-05 1995-05-31 株式会社三井ハイテック リードフレームの製造方法
JP2504232B2 (ja) * 1989-11-09 1996-06-05 日本電気株式会社 半導体装置用リ―ドフレ―ム
JP3119544B2 (ja) * 1992-07-08 2000-12-25 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
JPH07307428A (ja) * 1994-05-11 1995-11-21 Toppan Printing Co Ltd リードフレーム
JPH08148634A (ja) * 1994-11-21 1996-06-07 Hitachi Ltd リードフレームならびにそれを用いた半導体装置およびその製造方法
JPH08162585A (ja) * 1994-12-06 1996-06-21 Hitachi Constr Mach Co Ltd リードフレームの加工方法及びリードフレーム並びに半導体装置
JPH1140721A (ja) * 1997-07-15 1999-02-12 Matsushita Electron Corp リードフレーム、半導体装置およびそれらの製造方法
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JPH11340405A (ja) * 1998-05-22 1999-12-10 Fujitsu Quantum Devices Kk リードフレーム、半導体装置およびその製造方法
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP2008294278A (ja) * 2007-05-25 2008-12-04 Fujitsu Microelectronics Ltd 半導体装置、リードフレーム、及び半導体装置の実装構造
JP4489100B2 (ja) * 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
TW201019450A (en) * 2008-11-04 2010-05-16 Powertech Technology Inc Inner-connecting structure of lead frame and its connecting method
JP2013016666A (ja) * 2011-07-05 2013-01-24 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US7071542B2 (en) * 1998-01-20 2006-07-04 Micron Technology, Inc. Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US6713322B2 (en) * 2001-03-27 2004-03-30 Amkor Technology, Inc. Lead frame for semiconductor package
US7521294B2 (en) * 2001-03-27 2009-04-21 Amkor Technology, Inc. Lead frame for semiconductor package
US7875963B1 (en) * 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O

Also Published As

Publication number Publication date
TW201711115A (zh) 2017-03-16
CN110034086B (zh) 2024-03-01
JP6352876B2 (ja) 2018-07-04
CN110034086A (zh) 2019-07-19
JP2017059613A (ja) 2017-03-23
CN106531709A (zh) 2017-03-22
CN106531709B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
JP5337110B2 (ja) 半導体記憶装置
JP5032623B2 (ja) 半導体記憶装置
US8581372B2 (en) Semiconductor storage device and a method of manufacturing the semiconductor storage device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
US8575738B2 (en) Semiconductor memory card
JP2008078367A (ja) 半導体装置
TWI646608B (zh) Semiconductor device manufacturing method and semiconductor device
JP2003141485A (ja) 半導体装置、電子カード及びパッド再配置基板
JP2005150647A (ja) 半導体装置及びその製造方法
US8558393B2 (en) Semiconductor device
US9349676B2 (en) Chip rotated at an angle mounted on die pad region
TWI581349B (zh) Semiconductor device manufacturing method
TWI603406B (zh) Method of manufacturing semiconductor device, semiconductor device and lead frame
US9318354B2 (en) Semiconductor package and fabrication method thereof
US20160216728A1 (en) Electronic device having an electrical connection structure using a wiring member and method for manufacturing the structure
JP4994148B2 (ja) 半導体装置の製造方法
US20170077065A1 (en) Semiconductor storage device and manufacturing method thereof
JP2005142284A (ja) 半導体装置
JP4750076B2 (ja) 半導体装置の製造方法
TWI543317B (zh) Semiconductor device
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP5885692B2 (ja) 半導体装置
JP2014179514A (ja) 半導体装置