JP3119544B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3119544B2 JP3119544B2 JP05148734A JP14873493A JP3119544B2 JP 3119544 B2 JP3119544 B2 JP 3119544B2 JP 05148734 A JP05148734 A JP 05148734A JP 14873493 A JP14873493 A JP 14873493A JP 3119544 B2 JP3119544 B2 JP 3119544B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- signal
- power supply
- semiconductor chip
- extending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
り、特にＬＯＣ（Lead on Chip) 型半導体集積回路装置
における配線接続構造に関する。
り、特にＬＯＣ（Lead on Chip) 型半導体集積回路装置
における配線接続構造に関する。
【０００２】
【従来の技術】リードフレームのリードを半導体チップ
上に延在させてリード先端部とボンディングパッドとを
ボンディングワイヤーで接続するＬＯＣ型半導体集積回
路装置は、半導体チップの面積を大きくすることがで
き、またボンディングパッドを半導体チップの周辺部の
みならずその中央部にも設置することができるので、近
年広く用いられている。
上に延在させてリード先端部とボンディングパッドとを
ボンディングワイヤーで接続するＬＯＣ型半導体集積回
路装置は、半導体チップの面積を大きくすることがで
き、またボンディングパッドを半導体チップの周辺部の
みならずその中央部にも設置することができるので、近
年広く用いられている。
【０００３】図５に従来技術のＬＯＣ型半導体集積回路
装置の一例を示す。電源系電位供給用のボンディングパ
ッド（以下、電源パッド、と略す）１３とクロック信
号、アドレス信号、データ入出力信号等の信号を供受す
るボンディングパッド（以下、信号パッド、と略す）１
２とが半導体チップ１１の中央部においてその長辺方向
に配列されている。なお各図において、電源パッドは黒
四角で示し、信号パッドは白四角で示してある。そして
電源系電位供給用リード（以下、電源リード、と略す）
１５および各信号を供受するリード（以下、信号リー
ド、と略す）１４が半導体チップ１１上に入り込みその
先端部とそれぞれの電源パッド１３，信号パッド１２と
をボンディングワイヤー１７で接続している。しかしな
がら、このような半導体集積回路装置では、複数の電源
パッド１３のそれぞれに対応して電源リード１５を必要
とするから、リードフレームの電源リード数が多くなっ
てしまう。
装置の一例を示す。電源系電位供給用のボンディングパ
ッド（以下、電源パッド、と略す）１３とクロック信
号、アドレス信号、データ入出力信号等の信号を供受す
るボンディングパッド（以下、信号パッド、と略す）１
２とが半導体チップ１１の中央部においてその長辺方向
に配列されている。なお各図において、電源パッドは黒
四角で示し、信号パッドは白四角で示してある。そして
電源系電位供給用リード（以下、電源リード、と略す）
１５および各信号を供受するリード（以下、信号リー
ド、と略す）１４が半導体チップ１１上に入り込みその
先端部とそれぞれの電源パッド１３，信号パッド１２と
をボンディングワイヤー１７で接続している。しかしな
がら、このような半導体集積回路装置では、複数の電源
パッド１３のそれぞれに対応して電源リード１５を必要
とするから、リードフレームの電源リード数が多くなっ
てしまう。
【０００４】このために半導体チップ１１にＰＲ技術で
電源配線層を形成し、この配線層を引き廻して供給する
電源電位が同じ複数の電源パッド１３を接続する方法を
用いると、電源リード１５の数は少なくてすむ。しかし
ながらこの方法では、電源配線層が長くなることに起因
して配線層抵抗が増大し特性に悪影響を及ぼす。
電源配線層を形成し、この配線層を引き廻して供給する
電源電位が同じ複数の電源パッド１３を接続する方法を
用いると、電源リード１５の数は少なくてすむ。しかし
ながらこの方法では、電源配線層が長くなることに起因
して配線層抵抗が増大し特性に悪影響を及ぼす。
【０００５】上記不都合を解消する技術として、米国特
許第４，９１６，５１９号に図６に示すようなＬＯＣ型
半導体集積回路装置が提示されている。同図において、
一対の電源リード２５ａと２５ｂ間を接続導体部２６ａ
で連続的に接続して第１の電源電位供給用、例えばＶｃ
ｃ電位供給用の電源リード構造を構成し、他の一対の電
源リード２５ｃと２５ｄ間を接続導体部２６ｂで連続的
に接続して第２の電源電位供給用、例えば接地（ＧＮ
Ｄ）電位供給用の電源リード構造を構成している。Ｖｃ
ｃ用の電源パッド１３はボンディングワイヤー１７によ
り接続導体部２６ａに接続され、接地用の電源パッド１
３はボンディングワイヤー１７により接続導体部２６ｂ
に接続されている。そして信号パッド１２はそれぞれの
信号リード１４とボンディングワイヤー２７により接続
されるが、信号パッド１２と信号リード１４との間には
電源電位の接続導体部２６ａ，２６ｂが配設されている
から、ボンディングワイヤー２７は接続導体部２６ａ，
２６ｂを立体交叉、すなわち接続導体部２６ａ，２６ｂ
上を横断することになる。しかしながら上記構造では、
ボンディング時あるいは樹脂封止の際の流動樹脂流入時
に、接続導体部を跨いているボンディングワイヤー２７
に弛みが生じ、信号系であるボンディングワイヤー２７
が電源電位系の接続導体部と短絡する事故が発生する可
能性がある。
許第４，９１６，５１９号に図６に示すようなＬＯＣ型
半導体集積回路装置が提示されている。同図において、
一対の電源リード２５ａと２５ｂ間を接続導体部２６ａ
で連続的に接続して第１の電源電位供給用、例えばＶｃ
ｃ電位供給用の電源リード構造を構成し、他の一対の電
源リード２５ｃと２５ｄ間を接続導体部２６ｂで連続的
に接続して第２の電源電位供給用、例えば接地（ＧＮ
Ｄ）電位供給用の電源リード構造を構成している。Ｖｃ
ｃ用の電源パッド１３はボンディングワイヤー１７によ
り接続導体部２６ａに接続され、接地用の電源パッド１
３はボンディングワイヤー１７により接続導体部２６ｂ
に接続されている。そして信号パッド１２はそれぞれの
信号リード１４とボンディングワイヤー２７により接続
されるが、信号パッド１２と信号リード１４との間には
電源電位の接続導体部２６ａ，２６ｂが配設されている
から、ボンディングワイヤー２７は接続導体部２６ａ，
２６ｂを立体交叉、すなわち接続導体部２６ａ，２６ｂ
上を横断することになる。しかしながら上記構造では、
ボンディング時あるいは樹脂封止の際の流動樹脂流入時
に、接続導体部を跨いているボンディングワイヤー２７
に弛みが生じ、信号系であるボンディングワイヤー２７
が電源電位系の接続導体部と短絡する事故が発生する可
能性がある。
【０００６】
【発明が解決しようとする課題】以上説明したように従
来技術のＬＯＣ型半導体集積回路装置では、電源リード
の数を多く必要としたり、電源電位系の配線抵抗が増大
したり、信号系の短絡事故が発生したりする問題点があ
った。
来技術のＬＯＣ型半導体集積回路装置では、電源リード
の数を多く必要としたり、電源電位系の配線抵抗が増大
したり、信号系の短絡事故が発生したりする問題点があ
った。
【０００７】したがって本発明の目的は、電源リードの
数を最少限にし、電源電位系の抵抗を減少させ、かつ短
絡事故を回避したＬＯＣ型半導体集積回路装置を提供す
ることである。
数を最少限にし、電源電位系の抵抗を減少させ、かつ短
絡事故を回避したＬＯＣ型半導体集積回路装置を提供す
ることである。
【０００８】
【課題を解決するための手段】本発明の特徴は、半導体
チップ、前記半導体チップに形成された複数の電源パッ
ドおよび複数の信号パッド、前記半導体チップの外側よ
り前記半導体チップ上に延在して形成された複数の電源
リードおよび複数の信号リード、一対の前記電源リード
間を接続して前記半導体チップ上を延在する接続導体
部、前記電源パッドと前記接続導体部とを接続する第１
のボンディングワイヤー、および前記信号パッドと前記
信号リードのボンディング領域とを接続する第２のボン
ディングワイヤーを有する半導体集積回路装置におい
て、それぞれの前記信号パッドとそれに接続する前記信
号リードのボンディング領域とはその間に前記接続導体
部を介在させることなく対向配置され、これにより前記
第２のボンディングワイヤーが前記接続導体部上を横断
していない半導体集積回路装置にある。
チップ、前記半導体チップに形成された複数の電源パッ
ドおよび複数の信号パッド、前記半導体チップの外側よ
り前記半導体チップ上に延在して形成された複数の電源
リードおよび複数の信号リード、一対の前記電源リード
間を接続して前記半導体チップ上を延在する接続導体
部、前記電源パッドと前記接続導体部とを接続する第１
のボンディングワイヤー、および前記信号パッドと前記
信号リードのボンディング領域とを接続する第２のボン
ディングワイヤーを有する半導体集積回路装置におい
て、それぞれの前記信号パッドとそれに接続する前記信
号リードのボンディング領域とはその間に前記接続導体
部を介在させることなく対向配置され、これにより前記
第２のボンディングワイヤーが前記接続導体部上を横断
していない半導体集積回路装置にある。
【０００９】本発明の他の発明は、第１の方向をたがい
に平行に伸びる第１および第２の端辺と前記第１の方向
とは直角方向の第２の方向をたがいに平行に伸びる第３
および第４の端辺とを有する半導体チップと、前記半導
体チップの外側から前記半導体チップ上に延在する第１
の電源電位供給用の第１および第２の電源リードと、前
記半導体チップの外側から前記半導体チップ上に延在す
る第２の電源電位供給用の第３および第４の電源リード
と、前記第１および第２の電源リードと連続的に形成さ
れて前記半導体チップ上を前記第１の方向に延在する箇
所を有する第１の接続導体部と、前記第３および第４の
電源リードと連続的に形成されて前記第１の接続導体部
と所定の間隔を有して前記半導体チップ上を前記第１の
方向に延在する箇所を有する第２の接続導体部と、前記
第１の端辺上を通過して前記第１の接続導体部と前記第
１の端辺間の前記半導体チップ上を延在する複数の第１
の信号リードと、前記第２の端辺上を通過して前記第２
の接続導体部と前記第２の端辺間の前記半導体チップ上
を延在する複数の第２の信号リードと、前記半導体チッ
プに形成された第１の電源パッドと、前記半導体チップ
に形成された第２の電源パッドと、前記第１の接続導体
部下と前記第１の端辺との間の前記半導体チップの部分
に形成された複数の第１の信号パッドと、前記第２の接
続導体部下と前記第２の端辺との間の前記半導体チップ
の部分に形成された複数の第２の信号パッドと、前記第
１の電源パッドと前記第１の接続導体部間および前記第
２の電源パッドと前記第２の接続導体間をそれぞれ接続
する複数の第１のボンディングワイヤーと、複数の前記
第１および第２の信号パッドと複数の前記第１および第
２の信号リード間をそれぞれ接続する複数の第２のボン
ディングワイヤーとを有する半導体集積回路装置にあ
る。
に平行に伸びる第１および第２の端辺と前記第１の方向
とは直角方向の第２の方向をたがいに平行に伸びる第３
および第４の端辺とを有する半導体チップと、前記半導
体チップの外側から前記半導体チップ上に延在する第１
の電源電位供給用の第１および第２の電源リードと、前
記半導体チップの外側から前記半導体チップ上に延在す
る第２の電源電位供給用の第３および第４の電源リード
と、前記第１および第２の電源リードと連続的に形成さ
れて前記半導体チップ上を前記第１の方向に延在する箇
所を有する第１の接続導体部と、前記第３および第４の
電源リードと連続的に形成されて前記第１の接続導体部
と所定の間隔を有して前記半導体チップ上を前記第１の
方向に延在する箇所を有する第２の接続導体部と、前記
第１の端辺上を通過して前記第１の接続導体部と前記第
１の端辺間の前記半導体チップ上を延在する複数の第１
の信号リードと、前記第２の端辺上を通過して前記第２
の接続導体部と前記第２の端辺間の前記半導体チップ上
を延在する複数の第２の信号リードと、前記半導体チッ
プに形成された第１の電源パッドと、前記半導体チップ
に形成された第２の電源パッドと、前記第１の接続導体
部下と前記第１の端辺との間の前記半導体チップの部分
に形成された複数の第１の信号パッドと、前記第２の接
続導体部下と前記第２の端辺との間の前記半導体チップ
の部分に形成された複数の第２の信号パッドと、前記第
１の電源パッドと前記第１の接続導体部間および前記第
２の電源パッドと前記第２の接続導体間をそれぞれ接続
する複数の第１のボンディングワイヤーと、複数の前記
第１および第２の信号パッドと複数の前記第１および第
２の信号リード間をそれぞれ接続する複数の第２のボン
ディングワイヤーとを有する半導体集積回路装置にあ
る。
【００１０】
【００１１】
【００１２】前記各ボンディングワイヤーは前記各信号
リードの先端箇所にボンディングされることができる。
前記各ボンディングワイヤーは信号リードの先端箇所か
ら離間した箇所にボンディングされることができる。こ
の場合、前記先端箇所は凹凸平面形状となっていること
が好ましい。
リードの先端箇所にボンディングされることができる。
前記各ボンディングワイヤーは信号リードの先端箇所か
ら離間した箇所にボンディングされることができる。こ
の場合、前記先端箇所は凹凸平面形状となっていること
が好ましい。
【００１３】あるいは、複数の前記第１の信号パッドは
前記第１の接続導体部下と前記第１の端辺との間の前記
半導体チップの部分を前記第２の方向に配列して形成さ
れ、複数の前記第２の信号パッドは前記第２の接続導体
部下と前記第２の端辺との間の前記半導体チップの部分
を前記第２の方向に配列して形成されることができる。
この場合、前記第１の信号リードは前記第２の方向に延
びて前記第１の端辺上を通過して前記半導体チップ上を
延在した後に前記第１の方向に向って曲りその先端部を
前記第１の信号パッドと対向させ、前記第２の信号リー
ドは前記第２の方向に延びて前記第２の端辺上を通過し
て前記半導体チップ上を延在した後に前記第１の方向に
向って曲りその先端部を前記第２の信号パッドと対向さ
せることが好ましい。
前記第１の接続導体部下と前記第１の端辺との間の前記
半導体チップの部分を前記第２の方向に配列して形成さ
れ、複数の前記第２の信号パッドは前記第２の接続導体
部下と前記第２の端辺との間の前記半導体チップの部分
を前記第２の方向に配列して形成されることができる。
この場合、前記第１の信号リードは前記第２の方向に延
びて前記第１の端辺上を通過して前記半導体チップ上を
延在した後に前記第１の方向に向って曲りその先端部を
前記第１の信号パッドと対向させ、前記第２の信号リー
ドは前記第２の方向に延びて前記第２の端辺上を通過し
て前記半導体チップ上を延在した後に前記第１の方向に
向って曲りその先端部を前記第２の信号パッドと対向さ
せることが好ましい。
【００１４】前記信号パッドならびに前記信号リード
は、それぞれクロック信号用、データ入出力用、アドレ
ス入力用、ライト・イネーブル用、ロウ・アドレス・ス
トローブ用、アウトプット・イネーブル用あるいはカラ
ム・アドレス・ストローブ用等のリードならびにボンデ
ィングパッドとすることができる。
は、それぞれクロック信号用、データ入出力用、アドレ
ス入力用、ライト・イネーブル用、ロウ・アドレス・ス
トローブ用、アウトプット・イネーブル用あるいはカラ
ム・アドレス・ストローブ用等のリードならびにボンデ
ィングパッドとすることができる。
【００１５】半導体集積回路装置に前記第１および第２
の電源パッドをそれぞれ複数個形成することが好まし
い。この場合、前記複数の第１の電源パッドのうちの一
部のパッドは前記第１の接続導体部下と前記第１の端辺
との間の前記半導体チップの領域に形成され残りのパッ
ドは前記第１および第２の接続導体部間下の前記半導体
チップの領域に形成されており、前記複数の第２の電源
パッドのうちの一部パッドは前記第２の接続導体部下と
前記第２の端辺との間の前記半導体チップの領域に形成
され残りのパッドは前記第１および第２の接続導体部間
下の前記半導体チップの領域に形成されることができ
る。あるいは、前記複数の第１および第２の電源パッド
の全てを前記第１および第２の接続導体部間下の前記半
導体チップの領域に形成することができる。
の電源パッドをそれぞれ複数個形成することが好まし
い。この場合、前記複数の第１の電源パッドのうちの一
部のパッドは前記第１の接続導体部下と前記第１の端辺
との間の前記半導体チップの領域に形成され残りのパッ
ドは前記第１および第２の接続導体部間下の前記半導体
チップの領域に形成されており、前記複数の第２の電源
パッドのうちの一部パッドは前記第２の接続導体部下と
前記第２の端辺との間の前記半導体チップの領域に形成
され残りのパッドは前記第１および第２の接続導体部間
下の前記半導体チップの領域に形成されることができ
る。あるいは、前記複数の第１および第２の電源パッド
の全てを前記第１および第２の接続導体部間下の前記半
導体チップの領域に形成することができる。
【００１６】また、前記第１および第２の電源リードを
前記第１の端辺上を通過して前記半導体チップ上に延在
し、前記第３および第４の電源リードを前記第２の端辺
上を通過して前記半導体チップ上に延在させることがで
きる。あるいは、前記第１および第３の電源リードを前
記第３の端辺上を前記第２の方向に延在して前記半導体
チップ内上に入り込ませ、前記第２および第４の電源リ
ードを前記第４の端辺上を前記第２の方向に延在してか
ら前記半導体チップ内上に入り込ませることができる。
または、前記第１および第３の電源リードを前記第３の
端辺上を前記第２の方向に延在して前記半導体チップ内
上に入り込ませ、前記第２の電源リードをその全て幅に
わたって前記第１の端辺上を横断して前記半導体チップ
内上に入り込ませ、前記第４の電源リードをその全て幅
にわたって前記第２の端辺上を横断して前記半導体チッ
プ内上に入り込ませることもできる。
前記第１の端辺上を通過して前記半導体チップ上に延在
し、前記第３および第４の電源リードを前記第２の端辺
上を通過して前記半導体チップ上に延在させることがで
きる。あるいは、前記第１および第３の電源リードを前
記第３の端辺上を前記第２の方向に延在して前記半導体
チップ内上に入り込ませ、前記第２および第４の電源リ
ードを前記第４の端辺上を前記第２の方向に延在してか
ら前記半導体チップ内上に入り込ませることができる。
または、前記第１および第３の電源リードを前記第３の
端辺上を前記第２の方向に延在して前記半導体チップ内
上に入り込ませ、前記第２の電源リードをその全て幅に
わたって前記第１の端辺上を横断して前記半導体チップ
内上に入り込ませ、前記第４の電源リードをその全て幅
にわたって前記第２の端辺上を横断して前記半導体チッ
プ内上に入り込ませることもできる。
【００１７】さらに、前記第１の接続導体部と接続され
ていない第１の電源電位供給用の第５の電源リードおよ
び前記第２の接続導体部と接続されていない第２の電源
電位供給用の第６の電源リードを形成し、前記第５の電
源リードは前記第１の接続導体部と接続されていない第
１の電源パッドと第１のボンディングワイヤーにより接
続し、前記第６の電源リードを前記第２の接続導体部と
接続されていない第２の電源パッドと第１のボンディン
グワイヤーにより接続することができる。
ていない第１の電源電位供給用の第５の電源リードおよ
び前記第２の接続導体部と接続されていない第２の電源
電位供給用の第６の電源リードを形成し、前記第５の電
源リードは前記第１の接続導体部と接続されていない第
１の電源パッドと第１のボンディングワイヤーにより接
続し、前記第６の電源リードを前記第２の接続導体部と
接続されていない第２の電源パッドと第１のボンディン
グワイヤーにより接続することができる。
【００１８】前記第１の電源電位は接地電位に対して正
電位（Ｖｃｃ）もしくは負の電位（Ｖｓｓ）であり前記
第２が電源電位は接地電位（ＧＮＤ）であっても、ある
いは、前記第１の電源電位は接地電位に対して正電位で
あり、前記第２の電源電位は接地電位に対して負電位で
あってもよい。
電位（Ｖｃｃ）もしくは負の電位（Ｖｓｓ）であり前記
第２が電源電位は接地電位（ＧＮＤ）であっても、ある
いは、前記第１の電源電位は接地電位に対して正電位で
あり、前記第２の電源電位は接地電位に対して負電位で
あってもよい。
【００１９】
【実施例】本発明の参考例を示す図１において、Ｘ方向
をたがいに平行に伸びる２０ｍｍ長の第１および第２の
端辺４１，４２およびＸ方向と直角方向のＹ方向をたが
いに平行に伸びる１０ｍｍ長の第３および第４の端辺４
３，４４を有する半導体チップ３１の中央部に、Ｖｃｃ
供給用の複数の第１の電源パッド３３ａ，接地電位供給
用の複数の第２の電源パッド３３ｂ，複数の第１および
第２の信号パッド３２ａおよび３２ｂが形成されてい
る。一方、Ｖｃｃ供給用の第１および第２の電源リード
３５ａ，３５ｂは第１の端辺４１からそれぞれ第３およ
び第４の端辺４３，４４上をＹ方向に延在して半導体チ
ップ３１上に入り、そこでＸ方向を延在する部分を有す
る０．５〜０．８ｍｍ幅の第１の接続導体部３６ａと連
続的に接続されてＶｃｃ用のリード構造を形成してい
る。同様に、接地電位供給用の第３および第４の電源リ
ード３５ｃ，３５ｄは第２の端辺４２からそれぞれ第３
および第４の端辺４３，４４上をＹ方向に延在して半導
体チップ３１上に入り、そこで第１の接続導体部３６ａ
と２．０〜２．５ｍｍの間隔を保って平行にＸ方向を延
在する部分を有する０．５〜０．８ｍｍ幅の第２の接続
導体部３６ｂと連続的に接続されて接地電位用のリード
構造を形成している。また、クロック信号等の各信号を
供受する複数の第１および第２の信号リード３４ａ，３
４ｂはそれぞれ第１および第２の端辺４１，４２を横断
して半導体チップ上に約３ｍｍ入り込んでいる。
をたがいに平行に伸びる２０ｍｍ長の第１および第２の
端辺４１，４２およびＸ方向と直角方向のＹ方向をたが
いに平行に伸びる１０ｍｍ長の第３および第４の端辺４
３，４４を有する半導体チップ３１の中央部に、Ｖｃｃ
供給用の複数の第１の電源パッド３３ａ，接地電位供給
用の複数の第２の電源パッド３３ｂ，複数の第１および
第２の信号パッド３２ａおよび３２ｂが形成されてい
る。一方、Ｖｃｃ供給用の第１および第２の電源リード
３５ａ，３５ｂは第１の端辺４１からそれぞれ第３およ
び第４の端辺４３，４４上をＹ方向に延在して半導体チ
ップ３１上に入り、そこでＸ方向を延在する部分を有す
る０．５〜０．８ｍｍ幅の第１の接続導体部３６ａと連
続的に接続されてＶｃｃ用のリード構造を形成してい
る。同様に、接地電位供給用の第３および第４の電源リ
ード３５ｃ，３５ｄは第２の端辺４２からそれぞれ第３
および第４の端辺４３，４４上をＹ方向に延在して半導
体チップ３１上に入り、そこで第１の接続導体部３６ａ
と２．０〜２．５ｍｍの間隔を保って平行にＸ方向を延
在する部分を有する０．５〜０．８ｍｍ幅の第２の接続
導体部３６ｂと連続的に接続されて接地電位用のリード
構造を形成している。また、クロック信号等の各信号を
供受する複数の第１および第２の信号リード３４ａ，３
４ｂはそれぞれ第１および第２の端辺４１，４２を横断
して半導体チップ上に約３ｍｍ入り込んでいる。
【００２０】そして複数の第１の信号パッド３２ａの全
部および第１の電源パッド３３ａの一部は、第１の端辺
４１と第１の接続導体部３６ａとの間をＸ方向に配列さ
れ、各第１の信号パッド３２ａはそれと接続する第１の
信号リード３４ａのボンディング領域とそれぞれ対向配
置している。同様に、複数の第２の信号パッド３２ｂの
全部および第２の電源パッド３３ｂの一部は、第２の端
辺４２と第２の接続導体部３６ｂとの間をＸ方向に配列
され、各第２の信号パッド３２ｂはそれと接続する第２
の信号リード３４ｂのボンディング領域とそれぞれ対向
配置している。また、残りの第１および第２の電源パッ
ド３３ａ，３３ｂは第１の接続導体部３６ａと第１の接
続導体部３６ｂとの間に配置されている。
部および第１の電源パッド３３ａの一部は、第１の端辺
４１と第１の接続導体部３６ａとの間をＸ方向に配列さ
れ、各第１の信号パッド３２ａはそれと接続する第１の
信号リード３４ａのボンディング領域とそれぞれ対向配
置している。同様に、複数の第２の信号パッド３２ｂの
全部および第２の電源パッド３３ｂの一部は、第２の端
辺４２と第２の接続導体部３６ｂとの間をＸ方向に配列
され、各第２の信号パッド３２ｂはそれと接続する第２
の信号リード３４ｂのボンディング領域とそれぞれ対向
配置している。また、残りの第１および第２の電源パッ
ド３３ａ，３３ｂは第１の接続導体部３６ａと第１の接
続導体部３６ｂとの間に配置されている。
【００２１】このような構成により、複数の第１の電源
パッド３３ａは第１，第２の電源リード３５ａ，３５ｂ
および第１の接続導体部３６ａからなるＶｃｃ用リード
構造の近くの部分にそれぞれ第１のボンディングワイヤ
ー４７でボンディング接続することができ、複数の第２
の電源パッド３３ｂは第３，第４の電源リード３５ｃ，
３５ｄおよび第２の接続導体部３６ｂからなる接地電位
用リード構造の近くの部分にそれぞれ第１のボンディン
グワイヤー４７でボンディング接続することができる。
接続導体部はリードフレームの一部であり、リードと同
じ材質、膜厚であるから接続導体部による抵抗は無視す
ることができる。
パッド３３ａは第１，第２の電源リード３５ａ，３５ｂ
および第１の接続導体部３６ａからなるＶｃｃ用リード
構造の近くの部分にそれぞれ第１のボンディングワイヤ
ー４７でボンディング接続することができ、複数の第２
の電源パッド３３ｂは第３，第４の電源リード３５ｃ，
３５ｄおよび第２の接続導体部３６ｂからなる接地電位
用リード構造の近くの部分にそれぞれ第１のボンディン
グワイヤー４７でボンディング接続することができる。
接続導体部はリードフレームの一部であり、リードと同
じ材質、膜厚であるから接続導体部による抵抗は無視す
ることができる。
【００２２】さらに上記構成によれば、第１の端辺４１
と第１の接続導電部３６ａとの間に複数の第１の信号パ
ッド３２ａおよびそれらと接続する第１の信号リード３
４ａが配設され、第２の端辺４２と第２の接続導電部３
６ｂとの間に複数の第２の信号パッド３２ｂおよびそれ
らと接続する第２の信号リード３４ｂが配設されてい
る。すなわちこれらのパッドおよびこのパッドと接続す
るリードのボンディング領域は、一対の電源リードと接
続導体部により囲まれた同一の領域内に載置されてい
る。したがって、第１，第２の信号リード３４ａ，３４
ｂと第１，第２の信号パッド３２ａ，３２ｂとをそれぞ
れボンディング接続する第２のボンディングワイヤー３
７が第１，第２の接続導電部３６ａ，３６ｂを含む電源
リード構造上を横断することはない。これにより第１の
ボンディングワイヤー３７と電源リード構造との短絡事
故は皆無となる。また同図に示すように、ボンディング
ワイヤー３７が他の信号リードもしくは他のボンディン
グワイヤーと立体交叉することもないから、それによる
短絡事故も生じない。
と第１の接続導電部３６ａとの間に複数の第１の信号パ
ッド３２ａおよびそれらと接続する第１の信号リード３
４ａが配設され、第２の端辺４２と第２の接続導電部３
６ｂとの間に複数の第２の信号パッド３２ｂおよびそれ
らと接続する第２の信号リード３４ｂが配設されてい
る。すなわちこれらのパッドおよびこのパッドと接続す
るリードのボンディング領域は、一対の電源リードと接
続導体部により囲まれた同一の領域内に載置されてい
る。したがって、第１，第２の信号リード３４ａ，３４
ｂと第１，第２の信号パッド３２ａ，３２ｂとをそれぞ
れボンディング接続する第２のボンディングワイヤー３
７が第１，第２の接続導電部３６ａ，３６ｂを含む電源
リード構造上を横断することはない。これにより第１の
ボンディングワイヤー３７と電源リード構造との短絡事
故は皆無となる。また同図に示すように、ボンディング
ワイヤー３７が他の信号リードもしくは他のボンディン
グワイヤーと立体交叉することもないから、それによる
短絡事故も生じない。
【００２３】ここでボンディングワイヤー３７，４７
は、例えば直径０．０３ｍｍの金細線であり、１．２〜
２．５ｍｍのワイヤー長で熱圧着法や超音波法でボンデ
ィング接続される。また、上記各信号リード、電源リー
ドおよび接続導電部は、例えば板厚０．２ｍｍの銅系の
板から一体的に形成されたリードフレームで、半導体チ
ップ上面に、例えば０．０９ｍｍ厚の接着テープで接着
されている。
は、例えば直径０．０３ｍｍの金細線であり、１．２〜
２．５ｍｍのワイヤー長で熱圧着法や超音波法でボンデ
ィング接続される。また、上記各信号リード、電源リー
ドおよび接続導電部は、例えば板厚０．２ｍｍの銅系の
板から一体的に形成されたリードフレームで、半導体チ
ップ上面に、例えば０．０９ｍｍ厚の接着テープで接着
されている。
【００２４】図１の工程の後、図２に示すように半導体
チップおよびその近傍を樹脂によりモールドし、その封
止樹脂４０の側面から導出した各リードをリードフレ−
ムから切り離し、直角に曲げて半導体集積回路装置を完
成する。
チップおよびその近傍を樹脂によりモールドし、その封
止樹脂４０の側面から導出した各リードをリードフレ−
ムから切り離し、直角に曲げて半導体集積回路装置を完
成する。
【００２５】次に図３を参照して本発明の第１の実施例
を説明する。尚、図３において図１と同一もしくは類似
の機能の箇所は同じ符号で示してあるから、重複する説
明は省略する。
を説明する。尚、図３において図１と同一もしくは類似
の機能の箇所は同じ符号で示してあるから、重複する説
明は省略する。
【００２６】この第１の実施例では、電源パッド３３
ａ，３３ｂは全て第１の接続導電部３６ａと第２の接続
導電部３６ｂとの間に配設されている。一方、第１およ
び第２の信号パッド３２ａ，３２ｂは半導体チップ５１
の第１および第２の端辺４１，４２と直角のＹ方向に配
列され、第１の信号リード３４ａはＹ方向に延びて第１
の端辺４１上を通過して半導体チップ５１上を延在した
後にＸ方向に向って曲りその先端部を信号パッド３２と
対向させ、同様に、第２の信号リード３４ｂはＹ方向に
延びて第２の端辺４２上を通過して半導体チップ５１上
を延在した後にＸ方向に向って曲りその先端部を信号用
ボンディングパッドと対向させている。半導体チップの
形状や回路レイアウトによっては、この実施例のような
配置が好ましい場合が生じる。
ａ，３３ｂは全て第１の接続導電部３６ａと第２の接続
導電部３６ｂとの間に配設されている。一方、第１およ
び第２の信号パッド３２ａ，３２ｂは半導体チップ５１
の第１および第２の端辺４１，４２と直角のＹ方向に配
列され、第１の信号リード３４ａはＹ方向に延びて第１
の端辺４１上を通過して半導体チップ５１上を延在した
後にＸ方向に向って曲りその先端部を信号パッド３２と
対向させ、同様に、第２の信号リード３４ｂはＹ方向に
延びて第２の端辺４２上を通過して半導体チップ５１上
を延在した後にＸ方向に向って曲りその先端部を信号用
ボンディングパッドと対向させている。半導体チップの
形状や回路レイアウトによっては、この実施例のような
配置が好ましい場合が生じる。
【００２７】図４に第２の実施例として、本発明を半導
体記憶装置に適用した例を示す。尚、図４において図１
と同一もしくは類似の機能の箇所は同じ符号で示してあ
るから、重複する説明は省略する。
体記憶装置に適用した例を示す。尚、図４において図１
と同一もしくは類似の機能の箇所は同じ符号で示してあ
るから、重複する説明は省略する。
【００２８】半導体チップ６１の第１および第２の端辺
４１，４２を横断して複数の第１および第２の信号リー
ド３４ａ，３４ｂがチップ上に延在している。第１の信
号リード３４ａは、データ入出力用の信号リードＩ3 、
ライト・イネーブル用の信号リードＷＥ、ロウ・アドレ
ス・ストローブ入力用の信号リードＲＡＳ、アドレス入
力用の信号リードＡ0 〜Ａ5 を有しており、第２の信号
リード３４ｂは、アドレス入力用の信号リードＡ6 〜Ａ
12、アウトプット・イネーブル用の信号リードＯＥ、カ
ラム・アドレス・ストローブ入力用の信号リードＣＡ
Ｓ、データ入出力用の信号リードＩ4 〜Ｉ5 を有してい
る。さらにその外側（図の右側）には、第１の端辺４１
を横断してデータ入出力用の信号リードＩ0 〜Ｉ2 が第
３の信号リード３４ｃとして延在し、第２の端辺４２を
横断してデータ入出力用の信号リードＩ6 〜Ｉ7 が第４
の信号リード３４ｄとして延在している。
４１，４２を横断して複数の第１および第２の信号リー
ド３４ａ，３４ｂがチップ上に延在している。第１の信
号リード３４ａは、データ入出力用の信号リードＩ3 、
ライト・イネーブル用の信号リードＷＥ、ロウ・アドレ
ス・ストローブ入力用の信号リードＲＡＳ、アドレス入
力用の信号リードＡ0 〜Ａ5 を有しており、第２の信号
リード３４ｂは、アドレス入力用の信号リードＡ6 〜Ａ
12、アウトプット・イネーブル用の信号リードＯＥ、カ
ラム・アドレス・ストローブ入力用の信号リードＣＡ
Ｓ、データ入出力用の信号リードＩ4 〜Ｉ5 を有してい
る。さらにその外側（図の右側）には、第１の端辺４１
を横断してデータ入出力用の信号リードＩ0 〜Ｉ2 が第
３の信号リード３４ｃとして延在し、第２の端辺４２を
横断してデータ入出力用の信号リードＩ6 〜Ｉ7 が第４
の信号リード３４ｄとして延在している。
【００２９】一方、Ｖｃｃ供給用の第１の電源リード３
５ａは第１の端辺４１上から第３の端辺４３上をＹ方向
に延在して、また第２の電源リード３５ｂは第１の端辺
４１を横断して半導体チップ６１上に入り、両者が第１
の接続導体部３６ａと連続的に接続されてＶｃｃ用のリ
ード構造を形成している。同様に、接地電位（ＧＮＤ）
供給用の第３の電源リード３５ｃは第２の端辺４２上か
ら第３の端辺４３上をＹ方向に延在して、また第４の電
源リード３５ｄは第２の端辺４２を横断して半導体チッ
プ６１上に入り、両者が第２の接続導体部３６ｂと連続
的に接続されてＧＮＤ用のリード構造を形成している。
またこの実施例では、第１の接続導体部３６ａとは接続
されないＶｃｃ供給用の第５の電源リード３５ｅが第１
の端辺４１上から第４の端辺４４上をＹ方向に延在して
半導体チップ６１上に入り、同様に、第２の接続導体部
３６ｂとは接続されないＧＮＤ供給用の第６の電源リー
ド３５ｆが第２の端辺４２上から第４の端辺４４をＹ方
向に延在して半導体チップ６１上に入り込んでいる。ま
たＶｃｃ系のリード構造の一部は第２の端辺４２の方向
に突出して第２の端辺近傍のＶｃｃ用の電源パッド３３
ａと第１のボンディングワイヤー４７によりボンディン
グ接続され、接地電位系のリード構造の一部は第１の端
辺４１方向に突出して第１の端辺近傍の接地電位用の電
源パッド３３ｂと第１のボンディングワイヤー４７によ
りボンディング接続されている。
５ａは第１の端辺４１上から第３の端辺４３上をＹ方向
に延在して、また第２の電源リード３５ｂは第１の端辺
４１を横断して半導体チップ６１上に入り、両者が第１
の接続導体部３６ａと連続的に接続されてＶｃｃ用のリ
ード構造を形成している。同様に、接地電位（ＧＮＤ）
供給用の第３の電源リード３５ｃは第２の端辺４２上か
ら第３の端辺４３上をＹ方向に延在して、また第４の電
源リード３５ｄは第２の端辺４２を横断して半導体チッ
プ６１上に入り、両者が第２の接続導体部３６ｂと連続
的に接続されてＧＮＤ用のリード構造を形成している。
またこの実施例では、第１の接続導体部３６ａとは接続
されないＶｃｃ供給用の第５の電源リード３５ｅが第１
の端辺４１上から第４の端辺４４上をＹ方向に延在して
半導体チップ６１上に入り、同様に、第２の接続導体部
３６ｂとは接続されないＧＮＤ供給用の第６の電源リー
ド３５ｆが第２の端辺４２上から第４の端辺４４をＹ方
向に延在して半導体チップ６１上に入り込んでいる。ま
たＶｃｃ系のリード構造の一部は第２の端辺４２の方向
に突出して第２の端辺近傍のＶｃｃ用の電源パッド３３
ａと第１のボンディングワイヤー４７によりボンディン
グ接続され、接地電位系のリード構造の一部は第１の端
辺４１方向に突出して第１の端辺近傍の接地電位用の電
源パッド３３ｂと第１のボンディングワイヤー４７によ
りボンディング接続されている。
【００３０】第１乃至第４の信号リード３４ａ〜３４ｄ
の先端箇所は、封止樹脂とリードフレームとの熱膨張率
の差によるワイヤー切れ防止のために凹凸形状６３とな
っており、この先端箇所より離間した箇所と白四角で示
すそれぞれの第１乃至第４の信号パッド３２ａ〜３２ｄ
とが第２のボンディングワイヤー３７でボンディング接
続されている。
の先端箇所は、封止樹脂とリードフレームとの熱膨張率
の差によるワイヤー切れ防止のために凹凸形状６３とな
っており、この先端箇所より離間した箇所と白四角で示
すそれぞれの第１乃至第４の信号パッド３２ａ〜３２ｄ
とが第２のボンディングワイヤー３７でボンディング接
続されている。
【００３１】また、第１乃至第６の電源リード３５ａ〜
３５ｆならびに第１および第２の接続導電部３６ａ，３
６ｂのＹ方向に突出する箇所にも同様の目的で凹凸形状
となっており、この凹凸形状の近傍の箇所と黒四角で示
すそれぞれの第１および第２の電源パッド３３ａ，３３
ｂとが第１のボンディングワイヤー４７でボンディング
接続されている。
３５ｆならびに第１および第２の接続導電部３６ａ，３
６ｂのＹ方向に突出する箇所にも同様の目的で凹凸形状
となっており、この凹凸形状の近傍の箇所と黒四角で示
すそれぞれの第１および第２の電源パッド３３ａ，３３
ｂとが第１のボンディングワイヤー４７でボンディング
接続されている。
【００３２】第１の信号リード３４ａに接続される全て
の第１の信号パッド３２ａおよび第３の信号リード３４
ｃに接続される全ての第３の信号パッド３２ｃならびに
第１および第２の電源パッド３３ａ，３３ｂの一部は、
第１の端辺４１の近傍をこの端辺と平行にＸ方向に配列
配置されている。同様に、第２の信号リード３４ｂに接
続される全ての第２の信号パッド３２ｂおよび第４の信
号リード３４ｄに接続される全ての第４の信号パッド３
２ｄならびに第１および第２の電源パッド３３ａ，３３
ｂの一部は、第２の端辺４２の近傍をこの端辺と平行に
Ｘ方向に配列配置されている。そして第１および第２の
電源パッド３３ａ，３３ｂの別の一部は第１の接続導体
部３６ａと第２の接続導体部３６ｂ間下およびその延長
線下の半導体チップの中央部にＸ線方向に配列配置して
いる。
の第１の信号パッド３２ａおよび第３の信号リード３４
ｃに接続される全ての第３の信号パッド３２ｃならびに
第１および第２の電源パッド３３ａ，３３ｂの一部は、
第１の端辺４１の近傍をこの端辺と平行にＸ方向に配列
配置されている。同様に、第２の信号リード３４ｂに接
続される全ての第２の信号パッド３２ｂおよび第４の信
号リード３４ｄに接続される全ての第４の信号パッド３
２ｄならびに第１および第２の電源パッド３３ａ，３３
ｂの一部は、第２の端辺４２の近傍をこの端辺と平行に
Ｘ方向に配列配置されている。そして第１および第２の
電源パッド３３ａ，３３ｂの別の一部は第１の接続導体
部３６ａと第２の接続導体部３６ｂ間下およびその延長
線下の半導体チップの中央部にＸ線方向に配列配置して
いる。
【００３３】このような構成によれば図４に示すよう
に、第１および第３の信号リード３４ａ，３４ｃに接続
され第１の端辺４１方向に向ってそこの第１および第３
の信号パッド３２ａ，３２ｃにそれぞれ接続する第２の
ボンディングワイヤー３７および第２および第４の信号
リード３４ｂ，３４ｄに接続され第２の端辺４２方向に
向ってそこの第２および第４の信号パッド３２ｂ，３２
ｄにそれぞれ接続する第２のボンディングワイヤー３７
は、いずれも電源リード構造および他の信号リードのど
の部分上も横断しないように、また他のボンディングワ
イヤー上を横断しないようにすることが出来る。また第
１および第２の電源パッド３３ａ，３３ｂに接続された
第１のボンディングワイヤー４７は、いづれも他方の電
源リード構造および信号リードのどの部分上も横断しな
いように、また他のボンディングワイヤー上を横断しな
いようにすることが出来る。したがって、上記横断によ
るワイヤーの短絡事故を皆無にすることができる。尚、
図４において、ＮＣは使用しないリ−ドであり、ワイヤ
ーが接続されていない白四角は使用していないパッドを
示す。また、各リードが半導体チップ６１の外側でジグ
ザグ形状６２を有しているのは、樹脂封止を行ないリー
ドフレームから切離した後、引張り外力でリードが封入
樹脂から抜け落ないようにするためである。
に、第１および第３の信号リード３４ａ，３４ｃに接続
され第１の端辺４１方向に向ってそこの第１および第３
の信号パッド３２ａ，３２ｃにそれぞれ接続する第２の
ボンディングワイヤー３７および第２および第４の信号
リード３４ｂ，３４ｄに接続され第２の端辺４２方向に
向ってそこの第２および第４の信号パッド３２ｂ，３２
ｄにそれぞれ接続する第２のボンディングワイヤー３７
は、いずれも電源リード構造および他の信号リードのど
の部分上も横断しないように、また他のボンディングワ
イヤー上を横断しないようにすることが出来る。また第
１および第２の電源パッド３３ａ，３３ｂに接続された
第１のボンディングワイヤー４７は、いづれも他方の電
源リード構造および信号リードのどの部分上も横断しな
いように、また他のボンディングワイヤー上を横断しな
いようにすることが出来る。したがって、上記横断によ
るワイヤーの短絡事故を皆無にすることができる。尚、
図４において、ＮＣは使用しないリ−ドであり、ワイヤ
ーが接続されていない白四角は使用していないパッドを
示す。また、各リードが半導体チップ６１の外側でジグ
ザグ形状６２を有しているのは、樹脂封止を行ないリー
ドフレームから切離した後、引張り外力でリードが封入
樹脂から抜け落ないようにするためである。
【００３４】
【発明の効果】以上説明したように本発明では、一対の
電源リードと接続導体部とにより構成された、電源リー
ド構造に囲まれた同一領域内に載置された信号リードと
信号パッドとをボンディングワイヤーにより接続するか
ら、ボンディングワイヤーが接続導体部上を横断してい
ないことはない。したがって、信号系のボンディングワ
イヤーと電源電位系の接続導体部との短絡事故は皆無と
なる。
電源リードと接続導体部とにより構成された、電源リー
ド構造に囲まれた同一領域内に載置された信号リードと
信号パッドとをボンディングワイヤーにより接続するか
ら、ボンディングワイヤーが接続導体部上を横断してい
ないことはない。したがって、信号系のボンディングワ
イヤーと電源電位系の接続導体部との短絡事故は皆無と
なる。
【図１】本発明の参考例の半導体集積回路装置の半導体
チップとリードとの関係を示す平面図である。
チップとリードとの関係を示す平面図である。
【図２】本発明の参考例の半導体集積回路装置の封止樹
脂を一部切断して示した斜視図である。
脂を一部切断して示した斜視図である。
【図３】本発明の第１の実施例の半導体集積回路装置の
半導体チップとリードとの関係を示す平面図である。
半導体チップとリードとの関係を示す平面図である。
【図４】本発明の第２の実施例の半導体集積回路装置の
半導体チップとリードとの関係を示す平面図である。
半導体チップとリードとの関係を示す平面図である。
【図５】従来技術の半導体集積回路装置の半導体チップ
とリードとの関係を示す平面図である。
とリードとの関係を示す平面図である。
【図６】他の従来技術の半導体集積回路装置の半導体チ
ップとリードとの関係を示す平面図である。
ップとリードとの関係を示す平面図である。
１１，３１，５１，６１ 半導体チップ １２，３２ 信号パッド １３，３３ 電源パッド １４，３４ 信号リード １５，２５，３５ 電源リード １７，２７，３７，４７ ボンディングワイヤー ２６，３６ 接続導体部 ４０ モールド樹脂 ４１，４２，４３，４４ 半導体チップの端辺 ６２ リードのジグザグ形状 ６３ リードの凹凸形状
Claims (4)
- 【請求項１】 第１の方向をたがいに平行に伸びる第１
および第２の端辺と前記第１の方向とは直角方向の第２
の方向を互いに平行に伸びる第３及び第４の端辺とを有
する半導体チップと、前記半導体チップ上に前記第１の方向に延びて形成され
た第１の部分と前記第１の部分の両端からそれぞれ延長
し前記第１の端辺を突き出た第２及び第３の部分とから
なる第１の電源リードと、 前記第１の電源リードの前記第１の部分と前記第１の端
辺との間の前記半導体チップ上に前記第２の方向に配列
された複数の第１の信号用ボンディングパッドと、 前記第１の電源リードの前記第１の部分と前記第１の端
辺の間に設けられ前記第１の端辺から前記第２の方向に
突出する第１の信号用リードと、 前記第１の信号用リードと前記第１の信号用ボンディン
グパッドを接続する第１のボンディングワイヤーと、 前記半導体チップ上に前記第１の方向に延びて形成され
た第４の部分と前記第４の部分の両端からそれぞれ延長
し前記第２の端辺を突き出た第５及び第６の部分とから
なる第２の電源リードと、 前記第２の電源リードの前記第４の部分と前記第２の端
辺との間の前記半導体チップ上に前記第２の方向に配列
された複数の第２の信号用ボンディングパッドと、 前記第２の電源リードの前記第４の部分と前記第２の端
辺の間に設けられ前記第２の端辺から前記第２の方向に
突出する第２の信号用リードと、 前記第２の信号用リードと前記第２の信号用ボンディン
グパッドを接続する第２のボンディングワイヤーとを有
することを特徴とする 半導体集積回路装置。 - 【請求項２】 前記第１の信号用リードは、前記第１の
信号用ボンディングパッドの近傍の第１の箇所と、前記
第１の箇所から前記第１の方向に延びた第２の箇所と、
前記第２の箇所から前記第２の方向に延び前記第１の端
辺から突出する第 ３の箇所とからなり、 前記第２の信号用リードは、前記第２の信号用ボンディ
ングパッドの近傍の第４の箇所と、前記第４の箇所から
前記第１の方向に延びた第５の箇所と、前記第５の箇所
から前記第２の方向に延び前記第２の端辺から突出する
第６の箇所とからなることを特徴とする請求項１記載の
半導体集積回路装置。 - 【請求項３】 前記半導体チップ上に設けられた電源電
位供給用ボンディングパッドは、前記第１の電源リード
の前記第１の部分と前記第２の電源リードの前記第４の
部分との間に設けられ、前記第１及び第２の電源リード
とそれぞれボンディングワイヤーによって接続されるこ
とを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項４】 第１の方向を互いに平行に伸びる第１お
よび第２の端辺と第１の方向とは直角方向の第２の方向
を互いに平行に伸びる第３および第４の端辺とを有する
半導体チップと、 前記半導体チップ上に第１の方向に伸びて形成された第
１の部分と前記第１の部分の端部から延長し前記第１の
端辺を突き出た第２の部分とからなる第１の電源供給用
リードと、 前記半導体チップ上に設けられ前記第１の端辺に沿って
前記第１の方向に一列に配列された複数の第１のパッド
と、 前記第１の電源供給用リードの前記第１の部分と前記第
１のパッドとの間の第１のリード部と前記第１のリード
部から延び且つ前記第１のパッドの近傍を通ると共に前
記第１の端辺から突出する第２のリード部と前記第１の
リード部から延び且つ前記第１のリード部と前記第１の
電源供給用リードとの間に形成された凹凸形状の第３の
リード部とからなる第１の信号用リードと、 前記第１の信号用リードの第１のリード部と前記第１の
パッドを接続する第１のボンディングワイヤーとを有す
ることを 特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05148734A JP3119544B2 (ja) | 1992-07-08 | 1993-06-21 | 半導体集積回路装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18131792 | 1992-07-08 | ||
| JP4-181317 | 1992-07-08 | ||
| JP05148734A JP3119544B2 (ja) | 1992-07-08 | 1993-06-21 | 半導体集積回路装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19352698A Division JP3169898B2 (ja) | 1992-07-08 | 1998-07-09 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677273A JPH0677273A (ja) | 1994-03-18 |
| JP3119544B2 true JP3119544B2 (ja) | 2000-12-25 |
Family
ID=26478840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05148734A Expired - Fee Related JP3119544B2 (ja) | 1992-07-08 | 1993-06-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119544B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2859223B2 (ja) * | 1996-10-29 | 1999-02-17 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| JP3123984B2 (ja) | 1998-07-31 | 2001-01-15 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路装置 |
| DE10331570B4 (de) * | 2003-07-11 | 2005-09-22 | Infineon Technologies Ag | Halbleiterchip |
| JP6352876B2 (ja) * | 2015-09-15 | 2018-07-04 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275771A (ja) * | 1993-03-23 | 1994-09-30 | Hitachi Ltd | 半導体装置およびその半導体装置に組み込まれる半導体チップ |
| JPH06302644A (ja) * | 1993-04-15 | 1994-10-28 | Hitachi Ltd | 半導体装置 |
| JPH06349875A (ja) * | 1993-06-14 | 1994-12-22 | Hitachi Ltd | 半導体装置 |
-
1993
- 1993-06-21 JP JP05148734A patent/JP3119544B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06275771A (ja) * | 1993-03-23 | 1994-09-30 | Hitachi Ltd | 半導体装置およびその半導体装置に組み込まれる半導体チップ |
| JPH06302644A (ja) * | 1993-04-15 | 1994-10-28 | Hitachi Ltd | 半導体装置 |
| JPH06349875A (ja) * | 1993-06-14 | 1994-12-22 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677273A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2535651B2 (ja) | 半導体装置 | |
| US7122883B2 (en) | Stacked semiconductor device including improved lead frame arrangement | |
| KR960002498B1 (ko) | 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) | |
| US5914529A (en) | Bus bar structure on lead frame of semiconductor device package | |
| KR910019200A (ko) | 반도체장치 및 그의 제조방법 | |
| JP2002124626A (ja) | 半導体装置 | |
| JP3119544B2 (ja) | 半導体集積回路装置 | |
| JP3169898B2 (ja) | 半導体集積回路装置 | |
| US5463249A (en) | Electronic circuit system unit with wiring substrate | |
| KR0140061B1 (ko) | 반도체 집적 회로 장치 | |
| JP2685037B2 (ja) | セラミックケース | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JP2985479B2 (ja) | 半導体メモリおよび半導体メモリモジュール | |
| JP2618883B2 (ja) | 半導体装置 | |
| JP2501382B2 (ja) | 半導体装置の組立方法 | |
| JP2728052B2 (ja) | 半導体装置 | |
| JPH06177322A (ja) | メモリ素子 | |
| JP3172473B2 (ja) | 半導体装置 | |
| JP2859360B2 (ja) | 半導体装置、半導体装置の製造方法及び半導体装置の実装構造 | |
| JP4776564B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 | |
| JPS6020239Y2 (ja) | バブルメモリチツプ | |
| JPH02292055A (ja) | サーマルヘッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |