KR960002498B1 - 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) - Google Patents

반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) Download PDF

Info

Publication number
KR960002498B1
KR960002498B1 KR1019920018980A KR920018980A KR960002498B1 KR 960002498 B1 KR960002498 B1 KR 960002498B1 KR 1019920018980 A KR1019920018980 A KR 1019920018980A KR 920018980 A KR920018980 A KR 920018980A KR 960002498 B1 KR960002498 B1 KR 960002498B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor chip
electrode pad
standard
group
Prior art date
Application number
KR1019920018980A
Other languages
English (en)
Other versions
KR930009036A (ko
Inventor
가쥬나리 미찌이
히로시 세끼
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR930009036A publication Critical patent/KR930009036A/ko
Application granted granted Critical
Publication of KR960002498B1 publication Critical patent/KR960002498B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
제1도는 이 발명의 제1실시예에 관련된 IC모듈을 표시하는 단면도.
제2도는 제1실시예에 사용된 표준형 IC를 표시하는 투시평면도.
제3도는 제2도의 A-A선 화살로 본 단면도.
제4도는 제1실시예에 사용된 반전형 IC를 표시하는 투시평면도.
제5도는 제4도의 B-B선 화살로 본 단면도.
제6도는 이 발명의 제2실시예에 관련된 IC모듈을 표시하는 단면도.
제7도는 제2실시예에 사용된 표준형 IC를 표시하는 투시평면도.
제8도는 제7도의 C-C선 화살로 본 단면도.
제9도는 제2실시예에 사용된 반전형 IC를 표시하는 투시평면도.
제10도는 제9도의 D-D선 화살로 본 단면도.
제11도는 이 발명의 제3실시예에 사용된 표준형 IC를 표시하는 투시평면도.
제12도는 제11도의 E-E선 화살로 본 단면도.
제13도는 제3실시예에 사용된 반전형 IC를 표시하는 투시평면도.
재14도는 제13도의 F-F선 화살로 본 단면도.
제15도는 제1실시예의 변형예에 사용된 반전형 IC를 표시하는 투시평면도.
제16도는 제15도의 G-G선 화살로 본 단면도.
제17도는 이 발명의 제4실시예에 관련된 IC모듈을 표시하는 단면도.
제18도는 종래의 IC를 표시하는 단면도.
제19도는 종래의 IC모듈을 표시하는 단면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 표준형 IC 21 : 반도체칩
22a : 제1의 전극패드군 22b : 제2의 전극패드군
23 : 와이어 24a : 제1의 리드군
24b : 제2의 리드군 25 : 아우터 리드부
28 : 실장기판 29 : 스루홀
30 : 반전형 IC 33 : 와이어
34a : 제1의 리드군 34b : 제2의 리드군
35 : 아우터 리드부 38 : 실장기판
40 : 표준형 IC 41 : 반도체칩
42a : 제1의 전극패드군 42b : 제2의 전극패드군
43 : 와이어 44a : 제1의 리드군
44b : 제2의 리드군 45 : 아우터 리드부
50 : 반전형 IC 53 : 와이어
60 : 표준형 IC 61 : 반도체칩
62a : 제1의 전극패드군 62b : 제2의 전극패드군
63 : 와이어 64a : 제1의 리드군
64b : 제2의 리드군 65 : 아우터 리드부
70 : 반전형 IC 73 : 와이어
74a : 제1의 리드군 74b : 제2의 리드군
75 : 아우터 리드부 80 : 반전형 IC
83 : 와이어 84a : 제1의 리드군
84b : 제2의 리드군 85 : 아우터 리드부
이 발명은 고밀도 실장용의 반전형 IC를 제조방법 및 그 반전형 IC를 실장한 IC모듈에 관한다.
종래의 수지봉지형 IC(8)의 구조를 제18도에 표시한다.
다이패드(die pad)(11)의 위에 반도체칩(1)이 탑재되어, 반도체칩(1)의 표면(1a)상에 형성된 전극패드(2)와 이것에 대응하는 리드(4)의 이너리드(inner lead)부와를 와이어(3)에 의하여 전기적으로 접속되어 있다.
리드(4)의 아우터 리드부(6)가 노출하도록 반도체칩(1) 와이어(3) 리드(4)의 이너리드부 및 다이패드(11)가 수지에서 되는 패키지 본체(5)에 의하여 봉지되어 있다.
각 리드(4)의 아우터 리드부(6)는 이 IC를 실장하기 위하여 통상 반도체칩(1)의 리면(1b)방향으로 구부려 가공되어 있다.
이와 같은 구조의 복수의 IC를 하나의 실장기판상에 실장하여 예컨데 대용량의 기억장치 등을 구성하는 경우, 복수의 IC의 동일기능을 가지는 리드 즉 동일의 핀번호의 리드끼리를 서로 접속할 필요가 있다.
이때 예컨데 복수의 IC를 실장기판의 양면에 실장하는 경우에는 실장기판의 표면에 실장된 IC의 핀배열과 리면에 실장된 IC의 핀배열 등이 서로 겹치지 않으므로 동일기능을 가진 리드끼리가 떨어져 버린다.
또, 복수의 IC를 실장기판의 하나의 면상에 실장하는 경우에 있어서도 서로 인접하는 IC에 있어서 동일 기능을 가진 리드는 서로 떨어진 위치로 되어 버린다.
따라서 동일기능의 리드끼리를 접속하기 위하여 실장기판상의 배선이 복잡하게 된다고 하는 문제가 있었다.
이 문제를 해결하는 수단이라 하여 제19도에 표시함과 같은 방법이 실개소 62-16865호 공보에 제안되어 있다.
이 방법에는 IC(8)과 같이 아우터 리드부(6)가 반도체칩(1)의 리면(1b)측에 접어 구부린 표준형의 IC에 대하여 IC(9)와 같이 아우터 리드부(6)를 반도체칩(1)의 표면(1a)측에 접어 구부리는 것에 의하여 핀접속이 반전된 IC가 작성된다.
그리하여 실장기판(7)의 표면(7a)상에 표준형의 IC(8)가 리면(7b)상에 반전형의 IC(9)가 각각 탑재된다.
이와 같이 하는 것에 의하여 쌍방의 IC(8) 및 (9)의 동일핀번호의 리드가 실장기판(7)을 끼어서 서로 겹치는 위치로 오기때문에 실장기판(7)에 스루홀(10)을 마련하는 것만으로 서로 대응하는 리드를 용이하게 접속할 수 있다.
그렇지만 패키지 두께가 1㎜ 정도의 TSOP(Thin Small Outline Package) 등의 초박형 패키지를 제19도와 같이 실장하면 다음과 같은 문제가 생긴다.
즉, 패키지 두께가 얇기 때문에 본체(5)에서 외부에 노출하고 있는 아우터 리드부(6)와 실장기판(7)과의 땜납 접합부가 단사이클로 파괴하여 버렸다.
이때문에 열스트레스를 흡수되도록 예컨데 IC(8)의 리드도출면을 높게하여 이 리드도출면에서 도출부터가 실장기판(7)까지의 길이 L1을 길게하는 것도 생각되지만 이 경우 반전형의 IC(9)에는 역으로 리드도출면에서 기판(7)까지의 길이 L2가 짧게되어 성능이 보다 악화하여 버린다.
더욱더 IC(8)과 IC(9)과는 리드 접어 구부린 형상이 다르므로 표준형과 반전형의 IC를 제조하기 위하여는 구부림 가공용의 금형이 2종 필요로 되어 생산성이 열화한다는 문제도 있다.
이 발명은 이와 같은 문제점을 해소하기 위하여 된 것으로 간단한 배선으로 고밀도실장이 가능하고 또한 신뢰성의 우수한 반전형 IC가 얻어지는 반전형 IC의 제조방법을 제공하는 것을 목적으로 한다.
또, 이 발명은 이와 같은 반전형 IC를 사용한 고신뢰성의 IC모듈을 제공하는 것도 또 목적으로 하고 있다.
청구항 1에 기재의 반전형 IC의 제조방법은 반도체칩의 표준상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군은 각각 와이어에 의해 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 동일의 반도체칩을 사용하여 핀접속이 반전된 반전형의 IC를 제조하는 방법에 있어서, 반도체칩의 제1의 전극패드군과 제2의 리드군과를 와이어에 의하여 접속하고 반도체칩의 제2의 전극패드군과 제1의 리드군과를 와이어에 의하여 접속하여 각 리드의 아우터 리드부가 노출하도록 반도체칩, 제1및 제2의 리드군 및 와이어를 수지봉지하고 각 리드의 아우터 리드부를 반도체칩의 리면방향에 접어 구부리는 방법이다.
청구항 2기재의 IC모듈은 실장기판과 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군과가 각각 와이어에 의하여 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 상기 표준형의 IC와 동일 기능을 가지는 리드끼리가 상기 실장기판을 끼어서 겹치도록 상기 실장기판의 리면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제2 및 제1의 리드군과가 각각 와이어에 의해 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향으로 접어 구부러진 반전형의 IC와 상기 실장기판에 마련됨과 같이 상기 표준형의 IC와 상기 반전형의 IC의 동일기능을 가지는 리드끼리를 전기적으로 접속하는 복수의 접속부재와를 구비한 것이다.
또, 청구항 3에 기재한 IC모듈은 실장기판과 상기 실장기판의 표면상에 탑재되어 또한 반조체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군과가 각각 와이어에 의하여 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 상기 표준형의 IC와 동일기능을 가지는 리드끼리가 인접하여 전기적으로 접속되도록 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제2 및 제1의 리드군과가 각각 와이어에 의하여 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향으로 접어 구부러진 반전형의 IC와를 구비하는 것이 있다.
청구항 1에 기재한 반전형 IC의 제조방법에 있어서는 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군이 표준형의 IC와는 역으로 각각 제2 및 제1의 리드군에 와이어에 의하여 접속되어 각 리드의 아우터 리드부는 표준형 IC와 같이 반도체칩의 리면방향에 접어 구부러진다.
청구항 2에기재의 IC모듈에 있어서는 표준형의 IC가 실장기판의 표면사이에 탑재되는 한편, 청구항 1의 방법에 의해 제조된 반전형의 IC가 실장기판의 표면상에 탑재되어 표준형의 IC와 반전형의 IC의 동일기능을 가지는 리드끼리가 실장기판을 끼어서 겹치도록 배치되어 서로 접속부재에 의하여 전기적으로 접속된다.
청구항 3에 기재의 IC모듈에 있어서는 표준형의 IC와 청구항 1의 방법에 의하여 제조된 반전형의 IC 등이 같이 실장기판의 표면상에 탑재되어 표준형의 IC와 반전형의 IC의 동일기능을 가지는 리드끼리가 인접하여 전기적으로 접속된다.
[실시예]
이하 이 발명의 실시예를 첨부도면에 의거하여 설명한다.
제1도는 이 발명의 제1실시예에 관련되는 IC모듈을 표시하는 단면도이다.
실장기판(28)의 표면상에 표준형의 IC(20)가, 리면상에 반전형의 IC(30)가 각각 탑재되어 있다.
표준형의 IC(20)는 제2도 및 제3도에 표시됨과 같이 다이패드(26)를 소유하고 다이패드(26)의 위에 반도체칩(21)이 탑재되어 있다.
반도체칩(21)의 표면(21a)상에는 반도체칩(21)의 1쌍의 긴쪽의 변에 따라서 각각 제1 및 제2의 전극패드군(22a) 및 (22b)가 형성되어 반도체칩(21)의 1쌍의 긴쪽변의 근방에는 제1번째~제13번째의 리드에서되는 제1의 리드군(24a)와 제14번째~제26번째의 리드에서 되는 제2의 리드군(24b) 등이 각각 배열되어 있다.
반도체칩(21)의 제1의 전극패드군(22a)의 각 전극패드와 이것에 대응하는 제1의 리드군(24a)의 리드의 이너리드부 등이 와이어(23)에 의해 전기적으로 접속되어 같이 제2의 전극패드군(22b)의 각 전극패드와 이것에 대응하는 제2의 리드군(24b)의 리드의 이너리드부 등이 와이어(23)에 의하여 전기적으로 접속되어 있다.
그리고 제1 및 제2의 리드군(24a) 및 (24b)의 각 리드의 아우터 리드부(25)가 노출하도록 반도체칩(21), 와이어(23) 각 리드의 이너리드부 및 다이패드(26)가 수지에서 되는 패키지 본체(27)에 의하여 봉지되어 있다.
각 리드의 아우터 리드부(25)는 반도체칩(21)의 리면(21b)의 방향으로 접어 구부러져 있다.
한편 반전형의 IC(30)는 제4도 및 제5도에 표시됨과 같이 다이패드(36)를 소유하고 다이패드(36)의 위에 표준형 IC(20)로 사용된 것과 같은 반도체칩(21)이 탑재되어 있다.
반도체칩(21)의 상방에는 제1번째~제13번째의 리드에서 되는 제1의 리드군(34a)과 제14번째~제26번째의 리드에서 되는 제2의 리드군(34b)과의 서로 배열되어 있다.
그리하여 표준형 IC(20)와는 역으로 반도체칩(21)의 제1의 전극패드군(22a)의 각 전극패드와 이것에 대응하는 제2의 리드군(34b)의 리드의 이너리드부와의 와이어(33)에 의하여 전기적으로 접속되어 제2의 전극패드군(22b)의 각 전극패드와 이것에 대응하는 제1의 리드군(34a)의 리드의 이너리드부와가 와이어(33)에 의하여 전기적으로 접속되어 있다.
제1 및 제2의 리드군(34a) 및 (34b)의 각 리드의 아우터 리드부(35)가 노출하도록 반도체칩(21) 와이어(33), 각 리드의 이너리드부 및 다이패드(36)가 수지에서 되는 패키지 본체(27)에 의하여 봉지되어 있다.
각 리드의 아우터 리드부(35)는 표준형 IC(20)와 같이 반도체칩(21)의 리면(21b)의 방향으로 접어 구부러져 있다.
아직 IC(20) 및 (30)은 각각 4M 다이내믹(dynamic) RAM을 예시한 것이 있어, 제2도 및 제4도에 있어서 각 리드의 근방에 둥근표를 붙이어 기록된 숫자는 그 리드의 리드번호를 표시하고 있다.
또, 반도체칩(21)의 각 전극패드의 근방에 기록된 기호는 각각 그 전극패드의 기능을 표시한 것으로 예를 들면 D는 데이터(data)입력, Q는 데이터출력, W바(bar)는 라이트(Write) 제어입력, A0~A10은 어드레스(address)입력, Vcc는 전원 5V, Vss는 기준전압 0V를 나타내고 있다.
이상과 같이 표준형 IC(20)와 반전형 IC(30)와로는 반도체칩(21)의 제1 및 제2의 전극패드군(22a) 및 (22b)가 접속되는 리드군이 역으로 되어 있다.
즉 표준형 IC(20)에는 제1 및 제2의 전극패드군(22a) 및 (22b)가 각각 제1 및 제2의 리드군(24a) 및 (24b)에 접속되어 반전형 IC(30)에는 제1 및 제2의 전극패드군(22a) 및 (22b)가 각각 제2 및 제1의 리드군(34b) 및 (34a)에 접속되어 있다.
이때문에 예컨데 표준형 IC(20)의 제1번째의 리드에는 데이터 입력용 전극패드가 제26번째의 리드에는 기준전압 0V용의 전극패드가 각각 접속되어 한편 반전형 IC(30)의 제1번째의 리드에는 기준전압 0V용의 전극패드가 제26번째의 리드에는 데이터 입력용의 전극패드가 각각 접속되어 있다.
따라서 이들의 IC(20) 및 (30)을 제1도와 같이 실장기판(28)의 양면에 배치하면 쌍방의 IC(20) 및 (30)의 동일기능을 가진 리드끼리가 실장기판(28)을 끼고 서로 겹치는 위치에 오는 것이 된다.
서로 대응하는 이들의 리드의 아우터 리드부(25) 및 (35)는 실장기판(28)에 마련된 스루홀(28)을 통하여 서로 전기적으로 접속되어 있다.
이 스루홀(28)이 접속부재를 형성하고 있다.
상술한 반전형의 IC(30)는 다음과 같이 하여 제조하는 것이 된다.
우선 반도체칩(21)을 다이패드(36)상에 탑재하고 제1의 전극패드군(22a)의 각 전극패드와 이것에 대응하는 제2의 리드군(34b)의 리드와를 와이어(33)에 의해 접속함과 같이 제2의 전극패드군(22b)의 각 전극패드와 이것에 대응하는 제1의 리드군(34a)의 리드와를 와이어(33)에 의하여 접속한다.
다음 각 리드의 아우터 리드부(35)가 노출하도록 반도체칩(21), 와이어(33) 각 리드의 이너리드부 및 다이패드(36)를 수지에서 되는 패키지 본체(27)에 의해 봉지한다.
그 후 리드 구부림용의 금형을 사용하여 각 리드의 아우터 리드부(35)를 표준형 IC(20)와 같게 반도체칩(21)의 리드(21b)방향에 접어 구부림 가공한다.
또, 제1도에 표시된과 같이 IC(20) 및 (30)의 각 리드는 패키지 본체(27)의 높이방향 중앙부보다 반도체칩(21)의 표면(21a)이 임하는 방향으로 치우친 위치에서 외부에 도출되어 반도체칩(21)의 리면(21b)측에 접어 구부러져 있으므로 패키지 본체(27)의 외부에 노출하고 있는 리드의 길이를 크게 잡을 수가 있다.
이때문에 실장후의 열스트레스에 대한 신뢰성이 개선된다.
더욱더 바넌형 IC(30)의 각 리드의 아우터리드(35)는 표준형 IC(20)의 아우터 리드(5)와 같이 반도체칩(21)의 리면(21b)방향에 접어 구부림 가공한다.
또, 제1도에 표시됨과 같이 IC(20) 및 (30)의 각 리드는 패키지 본체(27)의 높이방향 중앙부보다 반도체칩(21)의 리면(21b)방향으로 구부러지므로 구부림 가공용의 금형은 표준형 IC(20)과 반전형 IC(30)과로 공통인 것을 사용하는 것이 되고 작업성 및 생산성이 개선된다.
제6도에 이 발명의 제2실시예에 관련되는 IC모듈을 표시한다.
실장기판(28)의 표면상에 표준형의 IC(40)가 리면상에 반전형의 IC(50)가 각각 탑재되어 있다.
표준형의 IC(40)를 제7도 및 제8도에 반전형의 IC(50)를 제9도 및 제10도에 각각 표시한다.
이들의 IC(40) 및 (50)은 같이 동일의 반도체칩(41), 제1 및 제2의 리드군(44a) 및 (44b), 다이패드(46) 및 패키지 본체(47)를 소유하고 있다.
반도체칩(41)의 표면(41a)상에는 그 긴쪽방향 중심선상에 따라서 제1 및 제2의 전극패드군(42a) 및 (42b)가 번갈아 또한 일직선상으로 형성되어 있어, 이들의 패드군(42a) 및 (42b)의 양측에 각각 제1 및 제2의 리드군(44a) 및 (44b)의 이너리드부가 배열되어 있다.
그리고 제7도에 표시됨과 같이 표준형 IC(40)에 있어서는 반도체칩(41)의 제1의 전극패드군(42a)의 각 전극패드와 이것에 대응하는 제1의 리드군(44a)의 리드의 이너리드부는 와이어(43)에 의하여 전기적으로 접속되면 같이 제2의 전극패드군(42b)의 각 전극패드와 이것에 대응하는 제2의 리드군(44b)의 리드의 이너리드부는 와이어(43)에 의하여 전기적으로 접속되어 있다.
한편 제9도에 표시됨과 같이 반전형 IC(50)에 있어서는 반도체칩(41)의 제1의 전극패드군(42a)의 각 전극패드와 이것에 대응하는 제2의 리드군(44b)의 리드의 이너리드부는 와이어(53)에 의하여 전기적으로 접속되면 같이 제2의 전극패드군(42b)의 각 전극패드와 이것에 대응하는 제1의 리드군(44a)의 리드의 이너리드부는 와이어(53)에 의하여 전기적으로 접속되어 있다.
쌍방의 IC(40) 및 (50)에 있어서 각 리드의 아우터 리드부(45)는 반도체칩(41)의 리면(41b)의 방향으로 접어 구부러져 있다.
이와 같이 중심선상에 전극패드를 소유한 반도체칩을 사용하는 경우에는 와이어(43) 및 (53)의 접속을 변하는 것만으로 용이하게 반전형의 IC(50)을 얻을 수가 있다.
제3실시예에 사용되는 표준형 IC(60)을 제11도 및 제12도에 표시한다.
이 IC(60)에는 패키지 본체(67)의 4변에서 각각 리드가 도출되어 있다.
다이패드(66)상에 반도체칩(61)이 탑재되어, 반도체칩(61)의 상방에 리드번호 1~6, 15 및 16의 각 리드에서 되는 제1의 리드군(64a)와 리드번호 7~14의 각 리드에서되는 제2의 리드군(64b)는 배치되어 있다.
반도체칩(61)의 표면(61a)상에는 제1의 전극패드군(62a)와 제2의 전극패드군(62b)는 서로 평행으로 배열되어 있어 제1의 전극패드군(62a)의 각 패드와 이것에 대응하는 제1의 리드군(64a)의 리드의 이너리드부는 와이어(63)에 의하여 전기적으로 접속됨과 같이 제2의 전극패드군(62b)의 각 패드와 이것에 대응하는 제2의 리드군(64b)의 리드의 이너리드부는 와이어(63)에 의하여 전기적으로 접속되어 있다.
또, 각 리드의 아우터 리드부(65)는 반도체칩(61)의 리면(61b)의 방향으로 접어 구부러져 있다.
이것에 대하여 반전형의 IC(70)에는 제13도 및 제14도에 표시됨과 같이 반도체칩(61)의 제1의 전극패드군(62a)의 각 패드와 이것에 대응하는 제2의 리드군(74b)의 리드의 이너리드부는 와이어(73)에 의하여 전기적으로 접속되어 제2의 전극패드군(62b)의 각 패드와 이것에 대응하는 제1의 리드군(74a)의 리드의 이너리드부는 와이어(73)에 의하여 전기적으로 접속되어 있다.
각 리드의 아우터 리드부(75)는 표준형 IC(60)와 같이 반도체칩(61)의 리면(61b)의 방향으로 접어 구부러져 있다.
상기의 표준형 IC(60) 및 반전형 IC(70)을 편성하는 것에 의하여 제1실시예 및 제2실시예와 같이 간단한 배선으로 신뢰성이 높은 IC모듈을 얻는 것이 된다.
아직 제1실시예로 사용된 반전형의 IC(30)에는 제4도 및 제5도에 표시됨과 같이 반도체칩(21)의 표면(21a)의 상방에 제1 및 제2의 리드군(34a) 및 (34b)를 배치하였지만 이것에 한하는 것은 아니다.
예컨데 제15도 및 제16도에 표시되는 반전형 IC(80)과 같이 반도체칩(21)의 리면(21b)를 가로지름과 같이 제1 및 제2의 리드군(84a) 및 (84b)를 배치하여도 좋다.
이 경우 반도체칩(21)의 리면(21b)을 지지하는 전용의 다이패드를 마련하는 것이 할 수 없으므로 반도체칩(21)의 리면(21b)에 절연필름(film)(88)을 접합하여 이 절연필름(88)을 통하여 반도체칩(21)을 제1 및 제2의 리드군(84a) 및 (84b)상에 탑재한다.
그리고 반도체칩(21)의 제1의 전극패드군(22a)의 각 패드와 제2의 리드군(84b)의 각 리드는 와이어(83)에 의하여 접속함과 같이 제2의 전극패드군(22b)의 각 패드와 제1의 리드군(84a)의 각 리드를 와이어(83)에 의해 접속하고 각 리드의 아우터 리드부(85)가 노출하도록 이것을 패키지 본체(87)에서 수지봉지한다.
또 제1실시예에는 실장기판(28)의 양면에 각각 표준형 IC(20)과 반전형 IC(30)과를 실장하였지만 이것에 한하는 것은 아니고 제17도에 표시됨과 같이 실장기판(38)의 표면상에 표준형 IC(20)가 반전형 IC(30)과를 인접하여 탑재하여도 좋다.
쌍방의 IC(20) 및 (30)의 동일기능을 소유하는 리드끼리 예컨데 표준형 IC(20)의 제2의 리드군(24b)의 각 리드와 반전형 IC(30)의 제1의 리드군(34a)의 각 리드는 서로 인접하고 전기적으로 접속되어 있다.
이 경우에는 실장기판(38)에 스루홀을 마련할 필요는 없어진다.
이상 설명한 바와 같이 청구항 1에 기재의 반전형 IC의 제조방법은 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군과의 각각 와이어에 의해 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 동일한 반도체칩을 사용하여 핀접속이 반전된 반전형의 IC를 제조하는 방법이 있어 반도체칩의 제1의 전극패드군과 제2의 리드군과를 와이어에 의해 접속하고 반도체칩의 제2의 전극패드군과 제1의 리드군과를 와이어에 의해 접속하여 각 리드의 아우터 리드부가 노출하도록 반도체칩, 제1 및 제2의 리드군 및 와이어를 수지봉지하고 각 리드의 아우터 리드부를 반도체칩의 리면방향에 접어 구부림으로 간단한 배선에 의하여 고밀도실장이 가능하고 또한 신뢰성 우수한 반전형 IC를 얻을 수가 있다.
청구항 2에 기재의 IC모듈은 실장기판과 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군은 각각 와이어에 의하여 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 상기 표준형의 IC와 동일기능을 소유한 리드끼리가 상기 실장기판을 끼어서 겹치도록 상기 실장기판의 리면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제2 및 제1의 리드군과는 각각 와이어에 의해 접속됨과 같이 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향으로 접어 구부러진 반전형의 IC와 상기 실징기판에 마련됨과 같이 상기 표준형의 IC와 상기 반전형의 IC의 동일기능을 소유한 리드끼리를 전기적으로 접속하는 복수의 접속부재와를 구비하고 있으므로 배선이 간단히됨과 동시에 신뢰성이 향상한다.
또, 청구항 3에 기재의 IC모듈은 실장기판과 상기 실장기판의 표면상에 탑재된 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1및 제2의 리드군은 각각 와이어에 의해 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향으로 접어 구부러진 표준형의 IC와 상기 표준형의 IC와 동일기능을 소유한 리드끼리가 인접하여 전기적으로 접속되도록 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제2 및 제1의 리드군과를 각각 와이어에 의해 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 반전형의 IC와를 구비하고 있으므로 배선이 간단하게 됨과 동시에 신뢰성이 향상한다.

Claims (3)

  1. 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군은 각각 와이어(wire)에 의해 접속됨과 동시에 각 리드(lead)의 아우터 리드(outer lead)부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와 동일한 반도체칩을 사용하여 핀접속이 반전된 반전형의 IC를 제조하는 방법이고, 반도체칩의 제1의 전극패드군과 제2의 리드군과를 와이어에 의해 접속하고, 반도체칩의 제2의 전극패드군과 제1의 리드군과를 와이어에 의해 접속하고, 각 리드의 아우터 리드부가 노출하도록 반도체칩, 제1 및 제2의 리드군 및 와이어를 수지봉지하고, 각 리드의 아우터 리드부를 반도체칩의 리면방향에 접어 구부리는 것을 특징으로 하는 반전형 IC의 제조방법.
  2. 실장기판과 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군과의 각각 와이어에 의해 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와, 상기 표준형의 IC와 동일기능을 소유한 리드끼리가 상기 실장기판을 끼어서 겹치도록 상기 실장기판의 리면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드(pad)군과 제2 및 제1의 리드군은 각각 와이어에 의해 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 반전형의 IC와, 상기 실장기판에 마련됨과 동시에 상기 표준형의 IC와 상기 반전형의 IC의 동일기능을 소유한 리드끼리를 전기적으로 접속하는 복수의 접속부재와를 구비한 것을 특징으로 하는 IC모듈.
  3. 실장기판과 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제1 및 제2의 리드군과의 각각 와이어에 의하여 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 표준형의 IC와, 상기 표준형의 IC와 동일기능을 소유한 리드끼리가 인접하여 전기적으로 접속되도록 상기 실장기판의 표면상에 탑재되어 또한 반도체칩의 표면상에 형성된 제1 및 제2의 전극패드군과 제2 및 제1의 리드군과의 각각 와이어에 의하여 접속됨과 동시에 각 리드의 아우터 리드부가 각각 반도체칩의 리면방향에 접어 구부러진 반전형의 IC와를 구비한 것을 특징으로 하는 IC모듈.
KR1019920018980A 1991-10-15 1992-10-15 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module) KR960002498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-266412 1991-10-15
JP3266412A JP2634516B2 (ja) 1991-10-15 1991-10-15 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール

Publications (2)

Publication Number Publication Date
KR930009036A KR930009036A (ko) 1993-05-22
KR960002498B1 true KR960002498B1 (ko) 1996-02-17

Family

ID=17430578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018980A KR960002498B1 (ko) 1991-10-15 1992-10-15 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)

Country Status (6)

Country Link
US (2) US5303120A (ko)
EP (1) EP0538003B1 (ko)
JP (1) JP2634516B2 (ko)
KR (1) KR960002498B1 (ko)
DE (1) DE69223906T2 (ko)
SG (1) SG52264A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
JP3034180B2 (ja) 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6091608A (en) * 1995-02-08 2000-07-18 Compaq Computer Corporation Method and apparatus for simplified and compact component addition to a printed circuit board
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6008996A (en) * 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
KR20020002498A (ko) * 1999-05-07 2002-01-09 추후 표면 실장 ｉｃ 적층 방법 및 장치
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
EP2390909A1 (en) * 2010-05-24 2011-11-30 Jerry Hu Miniature packaging for discrete circuit components
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US8310098B2 (en) 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3303165C2 (de) * 1982-02-05 1993-12-09 Hitachi Ltd Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern
JPS59144155A (ja) * 1983-02-08 1984-08-18 Nec Corp 集積回路パツケ−ジ
JPS6046581A (ja) * 1983-08-24 1985-03-13 シャープ株式会社 フラットディスプレイパネル
JPH0671059B2 (ja) * 1984-03-26 1994-09-07 株式会社日立製作所 メモリモジュール
JPS62168652A (ja) * 1986-01-20 1987-07-24 Kobe Steel Ltd 連鋳機における鋳型内湯面レベル制御方法
JP2541532B2 (ja) * 1987-01-16 1996-10-09 株式会社日立製作所 半導体モジュ―ル
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPS6476748A (en) * 1987-09-17 1989-03-22 Nec Corp Semiconductor circuit device
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH01304795A (ja) * 1988-06-02 1989-12-08 Fujitsu Ltd プリント板の配線方法
JPH01305562A (ja) * 1988-06-03 1989-12-08 Nec Corp 半導体メモリ
JPH02114544A (ja) * 1988-10-24 1990-04-26 Mitsubishi Electric Corp 半導体装置
JPH02250389A (ja) * 1989-03-24 1990-10-08 Hitachi Medical Corp 基板における電子部品の搭載構造
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
JPH0373578A (ja) * 1989-08-14 1991-03-28 Nec Corp 光半導体素子
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
JP2859360B2 (ja) * 1990-02-27 1999-02-17 株式会社日立製作所 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JPH0456347A (ja) * 1990-06-26 1992-02-24 Hitachi Ltd 半導体装置
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
JPH04188860A (ja) * 1990-11-22 1992-07-07 Ibiden Co Ltd 表面実装用ｉｃパッケージの実装方法
JPH04256351A (ja) * 1991-02-08 1992-09-11 Nec Corp Ｉｃパッケージ
JPH04267546A (ja) * 1991-02-22 1992-09-24 Hitachi Ltd 半導体集積回路装置
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
JPH04291787A (ja) * 1991-03-20 1992-10-15 Toshiba Corp 両面実装回路装置
JPH04335561A (ja) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp 半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US5297107A (en) * 1992-04-24 1994-03-22 Digital Equipment Corporation Interconnect arrangement for electronic components disposed on a circuit board
JPH0637136A (ja) * 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package

Also Published As

Publication number Publication date
EP0538003B1 (en) 1998-01-07
US5303120A (en) 1994-04-12
DE69223906T2 (de) 1998-08-27
JP2634516B2 (ja) 1997-07-30
EP0538003A1 (en) 1993-04-21
JPH05109979A (ja) 1993-04-30
DE69223906D1 (de) 1998-02-12
SG52264A1 (en) 1998-09-28
KR930009036A (ko) 1993-05-22
USRE36077E (en) 1999-02-02

Similar Documents

Publication Publication Date Title
KR960002498B1 (ko) 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
US5545920A (en) Leadframe-over-chip having off-chip conducting leads for increased bond pad connectivity
US20090121336A1 (en) Stacked semiconductor package
US7888796B2 (en) Controller chip mounted on a memory chip with re-wiring lines
US6278616B1 (en) Modifying memory device organization in high density packages
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US20030122239A1 (en) Stack semiconductor chip package and lead frame
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
US5804871A (en) Lead on chip semiconductor device having bus bars and crossing leads
KR19990072819A (ko) 반도체장치및그제조방법
JP2001177050A (ja) 半導体装置
US6242285B1 (en) Stacked package of semiconductor package units via direct connection between leads and stacking method therefor
US5304737A (en) Semiconductor package
KR100325189B1 (ko) Loc패키지구조를갖는플라스틱으로봉지된반도체장치
US5473188A (en) Semiconductor device of the LOC structure type having a flexible wiring pattern
US6707142B2 (en) Package stacked semiconductor device having pin linking means
JPH03116860A (ja) 半導体装置
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
JP4776564B2 (ja) 半導体装置の製造方法、及び半導体装置
JP2868630B2 (ja) 半導体パッケージの実装構造
JPS60200559A (ja) メモリモジュール
JP2555991B2 (ja) パッケージ
JP3272079B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee