JP2538107B2 - 高密度半導体モジユ−ルの製造方法 - Google Patents

高密度半導体モジユ−ルの製造方法

Info

Publication number
JP2538107B2
JP2538107B2 JP2187350A JP18735090A JP2538107B2 JP 2538107 B2 JP2538107 B2 JP 2538107B2 JP 2187350 A JP2187350 A JP 2187350A JP 18735090 A JP18735090 A JP 18735090A JP 2538107 B2 JP2538107 B2 JP 2538107B2
Authority
JP
Japan
Prior art keywords
tip
chip
legs
double
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2187350A
Other languages
English (en)
Other versions
JPH0357257A (ja
Inventor
エーリヒ・クリンク
ヘルムート・コーラー
ハラルド・プロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0357257A publication Critical patent/JPH0357257A/ja
Application granted granted Critical
Publication of JP2538107B2 publication Critical patent/JP2538107B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、高密度半導体モジュールの製造方法に関す
る。
B.従来技術及び問題点 コンピュータ製造コストの実質的な部分は、組み込ま
れている集積回路チップの実装空間の大小に依存する。
したがって、近代のコンピュータシステムに組み込まれ
ているデュアル・インライン・パッケージ（DIP）型のI
Cメモリ・モジュールの寸法を極少化することが重要で
ある。
成形樹脂ハウジング若しくはセラミックハウジング内
部に単一のチップを内蔵しているDIP型モジュールの周
知の製造方法によれば、チップパッドに接着されるべき
内部リード及びモジュールの外部に延出して接点リード
を構成するための外部リードを含む離隔した一連のビー
ムリードパターンを有するリードフレームがパンチ（型
抜き）技術により薄い金属帯板から形成される。次に、
チップは、内部リードに接続される。この事は、通常、
内部リードをチップ上に固定し、次にチップパッドを内
部リードに固着することにより達成される。樹脂ハウジ
ングが形成された後、リードフレーム及び外部リードの
一部は長さを調節するために及び所定形状に形成するた
めにパンチ切断され、モジュール検査が製造工程中に実
施される。
チップ実装密度を増すための、１つの解決法は１つの
チップを他のチップの上側に重ねて搭載し、これを成形
樹脂またはセラミックのハウジング内に密封する二重チ
ップ構造パッケージングである。従来、この二重チップ
構造パッケージングにおいては、第１のチップの背面を
支持部材を介して第１のチップの背面に対向させて両チ
ップを保持する剛性ハウジングが提案されている、各チ
ップ表面上に露出している入力／出力用接点パッドに電
気的接続が容易にできるように各チップの接点パッド面
が反対側に向いている。他の型の二重チップないし多重
チップの構造は特開昭56-137665号公報に記載されてい
る。この公報の第４図においては、２対の半導体チップ
を含んでいるデュアルインラインパッケージモジュール
（DIP）が開示されており、各チップは、チップ内部の
回路への電気的接続のための接点パッド面上にハンダ・
バンプを有している。各チップ対内の各チップの接点パ
ッド面は、対応する他のチップのハンダ・バンプに整合
させて互いに向きあって搭載されている。２対の各チッ
プは、第１のチップ対の上側チップの背面が第２のチッ
プ対の下側チップの背面に面するように積み重ねられ
る。
このような積み重ね構造体は、冷却が困難であるの
で、密封型のパッケージには不向きであるばかりでなく
て、ビーム・リード接点部と異なるレベル上の各チップ
のハンダ・バンプとを整合させることが困難である。
C.問題点を解決するための手段 本発明による高密度半導体モジュールの製造方法によ
れば、周知のリード・フレームの製造方法と同様に、フ
レームの左右の周辺から中央に向けて延びている複数の
離隔したリードを有するリード・フレームを準備する。
これらの各リードは、半導体チップ上の接点パッドと接
続され半導体チップを密封するハウジング内に位置する
内部リードと、ハウジング外部に伸延して外部コネクタ
用の接触片（すなわち、接続ピン）を構成する外部リー
ドとより成る。この工程は、内部リード及び外部リード
の幅が周知のビーム・リードの幅よりも大きい寸法に選
択されている点を除いて、従来方法と同じである。
本発明においては、前記リード・フレームのプレス打
ち抜き工程と同時に、又は、その後に、前記内部リード
を幅方向に二脚に区分する分岐用切れ目（スリット）を
形成する。次に、この切れ目を境にして左右に位置した
各１組の分岐脚の少なくとも一方を上方又は下方へ折り
曲げ、次に平行に伸延させて幅方向に変位している上側
組及び下側組の各分岐脚を構成し、それらの各分岐脚組
間にチップ収納用の間隙を形成する。接点パッドが露出
するように裏面を背中合せにして積み重ねられた一対の
チップ（すなわち電極面露出型の二重チップ）を前記間
隙内に挿入して位置決めする。二重チップの組み立て時
に、上側及び下側の各チップを接着層を介して背中合わ
せに固着してもよい。
前記間隙内に位置決めされた二重チップの上側の各接
点パッドの位置は、下側の各接点パッドの位置に一致し
ているか、又は、たとえば分岐脚の幅に対応する寸法だ
け、ずれている（すなわち、変位している）。前者の場
合には、二重チップのいずれかの側の接点パッドが分岐
脚と不整列状態になるのでワイヤボンディングにより両
者間に電気的接続がなされる。他方、後者の場合には、
いずれの側の接点パッドも分岐脚と整列状態になるの
で、両者間に直接的に面接触が形成可能になる。二重チ
ップの両側の接点パッドを各分岐脚と整列させる方法と
しては、非接着状態の二重チップを前記間隙内に挿入し
た後、一方のチップを他方のチップに関して変位させる
方法、及び二重チップを背中合せに組み立てるとき、予
め、一方のチップを他方のチップに関して変位させて固
着しておき、この変位状態に固着された二重チップを前
記間隙に挿入する方法が考えられる。
従来のリードフレームの内部リードの場合と同様に、
本発明の製造方法においても、内部リードに相当する各
組の分岐脚の先端部を各チップ上の接点パッドへ電気的
に接続するのに先立って、チップ外表面を対接した分岐
脚へ、たとえば絶縁性接着剤により、接着して固定する
のが好ましい。次に、分岐脚の先端部接点パッドとの電
気的接続後に、両分岐脚を含む二重チップを囲続するた
めのハウジングが形成される。
本発明に係る方法はZIC-ZAGパッケージと同様、デュ
アルインラインパッケージ（DIP）に適用可能である。
そして、そこには２つのチップが垂直位置に配置されて
おり、留め金のような内部リードは少なくとも下側チッ
プ部分においてメモリチップを取り囲んでいる。
チップを内部リードに固着した後のモジュールの処理
は、ビームリード型モジュールの一般的な製造方法に対
応している。
本発明に係る方法は、ただいくつかの追加の製造工程
が２倍の密度を持つメモリモジュールを提供するのに必
要であるという有利な点を持っている。したがって、既
知の技術がメモリモジュールを低コストで製造するため
に使用され得る。
他の利点は、普通のシングルチップモジュールの範囲
内にあるモジュールの高さである。このようにメモリモ
ジュールが配置されている上のプリント回路基盤密度を
２倍にすることができ、若しくはプリント回路基盤の組
立体を減少させることができ、同様に製造コストの削減
に対してリードを減少させることができる。
次に本発明の実施例について説明する。
D.実施例 第１図は、プラスチックハウジング４で包囲されてい
る上側チップ８及び下側チップ10（第４図参照）と、こ
のハウジング内部に位置している内部リード16の部分及
びハウジング外部の両側面に沿って延出している外部リ
ード６の部分から成るビームリード14（第２図、第３図
参照）とを含み、この外部リードは、Ｊ字状に形成され
ていて、モジュール・ハウジングのプリント回路基板
（図示していない）への搭載に適しているDIP型の半導
体メモリモジュールを図示している。第２図は、第１図
の平面図である。これらの図においてはハウンジング４
の最上部が破断されて、通常は見えない部分が現われて
いる。
各内部リード16は、その幅を２分するスリット、すな
わち切れ目、が先端部から基部24にわたって形成されて
少なくとも先端部近傍で２つの脚に分岐されている。こ
れらの両分岐脚は、少なくとも一方が下方または上方に
折り曲げられ次に並列に延長されて、各々、上側及び下
側の分岐脚16a及び16bを構成し、これらの両分岐脚間に
並行な間隙22（第４図参照）を形成する。この間隙は、
背中合わせに固定された上側及び下側のチップ８及び10
の二重チップ構造を収容し挟持するためのものである。
上側分岐脚16aの先端部18aは、上側チップ８の接点パッ
ド20へワイヤ・ボンディングされており、他方、下側分
岐脚16bは下側チップ10の接点パッドにワイヤ・ボンデ
ィングされている。代替として各先端部18a、18bが、直
接的に接点パッド20へ面接着されてもよい。信号用の配
線リードに加えて、第１図及び第３図に図示したよう
に、電力供給線26及び接点線28も、また、上側及び下側
の分岐脚16a及び16bと同様に上側チップ８及び下側チッ
プ10に対応して分岐されている。しかし、これらの電力
線は、母線に連結されているため個別の外部リードは存
在しない。図では、３本の電力用内部リードが１本の母
線に接続されている。
第３図は、半導体チップ上の接着するためのリードフ
レームを図示したものである。周知のリードフレームと
同様に、外部リード６の部分でリードフレーム12と一体
化されている所定パターンのビームリード14の内部リー
ド16をチップ８、10に関して位置決めし、たとえば絶縁
性接着剤により固定し、次に、接点パッドにワイヤボン
ディングした後、またはその後にチップ全体を樹脂ハウ
ジングで成型した後、フレームを切断して外部リード６
の部分をＪ字状のリードに成形する。周知のリードフレ
ームとは、内部リード16の形態及び作用著しく相違す
る。内部リード16は、リードフレームの製造中、または
製造後に、基部24から先端にわたってその幅を２分する
切れ目が形成されて２つの分岐脚16a及び16bに分岐され
ている。これらの各分岐脚の幅は基部24の幅よりも小さ
いことに注目されたい。
前述のように、これらの両分岐脚16a、16bは、その先
端部18a、18bにおいて、相互に異なるレベルで並行に延
出するように少なくとも一方が折り曲げられて相対的に
上側及び上側の分岐脚を構成する。上側分岐脚16a及び
下側分岐脚16bの間に形成された間隙22（第４図参照）
には、接着層を介して背中合せに重ねられて一体化され
た上側及び下側の二重チップ８、10が挿入され、挟持さ
れる。次に、各分岐脚16a,16bの各先端部18a、18bが各
チップ８、10の接点パッドにワイヤボンディングされ
る。この実施例では、接着層を介して背中合せに重ねて
固着した二重チップを使用しているが、背中合せに重ね
る時点では必ずしも両チップを接着層により固着する必
要はない。
このワイヤボンディングの後は、周知のDIP型または
ジグザグ型のモジュールの製造の場合と同様に、チップ
がテストされ、チップを密封するハウジングが樹脂によ
り成型され、リードフレーム12が切断、除去され、そし
て外部リード６が所定の形状に形成される。
各チップは、別々のチップ選択用コネクタを介して、
別々にアクセスされるように結線される一方、データ
線、アドレス線に対するコネクタは両チップに共用され
るように結線される。
E.発明の効果 本発明によれば、モジュールの大きさは最小限の増大
に止どめ、低製造コストにより２倍のメモリモジュール
密度を持つ高密度半導体メモリモジュールを得ることが
できる。
【図面の簡単な説明】
第１図は、ハウジングを破断して露出したチップ上部を
示す二重インラインパッケージモジュールの斜視図、第
２図は、第１図の平面図、第３図は、リードフレームを
持つ内側及び外側接着リードの平面図、第４図は、二重
に積層したチップの横断面図である・ ２……半導体メモリモジュール、６……外部リード、
８、10、……上側及び下側のチップ、12……リードフレ
ーム、14……ビームリード、16……内部リード、16a…
…上側分岐脚、16b……下側分岐脚、20……接点パッ
ド、22……間隙、24……内部リードの基部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハラルド・プロス ドイツ連邦共和国7277ヴエルトベルク ４、ツイイマシユトラーセ４番地 (56)参考文献 特開 昭56−137665（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】外部リードの部分及び内部リードの部分か
    ら構成され、周辺から中央に向かって延びている複数の
    ビームリードを有する金属薄板状のリードフレームを形
    成する工程、 前記リードフレームの形成中、または形成後に、前記内
    部リードを幅方向に二脚に区分する分岐用切れ目を、先
    端部から基部にわたって、形成する工程、 前記切れ目を境に左側に位置した１組の分岐脚及び右側
    に位置した１組の分岐脚の少なくとも一方を折り曲げ
    て、高及び低のレベルで実質的に並行に延出しかつ幅方
    向に変位している上側組の分岐脚及び下側組の分岐脚を
    構成する工程、 接点パッドを表面に露出している１対のチップの各裏面
    を背中合せに重ねた電極面露出型の二重チップを、前記
    上側組及び下側組の分岐脚の間に形成された間隙に、挿
    入し位置決めし、その際、前記二重チップを、前記分岐
    脚の対接内面により面接触関係に、支持する工程、 前記両分岐脚の各先端部を前記二重チップの対応する接
    点パッドに直接的に又はワイヤボンディングにより固着
    する工程、 前記二重チップの周囲にハウジングを形成する工程、 とより成る高密度半導体モジュールの製造方法。
  2. 【請求項２】二重チップを上側組及び下側組の各分岐脚
    間の間隙内に挿入し位置決めする工程は、二重チップの
    挿入後に、上側及び下側の各チップ上の各接点パッドが
    上側組及び下側組の各分岐脚に整列するように上側チッ
    プを下側チップに関して相対的に変位させる工程を含む
    ことを特徴とする請求項１に記載の製造方法。
  3. 【請求項３】分岐脚の先端部を二重チップの接点パッド
    に固着する工程に先立って、二重チップを対接する分岐
    脚の内面へ固着する工程を含むことを特徴とする請求項
    １に記載の製造方法。
JP2187350A 1989-07-18 1990-07-17 高密度半導体モジユ−ルの製造方法 Expired - Lifetime JP2538107B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89113119A EP0408779B1 (en) 1989-07-18 1989-07-18 High density semiconductor memory module
EP89113119.5 1989-07-18

Publications (2)

Publication Number Publication Date
JPH0357257A JPH0357257A (ja) 1991-03-12
JP2538107B2 true JP2538107B2 (ja) 1996-09-25

Family

ID=8201635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2187350A Expired - Lifetime JP2538107B2 (ja) 1989-07-18 1990-07-17 高密度半導体モジユ−ルの製造方法

Country Status (4)

Country Link
US (1) US5227995A (ja)
EP (1) EP0408779B1 (ja)
JP (1) JP2538107B2 (ja)
DE (1) DE68905475T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5420758A (en) * 1992-09-10 1995-05-30 Vlsi Technology, Inc. Integrated circuit package using a multi-layer PCB in a plastic package
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
KR100226737B1 (ko) * 1996-12-27 1999-10-15 구본준 반도체소자 적층형 반도체 패키지
US5777705A (en) * 1997-05-30 1998-07-07 International Business Machines Corporation Wire bond attachment of a liquid crystal display tile to a tile carrier
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6885092B1 (en) * 1997-09-29 2005-04-26 Hitachi, Ltd. Semiconductor device and a memory system including a plurality of IC chips in a common package
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6175149B1 (en) * 1998-02-13 2001-01-16 Micron Technology, Inc. Mounting multiple semiconductor dies in a package
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
DE10003670A1 (de) * 2000-01-28 2001-08-09 Wichmann Workx Ag Information Halbleiterbauelement
TW565925B (en) * 2000-12-14 2003-12-11 Vanguard Int Semiconduct Corp Multi-chip semiconductor package structure process
KR100355032B1 (ko) * 2001-01-08 2002-10-05 삼성전자 주식회사 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
US6542393B1 (en) 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US20060185159A1 (en) * 2005-02-22 2006-08-24 Tyco Electronics Corporation Memory card insertion tool
US9041188B2 (en) * 2012-11-10 2015-05-26 Vishay General Semiconductor Llc Axial semiconductor package
US9978669B2 (en) 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689684A (en) * 1971-02-05 1972-09-05 Du Pont Lead frame connector and electronic packages containing same
DE2460346A1 (de) * 1974-12-20 1976-06-24 Bbc Brown Boveri & Cie Verfahren zum kontaktieren von halbleiterbauelementen und/oder integrierter schaltungen sowie kontaktierungsstreifen zur durchfuehrung des verfahrens
US4214120A (en) * 1978-10-27 1980-07-22 Western Electric Company, Inc. Electronic device package having solder leads and methods of assembling the package
JPS56137665A (en) * 1980-03-31 1981-10-27 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4363076A (en) * 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
US4521828A (en) * 1982-12-23 1985-06-04 At&T Technologies, Inc. Component module for piggyback mounting on a circuit package having dual-in-line leads
KR890004820B1 (ko) * 1984-03-28 1989-11-27 인터내셔널 비지네스 머신즈 코포레이션 배저장밀도의 메모리 모듈 및 보드와 그 형성방법
US4862245A (en) * 1985-04-18 1989-08-29 International Business Machines Corporation Package semiconductor chip
JPS62109333A (ja) * 1985-11-04 1987-05-20 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体パツケ−ジ
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US4766478A (en) * 1986-09-02 1988-08-23 Dennis Richard K Lead frame for semi-conductor device and process of connecting same
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
KR970003915B1 (ko) * 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4862322A (en) * 1988-05-02 1989-08-29 Bickford Harry R Double electronic device structure having beam leads solderlessly bonded between contact locations on each device and projecting outwardly from therebetween
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package
US5052481A (en) * 1988-05-26 1991-10-01 International Business Machines Corporation High conduction cooling module having internal fins and compliant interfaces for vlsi chip technology
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US4987473A (en) * 1989-08-03 1991-01-22 Vlsi Technology, Inc. Leadframe system with multi-tier leads
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
US5012323A (en) * 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe

Also Published As

Publication number Publication date
JPH0357257A (ja) 1991-03-12
EP0408779B1 (en) 1993-03-17
DE68905475T2 (de) 1993-09-16
DE68905475D1 (de) 1993-04-22
EP0408779A1 (en) 1991-01-23
US5227995A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
JP2538107B2 (ja) 高密度半導体モジユ−ルの製造方法
US5600178A (en) Semiconductor package having interdigitated leads
KR0153595B1 (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
US7012321B2 (en) Stacked semiconductor device including improved lead frame arrangement
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US6392295B1 (en) Semiconductor device
JP3297387B2 (ja) 半導体装置の製造方法
US5550401A (en) Lead on chip semiconductor device having bus bars and crossing leads
JPH057868B2 (ja)
JP2981194B2 (ja) 半導体チップパッケージ
JP2533011B2 (ja) 表面実装型半導体装置
KR100291511B1 (ko) 멀티 칩 패키지
KR100296845B1 (ko) 반도체패키지및그제조방법
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JP4206177B2 (ja) 半導体装置
KR970002136B1 (ko) 반도체 패키지
JP2000260931A (ja) 半導体装置およびその製造方法
JPH0777256B2 (ja) 樹脂封止型半導体装置
KR200235610Y1 (ko) 적층형반도체패키지
JP2001319988A (ja) 半導体装置
JPH0514516Y2 (ja)
JPH01119045A (ja) リードフレーム
JPH03248543A (ja) フィルムキャリアテープ
JPS60261146A (ja) 半導体装置の内部リ−ド部
JP2000323641A (ja) リードフレームおよびその製造方法