KR100355032B1 - 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 - Google Patents
고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 Download PDFInfo
- Publication number
- KR100355032B1 KR100355032B1 KR1020010001019A KR20010001019A KR100355032B1 KR 100355032 B1 KR100355032 B1 KR 100355032B1 KR 1020010001019 A KR1020010001019 A KR 1020010001019A KR 20010001019 A KR20010001019 A KR 20010001019A KR 100355032 B1 KR100355032 B1 KR 100355032B1
- Authority
- KR
- South Korea
- Prior art keywords
- chips
- highly integrated
- integrated package
- response
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
Claims (20)
- 소정 개수의 제어신호 인가 패드들을 각각 구비한 적어도 두 개 이상의 칩들을 내장한 패키지; 및상기 패키지의 칩들 각각의 소정 개수의 제어신호 인가 패드들 각각에 연결된 소정 개수의 제어신호 인가 단자들을 구비하는 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 제1항에 있어서, 상기 소정 개수의 제어신호 인가 단자들은칩 선택신호 인가 단자들 및 클럭 인에이블 신호 인가 단자들인 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 제2항에 있어서, 상기 칩들 각각은상기 칩 선택신호 인가 단자로 인가되는 칩 선택신호에 응답하여 동작이 인에이블되고, 상기 클럭 인에이블 신호 인가 단자로 인가되는 클럭 인에이블 신호에 응답하여 시스템 클럭신호가 인에이블되어 상기 시스템 클럭신호에 응답하여 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 소정 개수의 제어신호 인가 패드들을 각각 구비한 적어도 두 개의 제1, 2칩들을 내장한 패키지를 구비하고,상기 제1, 2칩들 각각의 상기 소정 개수의 제어신호 인가 패드들중 상기 제1, 2칩들 각각의 동작을 인에이블하기 위한 신호가 인가되는 제1, 2 칩 선택신호 인가 패드들 각각에 연결된 제1, 2 칩 선택신호 인가 핀들을 외부적으로 구비하는 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 제4항에 있어서, 상기 제1, 2칩들 각각의 상기 소정 개수의 제어신호 인가 패드들중 상기 제1, 2칩들 각각으로 인가되는 시스템 클럭신호를 제어하기 위한 신호가 인가되는 제1, 2클럭 인에이블 신호 인가 패드들 각각에 연결된 제1, 2클럭 인에이블 신호 인가 핀들을 외부적으로 구비하는 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 소정 개수의 제어신호 인가 패드들을 각각 구비한 적어도 두 개 이상의 칩들을 내장한 패키지; 및상기 패키지의 상기 칩들 각각의 소정 개수의 제어신호 인가 패드들 각각에 연결된 소정 개수의 제어신호 인가 단자들을 각각 구비한 복수개의 고집적 패키지 메모리 장치들을 전면부와 후면부에 나누어서 구비하고,상기 소정 개수의 제어신호 인가 단자들로부터 인가되는 제어신호들에 응답하여 상기 복수개의 고집적 패키지 메모리 장치들 각각의 상기 칩들중 해당 칩이 동시에 인에이블되어 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제6항에 있어서, 상기 메모리 모듈은폭이 1.25인치, 높이가 2.66인치, 두께가 0.15인치인 SODIMM인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제6항에 있어서, 상기 소정 개수의 제어신호 인가 단자들은칩 선택신호 인가 단자들 및 클럭 인에이블 신호 인가 단자들인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제6항에 있어서, 상기 복수개의 고집적 패키지 메모리 장치들 각각의 상기 칩들은상기 칩들 각각에 해당하는 상기 칩 선택신호 인가 단자로 인가되는 칩 선택신호에 응답하여 동작이 인에이블되고, 상기 클럭 인에이블 신호 인가 단자로 인가되는 클럭 인에이블 신호에 응답하여 시스템 클럭신호가 인에이블되어 상기 시스템 클럭신호에 응답하여 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제9항에 있어서, 상기 시스템 클럭신호는소정 개수의 클럭신호들로 분리되어 인가되고,상기 소정 개수의 클럭신호들 각각이 상기 모듈의 전면부와 후면부로 나누어서 인가되는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 소정 개수의 제어신호 인가 패드들을 각각 구비한 적어도 두 개의 제1, 2칩들을 내장한 패키지를 구비하고,상기 제1, 2칩들 각각의 상기 소정 개수의 제어신호 인가 패드들중 상기 제1, 2칩들 각각의 동작을 인에이블하기 위한 신호가 인가되는 제1, 2 칩 선택신호 인가 패드들 각각에 연결된 제1, 2 칩 선택신호 인가 핀들을 외부적으로 구비하는 복수개의 고집적 패키지 메모리 장치들을 전면부와 후면부에 나누어서 구비하고,상기 제1, 2칩 선택신호 인가 핀들로 인가되는 제1칩 선택신호에 응답하여 상기 복수개의 고집적 패키지 메모리 장치들 각각의 상기 제1칩들이 동시에 인에이블되어 데이터를 입/출력하고, 상기 제2칩 선택신호 인가 핀들로 인가되는 제2칩 선택신호에 응답하여 상기 복수개의 고집적 패키지 메모리 장치들 각각의 제2칩들 및 제2칩들이 동시에 인에이블되어 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제11항에 있어서, 상기 복수개의 고집적 패키지 메모리 장치들 각각은상기 제1, 2칩들 각각의 상기 소정 개수의 제어신호 인가 패드들중 상기 제1, 2칩들 각각으로 인가되는 시스템 클럭신호를 제어하기 위한 신호가 인가되는 제1, 2클럭 인에이블 신호 인가 패드들 각각에 연결된 제1, 2클럭 인에이블 신호 인가 핀들을 외부적으로 구비하는 것을 특징으로 하는 고집적 패키지 메모리 장치.
- 제11항에 있어서, 상기 메모리 모듈은폭이 1.25인치, 높이가 2.66인치, 두께가 0.15인치인 SODIMM인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제11항에 있어서, 상기 메모리 모듈은폭이 1.18인치, 높이가 1.5인치, 두께가 0.15인치인 μ- DIMM인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제11항에 있어서, 상기 복수개의 고집적 패키지 메모리 장치들은각각 8비트의 데이터를 입/출력하고, 총 64비트의 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제12항에 있어서, 상기 복수개의 고집적 패키지 메모리 장치들 각각의상기 제1칩은 상기 제1칩 선택신호에 응답하여 동작이 인에이블되고, 상기 제1클럭 인에이블 신호에 응답하여 상기 시스템 클럭신호가 인에이블되어 상기 시스템 클럭신호에 응답하여 데이터를 입/출력하고,상기 제2칩은 상기 제2칩 선택신호에 응답하여 동작이 인에이블되고, 상기 제2클럭 인에이블 신호에 응답하여 상기 시스템 클럭신호가 인에이블되어 상기 시스템 클럭신호에 응답하여 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈.
- 제1, 2제어신호들 각각에 응답하여 데이터를 입/출력하기 위한 적어도 두개의 제1, 2칩들을 내장한 복수개의 고집적 패키지 메모리 장치들을 전면부와 후면부에 나누어서 구비하는 메모리 모듈의 제어방법에 있어서,상기 제1제어신호에 응답하여 상기 복수개의 고집적 패키지 메모리 장치들 각각의 상기 제1칩들이 동시에 인에이블되어 데이터를 입/출력하고, 상기 제2제어신호에 응답하여 상기 복수개의 고집적 패키지 메모리 장치들 각각의 상기 제2칩들이 동시에 인에이블되어 데이터를 입/출력하는 것을 특징으로 하는 메모리 모듈의 제어방법.
- 제17항에 있어서, 상기 메모리 모듈은폭이 1.25인치, 높이가 2.66인치, 두께가 0.15인치인 SODIMM인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈의 제어방법.
- 제12항에 있어서, 상기 메모리 모듈은폭이 1.18인치, 높이가 1.5인치, 두께가 0.15인치인 μ- DIMM인 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈의 제어방법.
- 제17항에 있어서, 복수개의 고집적 패키지 메모리 장치들은각각 8비트의 데이터를 입/출력하고, 총 64비트의 데이터를 입/출력하는 것을 특징으로 하는 고집적 패키지 메모리 장치를 이용한 메모리 모듈의 제어방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010001019A KR100355032B1 (ko) | 2001-01-08 | 2001-01-08 | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 |
TW090111615A TW526498B (en) | 2001-01-08 | 2001-05-15 | High integration memory device, memory module mounting the memory device, and control method of the memory module |
US09/920,062 US6768660B2 (en) | 2001-01-08 | 2001-08-01 | Multi-chip memory devices and modules including independent control of memory chips |
DE10156272A DE10156272B4 (de) | 2001-01-08 | 2001-11-16 | Multi-Chip-Speichervorrichtung und Speichermodul mit einer unabhängigen Steuerung der Speicherchips |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010001019A KR100355032B1 (ko) | 2001-01-08 | 2001-01-08 | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020059560A KR20020059560A (ko) | 2002-07-13 |
KR100355032B1 true KR100355032B1 (ko) | 2002-10-05 |
Family
ID=19704383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010001019A KR100355032B1 (ko) | 2001-01-08 | 2001-01-08 | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6768660B2 (ko) |
KR (1) | KR100355032B1 (ko) |
DE (1) | DE10156272B4 (ko) |
TW (1) | TW526498B (ko) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124626A (ja) * | 2000-10-16 | 2002-04-26 | Hitachi Ltd | 半導体装置 |
US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US6751113B2 (en) * | 2002-03-07 | 2004-06-15 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
ITVA20020067A1 (it) * | 2002-12-04 | 2004-06-05 | St Microelectronics Srl | Dispositivo di memoria composto da piu' memorie in un unico package. |
US20040201968A1 (en) * | 2003-04-09 | 2004-10-14 | Eric Tafolla | Multi-bank memory module |
US7234099B2 (en) | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US8250295B2 (en) | 2004-01-05 | 2012-08-21 | Smart Modular Technologies, Inc. | Multi-rank memory module that emulates a memory module having a different number of ranks |
US20050018495A1 (en) * | 2004-01-29 | 2005-01-27 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
US7532537B2 (en) * | 2004-03-05 | 2009-05-12 | Netlist, Inc. | Memory module with a circuit providing load isolation and memory domain translation |
US7916574B1 (en) | 2004-03-05 | 2011-03-29 | Netlist, Inc. | Circuit providing load isolation and memory domain translation for memory module |
US7286436B2 (en) * | 2004-03-05 | 2007-10-23 | Netlist, Inc. | High-density memory module utilizing low-density memory components |
US7289386B2 (en) * | 2004-03-05 | 2007-10-30 | Netlist, Inc. | Memory module decoder |
JP4610235B2 (ja) | 2004-06-07 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | 階層型モジュール |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
US20060053345A1 (en) * | 2004-09-03 | 2006-03-09 | Staktek Group L.P. | Thin module system and method |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
KR100697270B1 (ko) * | 2004-12-10 | 2007-03-21 | 삼성전자주식회사 | 저전력 멀티칩 반도체 메모리 장치 및 그것의 칩 인에이블방법 |
JP4955990B2 (ja) * | 2005-12-14 | 2012-06-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2008010070A (ja) * | 2006-06-29 | 2008-01-17 | Toshiba Corp | 半導体記憶装置 |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
US8417870B2 (en) * | 2009-07-16 | 2013-04-09 | Netlist, Inc. | System and method of increasing addressable memory space on a memory board |
US8516185B2 (en) | 2009-07-16 | 2013-08-20 | Netlist, Inc. | System and method utilizing distributed byte-wise buffers on a memory module |
CN103186178A (zh) * | 2011-12-29 | 2013-07-03 | 鸿富锦精密工业(深圳)有限公司 | 主板 |
KR102072430B1 (ko) | 2018-11-29 | 2020-02-03 | 한국생산기술연구원 | 메모리모듈 구조 및 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4441075A (en) * | 1981-07-02 | 1984-04-03 | International Business Machines Corporation | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection |
US4494066A (en) * | 1981-07-02 | 1985-01-15 | International Business Machines Corporation | Method of electrically testing a packaging structure having n interconnected integrated circuit chips |
US4503386A (en) * | 1982-04-20 | 1985-03-05 | International Business Machines Corporation | Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks |
DE68905475T2 (de) * | 1989-07-18 | 1993-09-16 | Ibm | Halbleiter-speichermodul hoeher dichte. |
US5483024A (en) * | 1993-10-08 | 1996-01-09 | Texas Instruments Incorporated | High density semiconductor package |
JP3820843B2 (ja) * | 1999-05-12 | 2006-09-13 | 株式会社日立製作所 | 方向性結合式メモリモジュール |
JP2000340737A (ja) * | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | 半導体パッケージとその実装体 |
-
2001
- 2001-01-08 KR KR1020010001019A patent/KR100355032B1/ko active IP Right Grant
- 2001-05-15 TW TW090111615A patent/TW526498B/zh not_active IP Right Cessation
- 2001-08-01 US US09/920,062 patent/US6768660B2/en not_active Expired - Lifetime
- 2001-11-16 DE DE10156272A patent/DE10156272B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW526498B (en) | 2003-04-01 |
DE10156272B4 (de) | 2007-02-01 |
US20020088633A1 (en) | 2002-07-11 |
KR20020059560A (ko) | 2002-07-13 |
DE10156272A1 (de) | 2002-08-01 |
US6768660B2 (en) | 2004-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100355032B1 (ko) | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 | |
US7382639B2 (en) | System and method for optically interconnecting memory devices | |
KR100276618B1 (ko) | 메모리 모듈 | |
US6740981B2 (en) | Semiconductor device including memory unit and semiconductor module including memory units | |
KR100626223B1 (ko) | 적층 메모리 패키지를 가진 메모리 확장 모듈 | |
JP2942610B2 (ja) | メモリ・モジュール | |
KR100564469B1 (ko) | 반도체 회로 장치 | |
US5712827A (en) | Dynamic type memory | |
US6353549B1 (en) | Architecture and package orientation for high speed memory devices | |
JPH07130788A (ja) | 半導体集積回路装置 | |
US6594167B1 (en) | Semiconductor integrated circuit having a structure for equalizing interconnection lengths and memory module provided with the semiconductor integrated circuit | |
US8908450B1 (en) | Double capacity computer memory device | |
US6888760B2 (en) | System and method for multiplexing data and data masking information on a data bus of a memory device | |
US20040201968A1 (en) | Multi-bank memory module | |
CN212182309U (zh) | 芯片封装结构及存储封装芯片 | |
US6826067B2 (en) | Double capacity stacked memory and fabrication method thereof | |
US7405957B2 (en) | Edge pad architecture for semiconductor memory | |
JP2000058772A (ja) | 半導体メモリ装置 | |
KR100555511B1 (ko) | 미러 패키지 구현을 위한 모드 레지스터 셋팅 방법 | |
JP2007207397A (ja) | 半導体記憶装置 | |
JPH09265774A (ja) | 積層メモリモジュール基板およびその基板へのアクセス方式 | |
CN116583007A (zh) | 一种mcp芯片 | |
KR100306967B1 (ko) | 반도체메모리집적회로장치의데이터입/출력회로배열 | |
KR19980034161A (ko) | 스택 메모리를 이용한 반도체 메모리 모듈 | |
JPH03125394A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 18 |