JPH0514516Y2 - - Google Patents
Info
- Publication number
- JPH0514516Y2 JPH0514516Y2 JP1988141637U JP14163788U JPH0514516Y2 JP H0514516 Y2 JPH0514516 Y2 JP H0514516Y2 JP 1988141637 U JP1988141637 U JP 1988141637U JP 14163788 U JP14163788 U JP 14163788U JP H0514516 Y2 JPH0514516 Y2 JP H0514516Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating resin
- base
- semiconductor device
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、微細な外部端子を有する樹脂封止型
パツケージ半導体装置に関する。
パツケージ半導体装置に関する。
半導体装置のパツケージ方式の代表的なものと
して、樹脂封止型パツケージがある。これは、リ
ード・フレームと呼ばれる基体に半導体チツプを
接続し、熱硬化性樹脂をもつて低圧成形し、さら
に基体の一部を切断し、各々に分離した外部端子
を形成したものである。第1図はリード・フレー
ムの平面図で、図中、1はダイ支持バー、2はダ
イフラツグ、3は外部端子、4はガイド孔、5は
リード支持バーである。第2図は一部切り開いた
完成した樹脂封止型パツケージ半導体装置の斜視
図で、6はチツプ、7は封止の樹脂を表す。
して、樹脂封止型パツケージがある。これは、リ
ード・フレームと呼ばれる基体に半導体チツプを
接続し、熱硬化性樹脂をもつて低圧成形し、さら
に基体の一部を切断し、各々に分離した外部端子
を形成したものである。第1図はリード・フレー
ムの平面図で、図中、1はダイ支持バー、2はダ
イフラツグ、3は外部端子、4はガイド孔、5は
リード支持バーである。第2図は一部切り開いた
完成した樹脂封止型パツケージ半導体装置の斜視
図で、6はチツプ、7は封止の樹脂を表す。
近年の高密度実装の要求から、パツケージの小
型化がはかられ、SOP(Small Outline
Package)と呼ばれる小型の樹脂封止型パツケー
ジなどが現われている。これに使用されるリー
ド・フレームは板厚が150μmで、外部端子の線幅
は430μm、ピツチは1.27mmが一般的である。今後
さらにピツチが0.63mm以下になると予想される。
しかし、リード・フレームの加工上、線間および
線幅の最小寸法は板厚と同等が限度である。した
がつて、微細化するには、板厚を小さくすること
が必要である。しかるに、板厚を100μm以下にす
ると、外部端子として性能上不都合を生じる。特
に変形しやすいために、外部端子が不揃いになつ
たり、曲がつたりして、検査や実装上著しく取り
扱いにくくなる。したがつて、リード・フレーム
の諸寸法を微細化していくには、現状では限界が
ある。
型化がはかられ、SOP(Small Outline
Package)と呼ばれる小型の樹脂封止型パツケー
ジなどが現われている。これに使用されるリー
ド・フレームは板厚が150μmで、外部端子の線幅
は430μm、ピツチは1.27mmが一般的である。今後
さらにピツチが0.63mm以下になると予想される。
しかし、リード・フレームの加工上、線間および
線幅の最小寸法は板厚と同等が限度である。した
がつて、微細化するには、板厚を小さくすること
が必要である。しかるに、板厚を100μm以下にす
ると、外部端子として性能上不都合を生じる。特
に変形しやすいために、外部端子が不揃いになつ
たり、曲がつたりして、検査や実装上著しく取り
扱いにくくなる。したがつて、リード・フレーム
の諸寸法を微細化していくには、現状では限界が
ある。
本考案の目的は、したがつて、微細な外部端子
でありながら、取り扱い容易な半導体装置を提供
することである。
でありながら、取り扱い容易な半導体装置を提供
することである。
上記目的を達成するために、本考案による半導
体装置は、貫通孔が複数形成され、両側端部が略
一直線状の平面略方形をした弾性板状絶縁基体
と、上記貫通孔近傍の上記基体上に載置された半
導体チツプと、上記基体上に形成され、上記半導
体チツプ近傍より上記両側端部へ複数並設された
金属配線と、上記半導体チツプの所定部分と上記
金属配線とを電気的に接続する接続部材とを含
み、上記基体の上記金属配線が形成された略一直
線状の両端部を側方に突出して、上記半導体チツ
プと接続部材とを絶縁樹脂により、上記貫通孔を
介して上記基体の上下方向から一体的に被覆した
ことを特徴としているものである。
体装置は、貫通孔が複数形成され、両側端部が略
一直線状の平面略方形をした弾性板状絶縁基体
と、上記貫通孔近傍の上記基体上に載置された半
導体チツプと、上記基体上に形成され、上記半導
体チツプ近傍より上記両側端部へ複数並設された
金属配線と、上記半導体チツプの所定部分と上記
金属配線とを電気的に接続する接続部材とを含
み、上記基体の上記金属配線が形成された略一直
線状の両端部を側方に突出して、上記半導体チツ
プと接続部材とを絶縁樹脂により、上記貫通孔を
介して上記基体の上下方向から一体的に被覆した
ことを特徴としているものである。
以下に、図面を参照しながら、実施例を用いて
本考案を一層詳細に説明するが、それらは例示に
過ぎず、本考案の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。
本考案を一層詳細に説明するが、それらは例示に
過ぎず、本考案の枠を越えることなしにいろいろ
な変形や改良があり得ることは勿論である。
第3図は本考案による半導体装置の製造工程途
中における断面図、第4図および第5図は本考案
による半導体装置のそれぞれ断面図および平面図
で、図中、第1図および第2図と同一数字は同一
又は類似の部材を示し、8は両側端部が略一直線
状の平面略方形の弾性板状絶縁樹脂基体、9は金
属配線、10はボンデイング・ワイヤ、11はダ
イパツド、12は板状外部端子である。すなわ
ち、本考案による半導体装置では、絶縁樹脂基体
8上にチツプ6が貫通孔13の近傍にダイパツド
11により取り付けられる。
中における断面図、第4図および第5図は本考案
による半導体装置のそれぞれ断面図および平面図
で、図中、第1図および第2図と同一数字は同一
又は類似の部材を示し、8は両側端部が略一直線
状の平面略方形の弾性板状絶縁樹脂基体、9は金
属配線、10はボンデイング・ワイヤ、11はダ
イパツド、12は板状外部端子である。すなわ
ち、本考案による半導体装置では、絶縁樹脂基体
8上にチツプ6が貫通孔13の近傍にダイパツド
11により取り付けられる。
上記基体8上には金属薄膜で形成された金属配
線9がチツプ6近傍より側端へ複数本並設され、
上記チツプ6の所定部分と金属配線9とはボンデ
イング・ワイヤ10により電気的に接続されてい
る。更に上記基体の金属配線9が形成された側端
は封止樹脂7に突出されて外部端子12となつて
おり、チツプ6とボンデイング・ワイヤ10と
を、絶縁樹脂7により上記貫通孔13を介して基
体8の上下方向から一体的に被覆してある。上記
金属配線9は、公知のフオトリソグラフイ技術に
より、金属薄膜をエツチングすることによつて形
成されるもので、微細化が容易である。この金属
配線9の厚みは40〜50μmで絶縁樹脂基体8の厚
みはその4〜5倍である。絶縁樹脂基体8は、例
えば、エポキシヤポリイミド系樹脂で形成され
る。
線9がチツプ6近傍より側端へ複数本並設され、
上記チツプ6の所定部分と金属配線9とはボンデ
イング・ワイヤ10により電気的に接続されてい
る。更に上記基体の金属配線9が形成された側端
は封止樹脂7に突出されて外部端子12となつて
おり、チツプ6とボンデイング・ワイヤ10と
を、絶縁樹脂7により上記貫通孔13を介して基
体8の上下方向から一体的に被覆してある。上記
金属配線9は、公知のフオトリソグラフイ技術に
より、金属薄膜をエツチングすることによつて形
成されるもので、微細化が容易である。この金属
配線9の厚みは40〜50μmで絶縁樹脂基体8の厚
みはその4〜5倍である。絶縁樹脂基体8は、例
えば、エポキシヤポリイミド系樹脂で形成され
る。
本考案による半導体装置では、第4図に示され
ているように、各々の外部端子12は電気的に分
離されているが、物理的には絶縁樹脂基体8上に
形成されているので一体の板状端子として存在し
ている。絶縁樹脂基体8は金属配線9に対して充
分厚く、適度な硬度と弾性をもつているので、板
状端子は外部端子の性能を充分に満足しつつ、高
密度のパツケージとして成り立つ。
ているように、各々の外部端子12は電気的に分
離されているが、物理的には絶縁樹脂基体8上に
形成されているので一体の板状端子として存在し
ている。絶縁樹脂基体8は金属配線9に対して充
分厚く、適度な硬度と弾性をもつているので、板
状端子は外部端子の性能を充分に満足しつつ、高
密度のパツケージとして成り立つ。
第4図に示す装置では、絶縁樹脂基体8の片面
のみに金属配線9が形成されているが、第6図に
示すように両面に形成することもできる。
のみに金属配線9が形成されているが、第6図に
示すように両面に形成することもできる。
以上に説明したように、本考案によれば、外部
端子の幅およびピツチを従来より微細にでき、し
かもそれが絶縁樹脂基体上に形成されているか
ら、各々の端子が不揃いにならずに実装でき、高
密度実装が可能であるという利点が得られる。
端子の幅およびピツチを従来より微細にでき、し
かもそれが絶縁樹脂基体上に形成されているか
ら、各々の端子が不揃いにならずに実装でき、高
密度実装が可能であるという利点が得られる。
例えば、金属配線が形成された上記板状の絶縁
基体の側端をプリント基板に設けられたソケツト
等に電気的に接続したり、プリント基板のスリツ
トに挿入してハンダ接続することもでき、その
際、従来の如く、リード足が1本1本に分かれて
いないので、位置ずれによる挿入作業性の悪さを
解消することができる。
基体の側端をプリント基板に設けられたソケツト
等に電気的に接続したり、プリント基板のスリツ
トに挿入してハンダ接続することもでき、その
際、従来の如く、リード足が1本1本に分かれて
いないので、位置ずれによる挿入作業性の悪さを
解消することができる。
更に、外部端子が弾性板状の絶縁性基体から構
成されるため、金属配線が、例えば食刻等により
加工でき、極めて微細な配線を形成することが可
能で、また貫通孔を介して、チツプを基体の上下
方向より一体的に被覆したので封止状態も安定し
ている。
成されるため、金属配線が、例えば食刻等により
加工でき、極めて微細な配線を形成することが可
能で、また貫通孔を介して、チツプを基体の上下
方向より一体的に被覆したので封止状態も安定し
ている。
第1図は従来のリード・フレームの平面図、第
2図は一部切り開いた樹脂封止型パツケージ半導
体装置の斜視図、第3図は本考案による半導体装
置の製造工程途中における断面図、第4図および
第5図は本考案による半導体装置のそれぞれ断面
図および平面図、第6図は本考案の他の一つの実
施の態様による半導体装置の断面図である。 1……ダイ支持バー、2……ダイフラツグ、3
……外部端子、4……ガイド孔、5……リード支
持バー、6……チツプ、7……封止樹脂、8……
弾性板状絶縁樹脂基体、9……金属配線、10…
…ボンデイング・ワイヤ、11……ダイパツド、
12……板状外部端子、13……貫通孔。
2図は一部切り開いた樹脂封止型パツケージ半導
体装置の斜視図、第3図は本考案による半導体装
置の製造工程途中における断面図、第4図および
第5図は本考案による半導体装置のそれぞれ断面
図および平面図、第6図は本考案の他の一つの実
施の態様による半導体装置の断面図である。 1……ダイ支持バー、2……ダイフラツグ、3
……外部端子、4……ガイド孔、5……リード支
持バー、6……チツプ、7……封止樹脂、8……
弾性板状絶縁樹脂基体、9……金属配線、10…
…ボンデイング・ワイヤ、11……ダイパツド、
12……板状外部端子、13……貫通孔。
Claims (1)
- 【実用新案登録請求の範囲】 貫通孔が複数形成され、両側端部が略一直線状
の平面略方形をした弾性板状絶縁基体と、 上記貫通孔近傍の上記基体上に載置された半導
体チツプと、 上記基体上に形成され、上記半導体チツプ近傍
より上記両側端部へ複数並設された金属配線と、 上記半導体チツプの所定部分と上記金属配線と
を電気的に接続する接続部材とを含み、 上記基体の上記金属配線が形成された略一直線
状の両端部を側方に突出して、上記半導体チツプ
と接続部材とを絶縁樹脂により、上記貫通孔を介
して上記基体の上下方向から一体的に被覆し前記
絶縁樹脂の側方に突出した略一直線状の上記基体
の両端部に一体の板状端子を形成したことを特徴
とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988141637U JPH0514516Y2 (ja) | 1988-10-28 | 1988-10-28 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988141637U JPH0514516Y2 (ja) | 1988-10-28 | 1988-10-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0173948U JPH0173948U (ja) | 1989-05-18 |
JPH0514516Y2 true JPH0514516Y2 (ja) | 1993-04-19 |
Family
ID=31406881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988141637U Expired - Lifetime JPH0514516Y2 (ja) | 1988-10-28 | 1988-10-28 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0514516Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
JPS58178544A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electronics Corp | リ−ドフレ−ム |
-
1988
- 1988-10-28 JP JP1988141637U patent/JPH0514516Y2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5788752A (en) * | 1980-11-25 | 1982-06-02 | Hitachi Ltd | Lead frame and semiconductor device prepared by using the same |
JPS58178544A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electronics Corp | リ−ドフレ−ム |
Also Published As
Publication number | Publication date |
---|---|
JPH0173948U (ja) | 1989-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2857380B2 (ja) | 積層リードフレームを用いたチップスケールパッケージの製造方法 | |
EP0247775A2 (en) | Semiconductor package with high density I/O lead connection | |
JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
US5952717A (en) | Semiconductor device and method for producing the same | |
US6803648B1 (en) | Integrated circuit packages with interconnects on top and bottom surfaces | |
JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
JPH0514516Y2 (ja) | ||
JP2001177005A (ja) | 半導体装置及びその製造方法 | |
KR19980044211A (ko) | 반도체 패키지 및 그 제조방법 | |
JPH0513647A (ja) | 半導体装置 | |
US20020135050A1 (en) | Semiconductor device | |
JP2000183275A (ja) | 半導体装置 | |
JPH0547954A (ja) | 樹脂封止型半導体装置 | |
JPH0817960A (ja) | Qfp構造半導体装置 | |
KR100373149B1 (ko) | 반도체 패키지 | |
JPH07122701A (ja) | 半導体装置およびその製造方法ならびにpga用リードフレーム | |
JPS61128550A (ja) | 半導体装置 | |
JPH05136327A (ja) | 半導体パツケージ | |
KR100818077B1 (ko) | 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법 | |
JPS6334289Y2 (ja) | ||
JPH0325942B2 (ja) | ||
JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
JPH0739244Y2 (ja) | 混成集積回路装置 |