JPH0513647A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0513647A JPH0513647A JP3165710A JP16571091A JPH0513647A JP H0513647 A JPH0513647 A JP H0513647A JP 3165710 A JP3165710 A JP 3165710A JP 16571091 A JP16571091 A JP 16571091A JP H0513647 A JPH0513647 A JP H0513647A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- leads
- opening
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】プリント基板に実装される半導体装置に関し、
実装するプリント基板からの突出量を小さくするととも
に、リードと配線パターンの位置合わせを容易にできる
ことを目的とする。 【構成】プリント基板８に設けられた開口部１１内に上
面及び下面を露出させて収納される半導体チップ封止用
パッケージ６と、前記パッケージ６の上面及び下面の各
々の近傍から側方に突出されて、前記プリント基板８表
面の配線パターン９，10に接続される複数の弾性リード
３，４とを含み構成する。
実装するプリント基板からの突出量を小さくするととも
に、リードと配線パターンの位置合わせを容易にできる
ことを目的とする。 【構成】プリント基板８に設けられた開口部１１内に上
面及び下面を露出させて収納される半導体チップ封止用
パッケージ６と、前記パッケージ６の上面及び下面の各
々の近傍から側方に突出されて、前記プリント基板８表
面の配線パターン９，10に接続される複数の弾性リード
３，４とを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、プリント基板に実装される半導体装置に関
する。
り詳しくは、プリント基板に実装される半導体装置に関
する。
【０００２】情報化社会の進展、応用製品の高機能・高
性能化の要求に伴い、ＩＣの高速度実装が要求されてお
り、そのＩＣも多ピン化、狭ピッチ化、薄型化により対
応しているが、さらに、それを進めることが求められて
いる。
性能化の要求に伴い、ＩＣの高速度実装が要求されてお
り、そのＩＣも多ピン化、狭ピッチ化、薄型化により対
応しているが、さらに、それを進めることが求められて
いる。
【０００３】
【従来の技術】半導体装置の構造は、半導体チップをリ
ードに接続してこれを樹脂により封止したものがあり、
そのリードは樹脂パッケージの底面近傍から側方に広が
るように折り曲げられたものがある。
ードに接続してこれを樹脂により封止したものがあり、
そのリードは樹脂パッケージの底面近傍から側方に広が
るように折り曲げられたものがある。
【０００４】そして、この半導体装置をプリント基板に
実装する場合には、図４(a) に示すように、半導体装置
４１のリード４２をプリント基板４３表面の配線パター
ン４４に一致させて接着剤により固定する。この場合、
半導体装置４１をプリント基板４３の一面に取付けた
り、あるいは同図(b) に示すようにその両面に取付ける
ことが行われている。
実装する場合には、図４(a) に示すように、半導体装置
４１のリード４２をプリント基板４３表面の配線パター
ン４４に一致させて接着剤により固定する。この場合、
半導体装置４１をプリント基板４３の一面に取付けた
り、あるいは同図(b) に示すようにその両面に取付ける
ことが行われている。
【０００５】
【発明が解決しようとする課題】しかし、プリント基板
４３を複数枚平行に重ねて取付ける電子計算機、その他
の電子機器においては薄型化が要求されているため、プ
リント基板４３に装着する半導体装置４１の高さを可能
な限り抑える必要がある。
４３を複数枚平行に重ねて取付ける電子計算機、その他
の電子機器においては薄型化が要求されているため、プ
リント基板４３に装着する半導体装置４１の高さを可能
な限り抑える必要がある。
【０００６】また、半導体装置４１のリード４２の数が
多くなりリード間のピッチが狭くなってくると、プリン
ト基板４３表面の配線パターン４４とリード４２の位置
合わせが難くなるといった問題も生じてくる。
多くなりリード間のピッチが狭くなってくると、プリン
ト基板４３表面の配線パターン４４とリード４２の位置
合わせが難くなるといった問題も生じてくる。
【０００７】本発明はこのような問題に鑑みてなされた
ものであって、実装するプリント基板からの突出量を小
さくするとともに、リードと配線パターンの位置合わせ
を容易にできる半導体装置を提供することを目的とす
る。
ものであって、実装するプリント基板からの突出量を小
さくするとともに、リードと配線パターンの位置合わせ
を容易にできる半導体装置を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】上記した課題は、図１に
例示するように、プリント基板８に設けられた開口部１
１内に上面及び下面を露出させて収納される半導体チッ
プ封止用パッケージ６と、前記パッケージ６の上面及び
下面の各々の近傍から側方に突出されて、前記プリント
基板８表面の配線パターン９，10に接続される複数の弾
性リード３，４とを有することを特徴とする半導体装置
によって達成する。
例示するように、プリント基板８に設けられた開口部１
１内に上面及び下面を露出させて収納される半導体チッ
プ封止用パッケージ６と、前記パッケージ６の上面及び
下面の各々の近傍から側方に突出されて、前記プリント
基板８表面の配線パターン９，10に接続される複数の弾
性リード３，４とを有することを特徴とする半導体装置
によって達成する。
【０００９】
【作 用】本発明によれば、弾性のあるリード３，４を
パッケージ６の上下に分割して設けるとともに、プリン
ト基板８の開口部１１にパッケージ６を収納するような
大きさにしている。
パッケージ６の上下に分割して設けるとともに、プリン
ト基板８の開口部１１にパッケージ６を収納するような
大きさにしている。
【００１０】このために、プリント基板８の開口部１１
に収納される半導体装置の突出量は大幅に低減する。し
かも、その面方向の移動は開口部１１によって制約さ
れ、リードと配線パターン９，10の位置合わせが容易に
なる。
に収納される半導体装置の突出量は大幅に低減する。し
かも、その面方向の移動は開口部１１によって制約さ
れ、リードと配線パターン９，10の位置合わせが容易に
なる。
【００１１】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の一実施例例を示す装置の断面図及び側
面図、図２はその斜視図を示している。
いて説明する。 （ａ）本発明の第１実施例の説明 図１は、本発明の一実施例例を示す装置の断面図及び側
面図、図２はその斜視図を示している。
【００１２】図１(a) 中符号１は、ダイパッド２の上に
取付けられた半導体チップで、その周囲に配置された複
数のリード３，４の内端にワイヤボンディングされてい
る。また、半導体チップ１は、ワイヤ５、リード３，４
の内端とともにエポキシ系樹脂材よりなるパッケージ６
により封止されており、これらにより半導体装置７が構
成される。
取付けられた半導体チップで、その周囲に配置された複
数のリード３，４の内端にワイヤボンディングされてい
る。また、半導体チップ１は、ワイヤ５、リード３，４
の内端とともにエポキシ系樹脂材よりなるパッケージ６
により封止されており、これらにより半導体装置７が構
成される。
【００１３】また、上記した複数のリード３，４は、銅
のように弾性をもつ柔軟な材料により形成されたもの
で、それらは１つおきに上方と下方に折り曲げられ、さ
らに、パッケージ６の上下面の近傍から両側方に突出す
るように湾曲されている。
のように弾性をもつ柔軟な材料により形成されたもの
で、それらは１つおきに上方と下方に折り曲げられ、さ
らに、パッケージ６の上下面の近傍から両側方に突出す
るように湾曲されている。
【００１４】８は、表面に配線パターン９，１０を形成
したプリント基板で、半導体装置実装領域には半導体装
置７の上下面に近い矩形状の開口部１１が形成され、こ
こに半導体装置７を収納するように構成されている。
したプリント基板で、半導体装置実装領域には半導体装
置７の上下面に近い矩形状の開口部１１が形成され、こ
こに半導体装置７を収納するように構成されている。
【００１５】また、その開口部１１のうち配線パターン
９，１０を延在させた２辺の縁部同士の間隔Ｗは、リー
ド３，４の突出量よりも小さな余裕をパッケージ幅に加
えた大きさに形成され、また、配線パターン９，１０を
有しない縁部の間隔Ｌはパッケージとほぼ同一に形成さ
れている。
９，１０を延在させた２辺の縁部同士の間隔Ｗは、リー
ド３，４の突出量よりも小さな余裕をパッケージ幅に加
えた大きさに形成され、また、配線パターン９，１０を
有しない縁部の間隔Ｌはパッケージとほぼ同一に形成さ
れている。
【００１６】このように構成された半導体装置７の下面
を、プリント基板８の開口部１１に向けて押し込むと、
その下面両側のリード４が上向きに湾曲しながら下降
し、ついには開口部１１から出る。この場合、上面側の
リード３はストッパーとして作用し、半導体装置７を開
口部１１から抜け難くくしている。
を、プリント基板８の開口部１１に向けて押し込むと、
その下面両側のリード４が上向きに湾曲しながら下降
し、ついには開口部１１から出る。この場合、上面側の
リード３はストッパーとして作用し、半導体装置７を開
口部１１から抜け難くくしている。
【００１７】しかも、開口部１１のうちリード３，４を
載せない両端縁１１ａは、半導体装置７の両端と一致す
る大きさになっているため、リードのない方向への半導
体装置７の位置合わせは不要となり、半導体装置７のリ
ード３，４はプリント基板８の配線パターン９，１０と
精度良く重なった状態になっている。
載せない両端縁１１ａは、半導体装置７の両端と一致す
る大きさになっているため、リードのない方向への半導
体装置７の位置合わせは不要となり、半導体装置７のリ
ード３，４はプリント基板８の配線パターン９，１０と
精度良く重なった状態になっている。
【００１８】この後に、半田ペーストを両面に塗布して
１回のリフローを行い、或いは特殊な導電性粉末を熱硬
化タイプの樹脂（エポキシ樹脂等）に均一に含ませ、半
田と同一特性を持たせた異方性導電接着剤を使用し、こ
れによりリードを配線パターンに接続することになる。
１回のリフローを行い、或いは特殊な導電性粉末を熱硬
化タイプの樹脂（エポキシ樹脂等）に均一に含ませ、半
田と同一特性を持たせた異方性導電接着剤を使用し、こ
れによりリードを配線パターンに接続することになる。
【００１９】なお、この実施例ではパッケージ６の両側
面の上下から複数のリード３，４を突出させるようにし
ているが、併せてパッケージ６の両端面の上下にリード
を形成してもよい。このような構造であっても、パッケ
ージ６は開口部１１によって移動が制約されるために、
リードと配線パターンの位置決めは容易である。
面の上下から複数のリード３，４を突出させるようにし
ているが、併せてパッケージ６の両端面の上下にリード
を形成してもよい。このような構造であっても、パッケ
ージ６は開口部１１によって移動が制約されるために、
リードと配線パターンの位置決めは容易である。
【００２０】（ｂ）本発明の第２実施例の説明 上記した実施例は、１つの開口部１１に半導体装置７を
１個実装する場合について説明したが、１つの開口部に
２個取付けることもでき、図３にその実施例の側断面図
を示す。
１個実装する場合について説明したが、１つの開口部に
２個取付けることもでき、図３にその実施例の側断面図
を示す。
【００２１】１２は、プリント基板８の板厚の半分の厚
さを有する第一の半導体装置で、その上下面近傍には複
数のリード１３、１４が側方に突出している。また、第
二の半導体装置１５も同様な外観形状をしており、上下
にリード１６，１７を有している。
さを有する第一の半導体装置で、その上下面近傍には複
数のリード１３、１４が側方に突出している。また、第
二の半導体装置１５も同様な外観形状をしており、上下
にリード１６，１７を有している。
【００２２】これらの半導体装置１２，１５は、それら
の一部のリード１４，１６が互いに接続されるような回
路構成を採用しており、これらを同一の開口部１１に収
納する場合には、開口部１１に収納する前に予め双方の
パッケージ１８，１９を重ね合わせるとともに、重なる
リード１４，１６をプリント基板８に当たらない大きさ
になるように短く切断し、これらを半田によって接続し
ておく。
の一部のリード１４，１６が互いに接続されるような回
路構成を採用しており、これらを同一の開口部１１に収
納する場合には、開口部１１に収納する前に予め双方の
パッケージ１８，１９を重ね合わせるとともに、重なる
リード１４，１６をプリント基板８に当たらない大きさ
になるように短く切断し、これらを半田によって接続し
ておく。
【００２３】そして、これをプリント基板８の開口部１
１に実装する場合には、第１実施例と同様にして半導体
装置１２，１５を押し込み、切断されないそれらのリー
ド１３，１７を配線パターン９，１０に接着する。
１に実装する場合には、第１実施例と同様にして半導体
装置１２，１５を押し込み、切断されないそれらのリー
ド１３，１７を配線パターン９，１０に接着する。
【００２４】
【発明の効果】以上述べたように本発明によれば、弾性
のあるリードをパッケージの上下に分割して設けるとと
もに、プリント基板の開口部にパッケージを収納するよ
うな大きさにしているので、プリント基板の開口部に収
納される半導体装置の突出量を大幅に低減することがで
きる。しかも、その面方向の移動は、開口部によって制
約され、リードと配線パターンの位置合わせを容易にで
きる。
のあるリードをパッケージの上下に分割して設けるとと
もに、プリント基板の開口部にパッケージを収納するよ
うな大きさにしているので、プリント基板の開口部に収
納される半導体装置の突出量を大幅に低減することがで
きる。しかも、その面方向の移動は、開口部によって制
約され、リードと配線パターンの位置合わせを容易にで
きる。
【図１】本発明の第１実施例装置の断面図及び側面図で
ある。
ある。
【図２】本発明の第１実施例装置の斜視図である。
【図３】本発明の第２実施例装置の側面図である。
【図４】従来装置の一例を示す側面図である。
１ 半導体チップ ２ ダイパッド ３、４ リード ５ ワイヤ ６ パッケージ ７ 半導体装置 ８ プリント基板 ９、10 配線パターン 11 開口部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飛田 正史 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 内藤 俊治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【特許請求の範囲】 【請求項１】プリント基板（８）に設けられた開口部
（１１）内に上面及び下面を露出させて収納される半導
体チップ封止用パッケージ（６）と、 前記パッケージ（６）の上面及び下面の各々の近傍から
側方に突出されて、前記プリント基板（８）表面の配線
パターン（９，10）に接続される複数のリード（３，
４）とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165710A JPH0513647A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165710A JPH0513647A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513647A true JPH0513647A (ja) | 1993-01-22 |
Family
ID=15817588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165710A Withdrawn JPH0513647A (ja) | 1991-07-05 | 1991-07-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513647A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943216A (en) * | 1997-06-03 | 1999-08-24 | Photo Opto Electronic Technologies | Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board |
| US7777308B2 (en) | 2007-12-06 | 2010-08-17 | Samsung Electronics Co., Ltd. | Integrated circuit packages including sinuous lead frames |
| US7781409B2 (en) * | 2003-06-26 | 2010-08-24 | Suntory Holdings Limited | Composition for external use |
| JP2013062390A (ja) * | 2011-09-14 | 2013-04-04 | Ricoh Co Ltd | 光源装置、光源装置の組立方法、光走査装置、及び画像形成装置 |
| CN103379736A (zh) * | 2012-04-13 | 2013-10-30 | 广达电脑股份有限公司 | 系统级封装组件、印刷电路板组件及其制作方法 |
| US9119320B2 (en) | 2012-04-13 | 2015-08-25 | Quanta Computer Inc. | System in package assembly |
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
-
1991
- 1991-07-05 JP JP3165710A patent/JPH0513647A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5943216A (en) * | 1997-06-03 | 1999-08-24 | Photo Opto Electronic Technologies | Apparatus for providing a two-sided, cavity, inverted-mounted component circuit board |
| US7781409B2 (en) * | 2003-06-26 | 2010-08-24 | Suntory Holdings Limited | Composition for external use |
| US7777308B2 (en) | 2007-12-06 | 2010-08-17 | Samsung Electronics Co., Ltd. | Integrated circuit packages including sinuous lead frames |
| JP2013062390A (ja) * | 2011-09-14 | 2013-04-04 | Ricoh Co Ltd | 光源装置、光源装置の組立方法、光走査装置、及び画像形成装置 |
| CN103379736A (zh) * | 2012-04-13 | 2013-10-30 | 广达电脑股份有限公司 | 系统级封装组件、印刷电路板组件及其制作方法 |
| US9119320B2 (en) | 2012-04-13 | 2015-08-25 | Quanta Computer Inc. | System in package assembly |
| JP2015220270A (ja) * | 2014-05-15 | 2015-12-07 | ローム株式会社 | 両面接続用実装パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0435093A2 (en) | Thin, molded, surface mount electronic device | |
| US5952717A (en) | Semiconductor device and method for producing the same | |
| JPH09326452A (ja) | 半導体パッケージ | |
| JP2885414B2 (ja) | 半導体装置、その実装方法および電子装置 | |
| US5548087A (en) | Molded plastic packaging of electronic devices | |
| JPH0513647A (ja) | 半導体装置 | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JP2866465B2 (ja) | 電子部品 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPS5827354A (ja) | 集積回路用キャリア | |
| KR100351920B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2001085604A (ja) | 半導体装置 | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JP2777114B2 (ja) | テープキャリア | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| JPH0514516Y2 (ja) | ||
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2606673B2 (ja) | 実装体 | |
| KR960002091B1 (ko) | 반도체 패키지 | |
| JP2925376B2 (ja) | 回路基板 | |
| JP2568812B2 (ja) | 実装体 | |
| JPH0751794Y2 (ja) | 半導体の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |