JP2609663B2 - テープキャリア - Google Patents
テープキャリアInfo
- Publication number
- JP2609663B2 JP2609663B2 JP63042069A JP4206988A JP2609663B2 JP 2609663 B2 JP2609663 B2 JP 2609663B2 JP 63042069 A JP63042069 A JP 63042069A JP 4206988 A JP4206988 A JP 4206988A JP 2609663 B2 JP2609663 B2 JP 2609663B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- frame member
- leads
- tape carrier
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテープキャリアに関し、特に、そのアウター
リードを用いて実装用基板に実装する際の改良技術に関
する。
リードを用いて実装用基板に実装する際の改良技術に関
する。
半導体素子の組込技術の一つに、テープキャリア方式
がある。この方式は、フイルムキャリアあるいはTAB(T
ape Automated Bonding)方式などとも称されている。
この方式は、長尺のスプロケットホール(パーフォレー
ションホール)付きの樹脂製テープに半導体素子を連続
的に組込んでいく方法で、当該テープキャリアは、半導
体素子(チップ)の電極配置に合せたリードパターン
(導体配線)が、スプロケットホールとデバイスホール
を持つ樹脂フイルム上に形成されたもので、例えば、接
着剤付きポリイミドフイルムを適宜幅にスリットし、そ
れに送り・位置合せ用のスプロケットホールとチップを
組込みするためのデバイスホールとをパンチングし、銅
箔をラミネートし、ホトレジスト技術、エッチング技術
を用いて所望のリードパターンを形成する工程を経て製
せられる。
がある。この方式は、フイルムキャリアあるいはTAB(T
ape Automated Bonding)方式などとも称されている。
この方式は、長尺のスプロケットホール(パーフォレー
ションホール)付きの樹脂製テープに半導体素子を連続
的に組込んでいく方法で、当該テープキャリアは、半導
体素子(チップ)の電極配置に合せたリードパターン
(導体配線)が、スプロケットホールとデバイスホール
を持つ樹脂フイルム上に形成されたもので、例えば、接
着剤付きポリイミドフイルムを適宜幅にスリットし、そ
れに送り・位置合せ用のスプロケットホールとチップを
組込みするためのデバイスホールとをパンチングし、銅
箔をラミネートし、ホトレジスト技術、エッチング技術
を用いて所望のリードパターンを形成する工程を経て製
せられる。
この方式は、デバイスホール内にフィンガ状のリード
を突出させるのが特徴で、このリードの先端部にチップ
をフェイスアップで位置合せしてボンディングする。
を突出させるのが特徴で、このリードの先端部にチップ
をフェイスアップで位置合せしてボンディングする。
このボンディング(インナーリードボンディング)方
式としては、チップ側電極にバンプ(突起電極)を形成
しておき、これとテープ上のフィンガーリードとをギャ
ングボンディングするか、あるいは、当該リード側にバ
ンプを形成しておき、このバンプとチップ側電極とをギ
ャングボンディングする方法とがある。このテープキャ
リアにあっては、インナーリードボンディング後に、そ
のリードを利用して、プリント配線基板などの実装用基
板の基板導体配線に、アウターリードがボンディング
(実装)を行なう。当該テープキャリアの実装方法に
は、熱圧着法やソルダーリフロー法などがあり、前者で
は当該基板の導体配線に半田ソルダーペーストを塗布し
ておき、熱をかけて、コレットによりリードを押圧して
当該基板の導体配線に実装し、後者では予備半田を施し
ておき、当該基板導体配線の所定の位置にリフロー方式
により半田付する。
式としては、チップ側電極にバンプ(突起電極)を形成
しておき、これとテープ上のフィンガーリードとをギャ
ングボンディングするか、あるいは、当該リード側にバ
ンプを形成しておき、このバンプとチップ側電極とをギ
ャングボンディングする方法とがある。このテープキャ
リアにあっては、インナーリードボンディング後に、そ
のリードを利用して、プリント配線基板などの実装用基
板の基板導体配線に、アウターリードがボンディング
(実装)を行なう。当該テープキャリアの実装方法に
は、熱圧着法やソルダーリフロー法などがあり、前者で
は当該基板の導体配線に半田ソルダーペーストを塗布し
ておき、熱をかけて、コレットによりリードを押圧して
当該基板の導体配線に実装し、後者では予備半田を施し
ておき、当該基板導体配線の所定の位置にリフロー方式
により半田付する。
こうした場合、近時多ピン化の傾向に伴ない、そのリ
ードの幅が狭くなってきており、その機械的強度が弱く
なってきたために、リードが曲りあるいは反るという問
題が顕著となってきて、ソルダーリフロー法ではそのリ
ードに荷重をかける必要が出てきたり、また、熱圧着方
式ではコレットにソルダーペーストが付着するなどの問
題が出てきた。
ードの幅が狭くなってきており、その機械的強度が弱く
なってきたために、リードが曲りあるいは反るという問
題が顕著となってきて、ソルダーリフロー法ではそのリ
ードに荷重をかける必要が出てきたり、また、熱圧着方
式ではコレットにソルダーペーストが付着するなどの問
題が出てきた。
リードが曲ったりあるいは反るということはそのアウ
ターリードボンディングの作業に支障をきたすばかりで
なく、そのボンディングの信頼性をも低下させることに
なる。
ターリードボンディングの作業に支障をきたすばかりで
なく、そのボンディングの信頼性をも低下させることに
なる。
尚半導体装置の組立法について述べた特許の例として
は、特公昭50−6146号公報が挙げられる。
は、特公昭50−6146号公報が挙げられる。
本発明はかかる従来技術の有する欠点を解消し、その
実装に際しての取扱いを容易にするとともに信頼性を向
上させることのできる技術を提供することを目的とす
る。
実装に際しての取扱いを容易にするとともに信頼性を向
上させることのできる技術を提供することを目的とす
る。
本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
は、本明細書の記述および添付図面からあきらかになる
であろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
本発明では、テープキャリアにおいて、デバイスホー
ルを有するテープと、テープの一主面に形成されデバイ
スホールに一部が突出する複数のリードと、複数のリー
ドにインナーリードボンディングされた半導体チップと
を備えて成るテープキャリアにおいて、デバイスホール
の周囲でテープの他主面に枠部材を設け、複数のリード
のデバイスホールに突出する側とは反対の側をテープ及
び枠部材の側面から枠部材のテープとの接触面とは反対
の面上に折曲げするようにした。
ルを有するテープと、テープの一主面に形成されデバイ
スホールに一部が突出する複数のリードと、複数のリー
ドにインナーリードボンディングされた半導体チップと
を備えて成るテープキャリアにおいて、デバイスホール
の周囲でテープの他主面に枠部材を設け、複数のリード
のデバイスホールに突出する側とは反対の側をテープ及
び枠部材の側面から枠部材のテープとの接触面とは反対
の面上に折曲げするようにした。
上記のように、デバイスホールの周囲でテープの他主
面に枠部材を設け、複数のリードのデバイスホールに突
出する側とは反対の側をテープ及び枠部材の側面から枠
部材のテープとの接触面とは反対の面上に折曲げたの
で、リードの曲りや反りが低減され、実装上の取扱いも
良好で、実装に際しての信頼性を向上させることができ
る。
面に枠部材を設け、複数のリードのデバイスホールに突
出する側とは反対の側をテープ及び枠部材の側面から枠
部材のテープとの接触面とは反対の面上に折曲げたの
で、リードの曲りや反りが低減され、実装上の取扱いも
良好で、実装に際しての信頼性を向上させることができ
る。
次に、本発明の実施例を図面に基づいて説明する。
第6図はテープキャリアの一例平面図で、同図にて、
1はテープ、2はスプロケットホール、3はデバイスホ
ール、4はリード、5は半導体チップである。
1はテープ、2はスプロケットホール、3はデバイスホ
ール、4はリード、5は半導体チップである。
第3図は第6図A−A線に沿う断面図で、同図断面で
示すように本発明によるテープキャリアでは、テープ1
の裏面に枠部材6が取着けられている。枠部材6にテー
プを取着する形態でもよい。なお、半導体チップ5はそ
のバンプ7によりリード4にインナーリードボンディン
グされている。
示すように本発明によるテープキャリアでは、テープ1
の裏面に枠部材6が取着けられている。枠部材6にテー
プを取着する形態でもよい。なお、半導体チップ5はそ
のバンプ7によりリード4にインナーリードボンディン
グされている。
第1図は半導体チップ(以下チップという)5の片面
をレジンにより樹脂封止してなる断面図を示す。
をレジンにより樹脂封止してなる断面図を示す。
樹脂封止部8からアウターリード4′が引き出しされ
ている。
ている。
これら第1図および第3図に示すように、本発明で
は、アウターリード4′がテープ1の端縁から突出しな
いように、テープ1の裏面であってデバイスホール3の
周囲に、枠部材6を周設する。
は、アウターリード4′がテープ1の端縁から突出しな
いように、テープ1の裏面であってデバイスホール3の
周囲に、枠部材6を周設する。
そして、枠部材6の下面とチップ5の下面とを面一に
する。
する。
第2図は本発明の他の実施例を示す。
この実施例では、アウターリード4′をテープ1およ
び枠部材6の側面から枠部材6の裏面に折曲げし沿設す
る。
び枠部材6の側面から枠部材6の裏面に折曲げし沿設す
る。
第4図は第1図に示すテープキャリアの実装状態を示
す断面図である。また、第5図は第2図に示すテープキ
ャリアの実装状態を示す断面図である。
す断面図である。また、第5図は第2図に示すテープキ
ャリアの実装状態を示す断面図である。
これら第4図および第5図にて、9は実装用基板、10
は同基板表面に形成された導体配線(電極)で、第1図
に示すテープキャリアは、第4図に示すように、チップ
5の面を裏返した形で、そのアウターリード4′を実装
用基板9の導体配線10にハンダ11を用いて実装し、一
方、第2図に示すテープキャリアは、第5図に示すよう
に、枠部材6の裏面に沿設されたアウターリード4′を
実装用基板9の導体配線10にハンダ11を用いて実装す
る。
は同基板表面に形成された導体配線(電極)で、第1図
に示すテープキャリアは、第4図に示すように、チップ
5の面を裏返した形で、そのアウターリード4′を実装
用基板9の導体配線10にハンダ11を用いて実装し、一
方、第2図に示すテープキャリアは、第5図に示すよう
に、枠部材6の裏面に沿設されたアウターリード4′を
実装用基板9の導体配線10にハンダ11を用いて実装す
る。
本発明に使用される枠部材6は、例えばポリイミド系
合成樹脂やガラスエポキシ樹脂により構成される。
合成樹脂やガラスエポキシ樹脂により構成される。
本発明によれば、枠部材6をテープ1に取着し、アウ
ターリード4′をテープ1及び枠部材6の側面から枠部
材6の裏面上に折曲げするようにしているので、アウタ
ーリード4′が曲ったり、反ることが防止され、アウタ
ーリードボンディングの作業を良好に行なうことができ
た。
ターリード4′をテープ1及び枠部材6の側面から枠部
材6の裏面上に折曲げするようにしているので、アウタ
ーリード4′が曲ったり、反ることが防止され、アウタ
ーリードボンディングの作業を良好に行なうことができ
た。
また、本発明によるテープキャリアには枠部材6が取
着けられ部品として取扱うことができるので、アウター
リードボンディングの作業に際しての取扱いが非常に楽
になる。
着けられ部品として取扱うことができるので、アウター
リードボンディングの作業に際しての取扱いが非常に楽
になる。
さらに、アウターリードの曲りや反りがないので、ア
ウターリードボンディングが確実に行われボンディング
に対する信頼性を向上させることができた。
ウターリードボンディングが確実に行われボンディング
に対する信頼性を向上させることができた。
以上本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば前記実施例ではテープに枠部材を取着けている
が、アウターリードに枠部材を取着するようにしてもよ
い。
が、アウターリードに枠部材を取着するようにしてもよ
い。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとうりで
ある。
って得られる効果を簡単に説明すれば、下記のとうりで
ある。
本発明によれば、テープキャリアを部品として取扱う
ことができるので、実装基板への実装が確実に行われ実
装に対する信頼性を向上させることができる。また、リ
ードをテープ及び枠部材の側面から枠部材の裏面上に折
曲げて、上面と下面に複数のリードを有するテープキャ
リア構成にすることによりテープキャリアの上面と下面
のどちらの面も実装面とすることができる。さらに、リ
ードをテープ及び枠部材の側面から枠部材の裏面上に折
曲げることにより、実装基板への多層実装が可能とな
り、高密度な実装基板への実装が可能となる。さらに、
デバイスホールの周囲に、半導体チップを囲むように枠
部材を設けたので、薄型化をはかることができる。
ことができるので、実装基板への実装が確実に行われ実
装に対する信頼性を向上させることができる。また、リ
ードをテープ及び枠部材の側面から枠部材の裏面上に折
曲げて、上面と下面に複数のリードを有するテープキャ
リア構成にすることによりテープキャリアの上面と下面
のどちらの面も実装面とすることができる。さらに、リ
ードをテープ及び枠部材の側面から枠部材の裏面上に折
曲げることにより、実装基板への多層実装が可能とな
り、高密度な実装基板への実装が可能となる。さらに、
デバイスホールの周囲に、半導体チップを囲むように枠
部材を設けたので、薄型化をはかることができる。
第1図は本発明の実施例を示すテープキャリアの断面
図、 第2図は本発明の他の実施例を示すテープキャリアの断
面図、 第3図は本発明のさらに他の実施例を示すテープキャリ
アの断面図で第6図A−A線に沿う断面図、 第4図は本発明の実施例を示す実装状態断面図、 第5図は本発明の他の実施例を示す実装状態断面図、 第6図は本発明の実施例を示す平面図である。 1……テープ、2……スプロケットホール、3……デバ
イスホール、4……リード、4′……アウターリード、
5……半導体チップ、6……枠部材、7……バンプ、8
……樹脂封止部、9……実装用基板、10……導体配線、
11……ハンダ
図、 第2図は本発明の他の実施例を示すテープキャリアの断
面図、 第3図は本発明のさらに他の実施例を示すテープキャリ
アの断面図で第6図A−A線に沿う断面図、 第4図は本発明の実施例を示す実装状態断面図、 第5図は本発明の他の実施例を示す実装状態断面図、 第6図は本発明の実施例を示す平面図である。 1……テープ、2……スプロケットホール、3……デバ
イスホール、4……リード、4′……アウターリード、
5……半導体チップ、6……枠部材、7……バンプ、8
……樹脂封止部、9……実装用基板、10……導体配線、
11……ハンダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 津久井 誠一郎 埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコンダクタ株式会社内 (72)発明者 若島 喜昭 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 谷本 道夫 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (56)参考文献 特開 昭63−87730(JP,A) 特開 昭50−10564(JP,A) 特開 昭57−39562(JP,A) 実開 昭58−58351(JP,U) 実開 昭57−203581(JP,U) 実開 昭62−158836(JP,U)
Claims (2)
- 【請求項1】デバイスホールを有するテープと、前記テ
ープの一主面に形成され前記デバイスホールに一部が突
出する複数のリードと、前記複数のリードにインナーリ
ードボンディングされた半導体チップとを備えて成るテ
ープキャリアにおいて、前記デバイスホールの周囲で前
記テープの他主面に枠部材を設け、前記複数のリードの
前記デバイスホールに突出する側とは反対の側を前記テ
ープ及び前記枠部材の側面から前記枠部材の前記テープ
との接触面とは反対の面上に折曲げたことを特徴とする
テープキャリア。 - 【請求項2】前記半導体チップの前記複数のリードがイ
ンナーリードボンディングされる側を樹脂で覆ったこと
を特徴とする請求項1記載のテープキャリア。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042069A JP2609663B2 (ja) | 1988-02-26 | 1988-02-26 | テープキャリア |
US07/288,955 US5028986A (en) | 1987-12-28 | 1988-12-23 | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
KR1019880017489A KR970007129B1 (ko) | 1987-12-28 | 1988-12-26 | 반도체 장치 및 그 제조방법 |
US07/631,154 US5198888A (en) | 1987-12-28 | 1990-12-20 | Semiconductor stacked device |
US08/001,649 US5334875A (en) | 1987-12-28 | 1993-03-02 | Stacked semiconductor memory device and semiconductor memory module containing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042069A JP2609663B2 (ja) | 1988-02-26 | 1988-02-26 | テープキャリア |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8231659A Division JP2777114B2 (ja) | 1996-09-02 | 1996-09-02 | テープキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01217933A JPH01217933A (ja) | 1989-08-31 |
JP2609663B2 true JP2609663B2 (ja) | 1997-05-14 |
Family
ID=12625794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63042069A Expired - Lifetime JP2609663B2 (ja) | 1987-12-28 | 1988-02-26 | テープキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2609663B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2814966B2 (ja) * | 1995-09-29 | 1998-10-27 | 日本電気株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010564A (ja) * | 1973-05-25 | 1975-02-03 | ||
JPS5739562A (en) * | 1980-08-22 | 1982-03-04 | Citizen Watch Co Ltd | Mounting structure for ic |
JPS62158836U (ja) * | 1986-03-28 | 1987-10-08 |
-
1988
- 1988-02-26 JP JP63042069A patent/JP2609663B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01217933A (ja) | 1989-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2814966B2 (ja) | 半導体装置 | |
JPH0888245A (ja) | 半導体装置 | |
US5895234A (en) | Semiconductor device and method for producing the same | |
JP3663295B2 (ja) | チップスケールパッケージ | |
JPH07326644A (ja) | テープキャリアおよびこれを用いた半導体デバイス の実装構造 | |
JP2609663B2 (ja) | テープキャリア | |
JP2777114B2 (ja) | テープキャリア | |
JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
JP3067364B2 (ja) | 金属突起電極付き半導体装置 | |
JPH0451056B2 (ja) | ||
JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
JP2806816B2 (ja) | ボンディング装置およびこれを用いたボンディング方法 | |
JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
JPH0442934Y2 (ja) | ||
JP3161648B2 (ja) | 電子部品の半田付け方法 | |
JPH0751794Y2 (ja) | 半導体の実装構造 | |
JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
JPH05335437A (ja) | 半導体装置 | |
KR940004278Y1 (ko) | Cot 패키지 | |
JPS59113652A (ja) | フラツトパツケ−ジic | |
JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
JPH04299544A (ja) | フィルムキャリヤ半導体装置の製造方法 | |
JPH06209065A (ja) | 電子部品搭載装置 | |
JPH0645395A (ja) | フィルムキャリア型半導体装置 | |
JPH05326624A (ja) | 集積回路パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |