JPS61128550A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61128550A JPS61128550A JP25010484A JP25010484A JPS61128550A JP S61128550 A JPS61128550 A JP S61128550A JP 25010484 A JP25010484 A JP 25010484A JP 25010484 A JP25010484 A JP 25010484A JP S61128550 A JPS61128550 A JP S61128550A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- external connection
- external connecting
- connecting leads
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置に関するもので、特に高集積度の集
積回路装置に関する。
積回路装置に関する。
半導体集積回路装置にあっては各種のパッケージが採用
されるが、特に集積度の高いものに採用されるパッケー
ジとしてフラットパッケージが知られている。
されるが、特に集積度の高いものに採用されるパッケー
ジとしてフラットパッケージが知られている。
これは第３図の斜視図および第４図の平面図に示すよう
に、内部に集積回路チップ（図示せず）を封入した略矩
形で底面１ｂおよび上面１ａが平行面をなすケースであ
る本体部１の４つの側面からコバール、４２アロイ等で
形成された複数の外部接続リード２が本体部の上面と平
行に導出されている構成を有しており、この外部接続リ
ード２は例えばプリント基板上の導体にリフロー等の方
法で直接はんだ付固定される。
に、内部に集積回路チップ（図示せず）を封入した略矩
形で底面１ｂおよび上面１ａが平行面をなすケースであ
る本体部１の４つの側面からコバール、４２アロイ等で
形成された複数の外部接続リード２が本体部の上面と平
行に導出されている構成を有しており、この外部接続リ
ード２は例えばプリント基板上の導体にリフロー等の方
法で直接はんだ付固定される。
このようなフラットパッケージでは小さなケースを使用
しながら多数の接続リードを配設することができ、小型
化、高集積化に寄与できる。
しながら多数の接続リードを配設することができ、小型
化、高集積化に寄与できる。
しかしながら、フラットパッケージにおいては外部接続
リードが細くかつ薄いため、微小な力や軽い衝撃でも変
形を起こしやすく、運搬時、取付時等に変形や破損を起
こしやすいという問題がある。
リードが細くかつ薄いため、微小な力や軽い衝撃でも変
形を起こしやすく、運搬時、取付時等に変形や破損を起
こしやすいという問題がある。
本発明は上述の問題点を解決しようとしてなされたもの
で、外部接続リードの強度を増加することのできるフラ
ットパッケージ型の半導体装置を提供することを目的と
する。
で、外部接続リードの強度を増加することのできるフラ
ットパッケージ型の半導体装置を提供することを目的と
する。
（発明の概要〕
上記目的達成のため、本発明においては最も変形等の生
じやすい各側面における最外端の外部接続リードを他の
外部接続リードよりも広幅に形成するようにしており、
全体の形状をほとんど変更することなく外部接続リード
の変形や破損を防止することができるものである。
じやすい各側面における最外端の外部接続リードを他の
外部接続リードよりも広幅に形成するようにしており、
全体の形状をほとんど変更することなく外部接続リード
の変形や破損を防止することができるものである。
第１図は本発明の一実施例を示す平面図であって、第４
図と同様の半導体装直に本発明を適用したものである。
図と同様の半導体装直に本発明を適用したものである。
この例では第１図の場合と同様に、はぼ中央部への半導
体チップの載置とこの半導体チップ上の電極およびリー
ドフレームの内部リード間のワイヤボンディングが内部
で行われたほぼ正方形の平面形状を有する本体１の各辺
をなす各側面から多数の外部接続リード２が本体１の上
面と平行に導出されているが、各側面において導出され
ている一連の外部接続リードのうち最外端にあたるもの
は他の外部接続リードよりも幅の広い広幅リード３とな
っている。この幅は必要強度と隣接リードとの短絡の危
険性を考慮して定められる。
体チップの載置とこの半導体チップ上の電極およびリー
ドフレームの内部リード間のワイヤボンディングが内部
で行われたほぼ正方形の平面形状を有する本体１の各辺
をなす各側面から多数の外部接続リード２が本体１の上
面と平行に導出されているが、各側面において導出され
ている一連の外部接続リードのうち最外端にあたるもの
は他の外部接続リードよりも幅の広い広幅リード３とな
っている。この幅は必要強度と隣接リードとの短絡の危
険性を考慮して定められる。
このような各側面における最外端リードは運搬時、保管
時、取扱い時などで接触が起りやすく変形や破損が生じ
やすいが、上述のようにこれを広幅リードとしたことに
より、曲げ強度等が増加し、変形等が生じにくくなって
いる。最外端リードの強度赤増加したことによりそれよ
り内方に存在する外部接続リードにも外力が加わりにく
くなり、変形等が防止される。
時、取扱い時などで接触が起りやすく変形や破損が生じ
やすいが、上述のようにこれを広幅リードとしたことに
より、曲げ強度等が増加し、変形等が生じにくくなって
いる。最外端リードの強度赤増加したことによりそれよ
り内方に存在する外部接続リードにも外力が加わりにく
くなり、変形等が防止される。
第２図は隣接辺に形成された広幅リード間にノイズ除去
のためのバイパスコンデンサ４を取付けた例を示ず図で
ある。最外端リードは電１（ＶＤＤ）や接地（ＧＮＤ）
ピンとなつ゛ていることが多く、コンデンサ等の部品の
接続が行われることがあるが、本発明により広幅とする
ことで直接部品を取付けることが可能となる。また、広
幅であるため部品取付やプリント基板への取付の際のイ
ンピーダンスの増加を招きにくい。
のためのバイパスコンデンサ４を取付けた例を示ず図で
ある。最外端リードは電１（ＶＤＤ）や接地（ＧＮＤ）
ピンとなつ゛ていることが多く、コンデンサ等の部品の
接続が行われることがあるが、本発明により広幅とする
ことで直接部品を取付けることが可能となる。また、広
幅であるため部品取付やプリント基板への取付の際のイ
ンピーダンスの増加を招きにくい。
最外端の外部接続リードを広幅に形成するにはリードフ
レームを形成する際のエツチングマスクあるいは打抜き
型を最外端外部リードのみが広幅となるように変更する
だけでよい。したがって、他の部分には影響がほとんど
なく、コストアップを沼くことが少ない。
レームを形成する際のエツチングマスクあるいは打抜き
型を最外端外部リードのみが広幅となるように変更する
だけでよい。したがって、他の部分には影響がほとんど
なく、コストアップを沼くことが少ない。
フラッドパッケージ型の半導体装置には実施例で示した
ような矩形の４辺全部から外部リードが導出される形式
のものと対向する２辺から外部リードが導出される形式
のものとが多いが、本発明はこれらのみでなく、他の形
式のものにも適用号−ることができる。
ような矩形の４辺全部から外部リードが導出される形式
のものと対向する２辺から外部リードが導出される形式
のものとが多いが、本発明はこれらのみでなく、他の形
式のものにも適用号−ることができる。
（発明の効果）
以上のように、本発明においては、半導体装を本体の側
面から導出された一連の複数の外部接続リードのうち最
外端のものを他よりも広幅に形成しているので、最も外
力の加わりやすい最外端リードの強度を増加させること
ができ、リードの変形や破損を生じやすい高集ｇ１度の
フラットパッケージ型の半導体装置におけるリードの変
形や破損を有効に防止することができる。
面から導出された一連の複数の外部接続リードのうち最
外端のものを他よりも広幅に形成しているので、最も外
力の加わりやすい最外端リードの強度を増加させること
ができ、リードの変形や破損を生じやすい高集ｇ１度の
フラットパッケージ型の半導体装置におけるリードの変
形や破損を有効に防止することができる。
【図面の簡単な説明】
第１図は本発明にかかる半導体装置の構成の一実施例を
示す平面図、第２図は第１図の実施例において最外端リ
ード聞にコンデンサを取付けた例を示す平面図、第３図
は従来のフラットパッケージ型の半導体装置を示す斜視
図、第４図は同様の半導体装置を示す平面図である。 １・・・本体部、１ａ・・・上面、１ｂ・・・底面、２
・・・外部接続リード、３・・・広幅リード。
示す平面図、第２図は第１図の実施例において最外端リ
ード聞にコンデンサを取付けた例を示す平面図、第３図
は従来のフラットパッケージ型の半導体装置を示す斜視
図、第４図は同様の半導体装置を示す平面図である。 １・・・本体部、１ａ・・・上面、１ｂ・・・底面、２
・・・外部接続リード、３・・・広幅リード。
Claims (1)
- 【特許請求の範囲】 １、半導体チップを封入した略矩形で底面および上面が
平行面をなす本体部の側面から前記本体部上面と平行に
一連の複数の外部接続リードが導出されたフラットパッ
ケージ型の半導体装置において、 各側面から導出された前記一連の外部接続リードのうち
最外端の外部接続リードを他の外部接続リードよりも広
幅に形成したことを特徴とする半導体装置。 ２、外部接続リードが本体部の４辺の側面から導出され
た特許請求の範囲１項記載の半導体装置。 ３、外部接続リードが本体部の対向する２辺の側面から
導出された特許請求の範囲第１項記載の半導体装置。 ４、最外端リードを含む外部接続リードがエッチングに
より形成されたものである特許請求の範囲第１項記載の
半導体装置。 ５、最外端リードを含む外部接続リードが打抜きにより
形成されたものである特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010484A JPS61128550A (ja) | 1984-11-27 | 1984-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25010484A JPS61128550A (ja) | 1984-11-27 | 1984-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61128550A true JPS61128550A (ja) | 1986-06-16 |
Family
ID=17202871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25010484A Pending JPS61128550A (ja) | 1984-11-27 | 1984-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61128550A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296745U (ja) * | 1989-01-20 | 1990-08-01 | ||
| JPH0499849U (ja) * | 1991-02-07 | 1992-08-28 | ||
| JPH05129501A (ja) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ｉｃ用パツケージ |
| JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
-
1984
- 1984-11-27 JP JP25010484A patent/JPS61128550A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0296745U (ja) * | 1989-01-20 | 1990-08-01 | ||
| JPH0499849U (ja) * | 1991-02-07 | 1992-08-28 | ||
| JPH05129501A (ja) * | 1991-10-31 | 1993-05-25 | Nec Kyushu Ltd | Ｉｃ用パツケージ |
| JPH05206314A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10886204B2 (en) | Semiconductor device with lead terminals having portions thereof extending obliquely | |
| US4598307A (en) | Integrated circuit device having package with bypass capacitor | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| EP0408779B1 (en) | High density semiconductor memory module | |
| JPH0376582B2 (ja) | ||
| US5324985A (en) | Packaged semiconductor device | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| EP0221496A2 (en) | Integrated circuit package | |
| JPS61128550A (ja) | 半導体装置 | |
| KR20030060870A (ko) | 전원 회로 장치 | |
| JP3316409B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JPH06177501A (ja) | メモリモジュール | |
| US6407446B2 (en) | Leadframe and semiconductor chip package having cutout portions and increased lead count | |
| JPH03289162A (ja) | 面実装型電子部品 | |
| KR100338225B1 (ko) | 반도체장치 | |
| KR100373149B1 (ko) | 반도체 패키지 | |
| JPS5827354A (ja) | 集積回路用キャリア | |
| JP2772897B2 (ja) | リ−ドフレ−ム、およびリ−ドフレ−ムを用いた接続端子の作製方法 | |
| KR100464561B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
| JPH0514516Y2 (ja) | ||
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| KR200210469Y1 (ko) | 인쇄회로기판의 표면실장용 리드단자 | |
| JPH0121568Y2 (ja) | ||
| JPS62216256A (ja) | 電子部品のパツケ−ジ構造 | |
| KR100206975B1 (ko) | 반도체 패키지 |