JP2000277677A - リードフレーム、半導体パッケージ及びその製造方法 - Google Patents
リードフレーム、半導体パッケージ及びその製造方法Info
- Publication number
- JP2000277677A JP2000277677A JP2000014117A JP2000014117A JP2000277677A JP 2000277677 A JP2000277677 A JP 2000277677A JP 2000014117 A JP2000014117 A JP 2000014117A JP 2000014117 A JP2000014117 A JP 2000014117A JP 2000277677 A JP2000277677 A JP 2000277677A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- die pad
- lead frame
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来のＰＧＡやＢＧＡと同等の利点を有しな
がら、それらの欠点を伴うことのない、接続信頼性や放
熱性に優れた新奇且つ斬新な合理的・経済的な半導体パ
ッケージ及びその製造方法を提供する。 【解決手段】 リードフレーム１を所定樹脂で封止して
成る半導体パッケージであって、リードフレーム１の複
数個のリードの先端部分が曲げられて成るピン１ｐが、
パッケージ実装面から突出し、実装面側から見てマトリ
クス状に配置されている。リードフレーム１の一面の中
央部に半導体素子ＩＣが実装され、他面側にピン１ｐが
延出するように折り曲げられている。
がら、それらの欠点を伴うことのない、接続信頼性や放
熱性に優れた新奇且つ斬新な合理的・経済的な半導体パ
ッケージ及びその製造方法を提供する。 【解決手段】 リードフレーム１を所定樹脂で封止して
成る半導体パッケージであって、リードフレーム１の複
数個のリードの先端部分が曲げられて成るピン１ｐが、
パッケージ実装面から突出し、実装面側から見てマトリ
クス状に配置されている。リードフレーム１の一面の中
央部に半導体素子ＩＣが実装され、他面側にピン１ｐが
延出するように折り曲げられている。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
及びこれを用いた半導体パッケージ或いは半導体装置、
並びにこのような半導体パッケージ又は半導体装置の製
造方法に関する。
及びこれを用いた半導体パッケージ或いは半導体装置、
並びにこのような半導体パッケージ又は半導体装置の製
造方法に関する。
【０００２】
【従来の技術】表面実装型の多端子ＬＳＩパッケージと
しては様々な種類のものがあるが、動作周波数が高ま
り、消費電力が大きくなり、端子（ピン）数が５００ピ
ンと多くなってきているために、これらの条件を満たす
ＰＧＡ（Pin Grid Array）型のパッケージ、あるいは、
電気的な特性を制御し易いＢＧＡ（Ball Grid Array ）
型のパッケージが採用されるようになった。
しては様々な種類のものがあるが、動作周波数が高ま
り、消費電力が大きくなり、端子（ピン）数が５００ピ
ンと多くなってきているために、これらの条件を満たす
ＰＧＡ（Pin Grid Array）型のパッケージ、あるいは、
電気的な特性を制御し易いＢＧＡ（Ball Grid Array ）
型のパッケージが採用されるようになった。
【０００３】
【発明が解決しようとする課題】しかるに、通常のＢＧ
Ａ型パッケージは基板がプリント回路基板であり、めっ
きによる接続部が存在するために信頼性の面で若干問題
がある。また、放熱性に劣るという問題もある。そこ
で、本発明においては、リードフレームを有し、そのリ
ード（ピン）を巧みに利用して、ＰＧＡやＢＧＡの利点
を有しながら、それらの欠点を伴うことのない新規且つ
斬新な合理的・経済的な半導体パッケージや半導体装
置、及びそれらの製造方法、或いはこのパッケージに使
用するリードフレームを提供することを課題とする。
Ａ型パッケージは基板がプリント回路基板であり、めっ
きによる接続部が存在するために信頼性の面で若干問題
がある。また、放熱性に劣るという問題もある。そこ
で、本発明においては、リードフレームを有し、そのリ
ード（ピン）を巧みに利用して、ＰＧＡやＢＧＡの利点
を有しながら、それらの欠点を伴うことのない新規且つ
斬新な合理的・経済的な半導体パッケージや半導体装
置、及びそれらの製造方法、或いはこのパッケージに使
用するリードフレームを提供することを課題とする。
【０００４】
【課題を解決するための手段】本発明のリードフレーム
は、半導体素子の搭載面を規定するダイパッドと、該ダ
イパッドの周辺から外側に延びる複数のリードとを具備
するリードフレームにおいて、前記複数のリードの外端
部がそれぞれ曲げられてピンを形成し、これらの複数の
ピンが前記搭載面を平面として見たときマトリクス状に
配置されていることを特徴とする。
は、半導体素子の搭載面を規定するダイパッドと、該ダ
イパッドの周辺から外側に延びる複数のリードとを具備
するリードフレームにおいて、前記複数のリードの外端
部がそれぞれ曲げられてピンを形成し、これらの複数の
ピンが前記搭載面を平面として見たときマトリクス状に
配置されていることを特徴とする。
【０００５】この場合において、前記複数のピンは正格
子状のマトリクスに配置されていることを特徴とする。
或いは、前記複数のピンは千鳥状ないしスタッガー状の
マトリクスに配置されていることを特徴とする。或い
は、マトリクス状に配置されている前記複数のピンの各
々は、前記搭載面と平行な断面で見たとき、前記複数の
ピンの配列方向に対し所定の角度をなるように配置され
ていることを特徴とする。
子状のマトリクスに配置されていることを特徴とする。
或いは、前記複数のピンは千鳥状ないしスタッガー状の
マトリクスに配置されていることを特徴とする。或い
は、マトリクス状に配置されている前記複数のピンの各
々は、前記搭載面と平行な断面で見たとき、前記複数の
ピンの配列方向に対し所定の角度をなるように配置され
ていることを特徴とする。
【０００６】本発明の他のリードフレームは、半導体素
子の搭載面を規定するダイパッドと複数のリードとから
成る、半導体パッケージ又は半導体装置用のリードフレ
ームにおいて、前記複数のリードは、前記ダイパッドの
周辺より外側に引き出され、前記半導体パッケージ又は
半導体装置の外周辺に対して直角をなす方向に曲げられ
て後、該方向の直線部、２つの平面内屈曲点、該方向の
直線部の順で繰り返され、該平面内屈曲点の数は、前記
半導体パッケージ又は半導体装置の底部外周側に形成さ
れるべき外部接続端子の列数ｎに対し、（ｎ−１）×２
となることを特徴とする。
子の搭載面を規定するダイパッドと複数のリードとから
成る、半導体パッケージ又は半導体装置用のリードフレ
ームにおいて、前記複数のリードは、前記ダイパッドの
周辺より外側に引き出され、前記半導体パッケージ又は
半導体装置の外周辺に対して直角をなす方向に曲げられ
て後、該方向の直線部、２つの平面内屈曲点、該方向の
直線部の順で繰り返され、該平面内屈曲点の数は、前記
半導体パッケージ又は半導体装置の底部外周側に形成さ
れるべき外部接続端子の列数ｎに対し、（ｎ−１）×２
となることを特徴とする。
【０００７】本発明の半導体パッケージは、半導体素子
の搭載面を規定するダイパッドと、該ダイパッドの周辺
から外側に延びる複数のリードとから成るリードフレー
ムと、前記ダイパッドの半導体素子の搭載面と前記複数
のリードの内端部とが露出して半導体素子収容凹部を形
成し、且つ前記リード外端部が外部へ突出してピンを形
成するように、前記リードフレームを封止する樹脂と、
から成り、該封止樹脂から突出している前記複数のピン
が前記搭載面を平面として見たときマトリクス状に配置
されていることを特徴とする。
の搭載面を規定するダイパッドと、該ダイパッドの周辺
から外側に延びる複数のリードとから成るリードフレー
ムと、前記ダイパッドの半導体素子の搭載面と前記複数
のリードの内端部とが露出して半導体素子収容凹部を形
成し、且つ前記リード外端部が外部へ突出してピンを形
成するように、前記リードフレームを封止する樹脂と、
から成り、該封止樹脂から突出している前記複数のピン
が前記搭載面を平面として見たときマトリクス状に配置
されていることを特徴とする。
【０００８】また、本発明の半導体装置は、上記の半導
体パッケージの一面側に形成された前記半導体素子収納
凹部に半導体素子が実装され、且つ該半導体素子が更に
樹脂封止され、前記半導体パッケージの他面側に前記複
数のピンが突出していることを特徴とする。この場合に
おいて、前記封止樹脂から突出しているピンに、半田ボ
ールが形成されていることを特徴とする。
体パッケージの一面側に形成された前記半導体素子収納
凹部に半導体素子が実装され、且つ該半導体素子が更に
樹脂封止され、前記半導体パッケージの他面側に前記複
数のピンが突出していることを特徴とする。この場合に
おいて、前記封止樹脂から突出しているピンに、半田ボ
ールが形成されていることを特徴とする。
【０００９】本発明パッケージの製造方法は、半導体素
子の搭載面を規定するダイパッドと、該ダイパッドの周
辺から外側に延びる複数のリードとから成るリードフレ
ームを形成するステップと、リードフレームのリード外
端部を曲げて複数のピンと成すステップと、リードフレ
ームのリード内端部及びダイパッドの一面側と、複数の
リード間を連結するリード連結部とが露出するように半
導体素子収納凹部を形成すると共に、リードの外端部の
ピンが他面側から突出するように樹脂にてプリモールド
するステップと、リード連結部を除去してリードを相互
に切り離すステップと、半導体素子収納凹部に半導体素
子を実装するステップと、実装した半導体素子を樹脂封
止するステップと、とを含むことを特徴とする。
子の搭載面を規定するダイパッドと、該ダイパッドの周
辺から外側に延びる複数のリードとから成るリードフレ
ームを形成するステップと、リードフレームのリード外
端部を曲げて複数のピンと成すステップと、リードフレ
ームのリード内端部及びダイパッドの一面側と、複数の
リード間を連結するリード連結部とが露出するように半
導体素子収納凹部を形成すると共に、リードの外端部の
ピンが他面側から突出するように樹脂にてプリモールド
するステップと、リード連結部を除去してリードを相互
に切り離すステップと、半導体素子収納凹部に半導体素
子を実装するステップと、実装した半導体素子を樹脂封
止するステップと、とを含むことを特徴とする。
【００１０】或いは、本発明パッケージの製造方法は、
半導体素子の搭載面を規定するダイパッドと該ダイパッ
ドの周辺から外側に延びる複数のリードとから成り、少
なくともこれら複数のリードはリード連結部にて互いに
連結されて成るリードフレームを形成するステップと、
リードフレームのリード外端部を曲げて複数のピンと成
すステップと、リード連結用のテープ部材をリードを橋
渡しするように貼り付けるステップと、リード連結部を
除去してリードを相互に切り離すステップと、半導体素
子収納凹部に半導体素子を実装するステップと、実装し
た半導体素子を樹脂封止するステップと、とを含むこと
を特徴とする。
半導体素子の搭載面を規定するダイパッドと該ダイパッ
ドの周辺から外側に延びる複数のリードとから成り、少
なくともこれら複数のリードはリード連結部にて互いに
連結されて成るリードフレームを形成するステップと、
リードフレームのリード外端部を曲げて複数のピンと成
すステップと、リード連結用のテープ部材をリードを橋
渡しするように貼り付けるステップと、リード連結部を
除去してリードを相互に切り離すステップと、半導体素
子収納凹部に半導体素子を実装するステップと、実装し
た半導体素子を樹脂封止するステップと、とを含むこと
を特徴とする。
【００１１】これらの場合において、突出するピンに、
半田ボールを形成するステップを含むことを特徴とす
る。また、本発明の半導体パッケージは、半導体素子の
搭載面を規定するダイパッドと該ダイパッドの周辺から
外側に延びる複数のリードとから成るリードフレーム
と、前記ダイパッドの半導体素子の搭載面と前記複数の
リードの内端部とが露出して半導体素子収容凹部を形成
するように前記リードフレームを封止する樹脂と、から
成り、前記リードは特定のグリッド位置にて該パッケー
ジの厚さ方向に曲げられ、且つ、リード外端部がエリア
アレイ状に前記封止樹脂のパッケージ底部に露出してい
ることを特徴とする。
半田ボールを形成するステップを含むことを特徴とす
る。また、本発明の半導体パッケージは、半導体素子の
搭載面を規定するダイパッドと該ダイパッドの周辺から
外側に延びる複数のリードとから成るリードフレーム
と、前記ダイパッドの半導体素子の搭載面と前記複数の
リードの内端部とが露出して半導体素子収容凹部を形成
するように前記リードフレームを封止する樹脂と、から
成り、前記リードは特定のグリッド位置にて該パッケー
ジの厚さ方向に曲げられ、且つ、リード外端部がエリア
アレイ状に前記封止樹脂のパッケージ底部に露出してい
ることを特徴とする。
【００１２】この場合において、リード外端部は、パッ
ケージ底部に露出している部分のリードの高さが、リー
ド自体の厚さ以下であることを特徴とする。また、この
場合において、前記複数のリードは、前記ダイパッドの
周辺より外側に引き出され、半導体パッケージの外周辺
に対して直角をなす方向に曲げられて後、該方向の直線
部、２つの平面内屈曲点、該方向の直線部の順で繰り返
され、該平面内屈曲点の数は、半導体パッケージの底部
外周側に形成される外部接続端子の列数ｎに対し、（ｎ
−１）×２となることを特徴とする。
ケージ底部に露出している部分のリードの高さが、リー
ド自体の厚さ以下であることを特徴とする。また、この
場合において、前記複数のリードは、前記ダイパッドの
周辺より外側に引き出され、半導体パッケージの外周辺
に対して直角をなす方向に曲げられて後、該方向の直線
部、２つの平面内屈曲点、該方向の直線部の順で繰り返
され、該平面内屈曲点の数は、半導体パッケージの底部
外周側に形成される外部接続端子の列数ｎに対し、（ｎ
−１）×２となることを特徴とする。
【００１３】或いは、前記複数のリードは、前記ダイパ
ッドの周辺より外側に引き出され、前記半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部が複数となるように形成され、該複数の直
線部の列数は、該半導体パッケージの底部外周側に形成
される外部接続端子の列数と同数であることを特徴とす
る。
ッドの周辺より外側に引き出され、前記半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部が複数となるように形成され、該複数の直
線部の列数は、該半導体パッケージの底部外周側に形成
される外部接続端子の列数と同数であることを特徴とす
る。
【００１４】また、この場合において、半導体パッケー
ジの半導体素子搭載面に半導体素子の搭載し、更に該半
導体素子を樹脂封止して成る半導体装置が提供される。
更にまた、本発明の半導体パッケージの製造方法は、半
導体素子の搭載面を規定するダイパッドと、複数のリー
ドとから成り、該リードは前記ダイパッドの周辺より外
側に引き出されて、半導体パッケージの外周辺に対して
直角をなす方向に曲げられて後、該方向の直線部、２つ
の平面内屈曲点、該方向の直線部の順で繰り返され、該
平面内屈曲点の数は、前記半導体パッケージ又は半導体
装置の底部外周側に形成されるべき外部接続端子の列数
ｎに対し（ｎ−１）×２となるリードフレームを形成す
るステップと、前記リードの直線部を半導体パッケージ
底部側へ、更に底面となるべき方向に平行に曲げるステ
ップと、リードフレームのダイパッド及びリードの内端
部の一面側と、リードの前記平行に曲げた部分の他面側
と、が露出するように樹脂にてプリモールドするステッ
プと、とを含むことを特徴とする。
ジの半導体素子搭載面に半導体素子の搭載し、更に該半
導体素子を樹脂封止して成る半導体装置が提供される。
更にまた、本発明の半導体パッケージの製造方法は、半
導体素子の搭載面を規定するダイパッドと、複数のリー
ドとから成り、該リードは前記ダイパッドの周辺より外
側に引き出されて、半導体パッケージの外周辺に対して
直角をなす方向に曲げられて後、該方向の直線部、２つ
の平面内屈曲点、該方向の直線部の順で繰り返され、該
平面内屈曲点の数は、前記半導体パッケージ又は半導体
装置の底部外周側に形成されるべき外部接続端子の列数
ｎに対し（ｎ−１）×２となるリードフレームを形成す
るステップと、前記リードの直線部を半導体パッケージ
底部側へ、更に底面となるべき方向に平行に曲げるステ
ップと、リードフレームのダイパッド及びリードの内端
部の一面側と、リードの前記平行に曲げた部分の他面側
と、が露出するように樹脂にてプリモールドするステッ
プと、とを含むことを特徴とする。
【００１５】或いは、本発明の半導体パッケージの製造
方法は、半導体素子の搭載面を規定するダイパッドと、
複数のリードとから成り、該リードは前記ダイパッドの
周辺より外側に引き出されて、半導体パッケージの外周
辺に対して直角をなす方向に曲げられて後、該方向の直
線部、２つの平面内屈曲点、該方向の直線部の順で繰り
返され、該平面内屈曲点の数は、前記半導体パッケージ
又は半導体装置の底部外周側に形成されるべき外部接続
端子の列数ｎに対し（ｎ−１）×２となるリードフレー
ムを形成するステップと、前記リードの直線部を半導体
パッケージ底部側へ、更に底面となるべき方向に平行に
曲げ、更に上面側へ曲げるステップと、リードフレーム
のダイパッド及びリードの内端部の一面側と、リードの
前記平行に曲げた部分の他面側と、が露出するように樹
脂にてプリモールドするステップと、とを含むことを特
徴とする。
方法は、半導体素子の搭載面を規定するダイパッドと、
複数のリードとから成り、該リードは前記ダイパッドの
周辺より外側に引き出されて、半導体パッケージの外周
辺に対して直角をなす方向に曲げられて後、該方向の直
線部、２つの平面内屈曲点、該方向の直線部の順で繰り
返され、該平面内屈曲点の数は、前記半導体パッケージ
又は半導体装置の底部外周側に形成されるべき外部接続
端子の列数ｎに対し（ｎ−１）×２となるリードフレー
ムを形成するステップと、前記リードの直線部を半導体
パッケージ底部側へ、更に底面となるべき方向に平行に
曲げ、更に上面側へ曲げるステップと、リードフレーム
のダイパッド及びリードの内端部の一面側と、リードの
前記平行に曲げた部分の他面側と、が露出するように樹
脂にてプリモールドするステップと、とを含むことを特
徴とする。
【００１６】上記のように半導体パッケージを製造した
後、更に、半導体素子収納凹部に半導体素子を実装する
ステップと、実装した半導体素子を樹脂封止するステッ
プと、露出したリードの内の外部接続部を除く部分を除
去するステップと、とを含み、半導体装置を製造する。
本発明では、上記のように、プリモールドパッケージを
用いた半導体装置の製造方法の他に、リードフレームに
チップを搭載後、樹脂封止し、封止樹脂から露出した不
要リード部分を除去し、封止樹脂から外部接続端子とな
るリード表面を露出する、半導体装置の製造方法もあ
る。
後、更に、半導体素子収納凹部に半導体素子を実装する
ステップと、実装した半導体素子を樹脂封止するステッ
プと、露出したリードの内の外部接続部を除く部分を除
去するステップと、とを含み、半導体装置を製造する。
本発明では、上記のように、プリモールドパッケージを
用いた半導体装置の製造方法の他に、リードフレームに
チップを搭載後、樹脂封止し、封止樹脂から露出した不
要リード部分を除去し、封止樹脂から外部接続端子とな
るリード表面を露出する、半導体装置の製造方法もあ
る。
【００１７】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。先ず、本発明に係る半導体パッケ
ージの一実施態様について説明すると、本パッケージ
は、リードフレーム１とパッケージ本体（樹脂）３とを
含むが、リード先端がパッケージの４側面から突出して
ガルウイング形状に成型されたＱＦＰ（Quad Flat Pack
age ）型のパッケージとは、形状・構造ないし思想が全
く異なる。
を参照して説明する。先ず、本発明に係る半導体パッケ
ージの一実施態様について説明すると、本パッケージ
は、リードフレーム１とパッケージ本体（樹脂）３とを
含むが、リード先端がパッケージの４側面から突出して
ガルウイング形状に成型されたＱＦＰ（Quad Flat Pack
age ）型のパッケージとは、形状・構造ないし思想が全
く異なる。
【００１８】分かり易く言うならば、本パッケージは、
リードフレームを用いたＰＧＡ型或いはＢＧＡ型（その
ものではない）のパッケージである。すなわち、本発明
のパッケージ、および半導体装置では、（１）封止樹脂
より突出したリード先端を外部接続端子（ピン）とする
場合、（２）ピンにはんだボールを形成する場合、
（３）封止樹脂表面に露出したリード表面を外部接続端
子とする場合（図１０、１１）、があります。よって、
パッケージ底面から突出するリード先端（ピン）、また
はパッケージ底面から露出するリード表面が外部接続端
子となる。
リードフレームを用いたＰＧＡ型或いはＢＧＡ型（その
ものではない）のパッケージである。すなわち、本発明
のパッケージ、および半導体装置では、（１）封止樹脂
より突出したリード先端を外部接続端子（ピン）とする
場合、（２）ピンにはんだボールを形成する場合、
（３）封止樹脂表面に露出したリード表面を外部接続端
子とする場合（図１０、１１）、があります。よって、
パッケージ底面から突出するリード先端（ピン）、また
はパッケージ底面から露出するリード表面が外部接続端
子となる。
【００１９】また、リード先端またはリード表面にはん
だボールを形成したり、はんだペーストをコーティング
して外部接続端子を形成する。この極めて特徴的な本パ
ッケージにあっては、ピンが表面実装（ＳＭＴ）に最適
な要素であり、応力緩和効果が大きく、放熱性に優れる
（低熱抵抗化できる）ことや、（通常のＢＧＡで要求さ
れる）めっきによる接続部が不要であること等から、実
装精度・効率、接続信頼性などが飛躍的に改善・向上さ
れ得る。また、構造が簡単で製造容易なことから、安価
に大量生産できるという利点が挙げられる。
だボールを形成したり、はんだペーストをコーティング
して外部接続端子を形成する。この極めて特徴的な本パ
ッケージにあっては、ピンが表面実装（ＳＭＴ）に最適
な要素であり、応力緩和効果が大きく、放熱性に優れる
（低熱抵抗化できる）ことや、（通常のＢＧＡで要求さ
れる）めっきによる接続部が不要であること等から、実
装精度・効率、接続信頼性などが飛躍的に改善・向上さ
れ得る。また、構造が簡単で製造容易なことから、安価
に大量生産できるという利点が挙げられる。
【００２０】しかしながら、本（半導体）パッケージを
製造する上で問題となるのは、リード連結部の処理であ
り、これについては、次に説明する。本パッケージの形
成方法で解決され得る。本パッケージの形成方法の一例
につき、図１（ａ）〜（ｃ）を参照して以下に説明す
る。
製造する上で問題となるのは、リード連結部の処理であ
り、これについては、次に説明する。本パッケージの形
成方法で解決され得る。本パッケージの形成方法の一例
につき、図１（ａ）〜（ｃ）を参照して以下に説明す
る。
【００２１】所定のリードフレーム形成用材料、例え
ば、厚さ１５０μｍの銅材（或いは、Ｋｏｖａｒ、４２
ａｌｌｏｙ等各種使用可）にプレス加工又はエッチング
加工を施して、ダイパッドエリアを除く領域に各辺４列
のピン対応部をもつリードフレーム１を形成し、次い
で、金型加工によりリード（ピン）の中間の所定部分を
折り曲げて、ピン先端部がリード根元側（パッケージ底
面）に対して略直角になるようにする（図１（ａ））。
折り曲げ（屈曲）方向は、パッケージ実装方向（パッケ
ージ底面に垂直な方向）である。
ば、厚さ１５０μｍの銅材（或いは、Ｋｏｖａｒ、４２
ａｌｌｏｙ等各種使用可）にプレス加工又はエッチング
加工を施して、ダイパッドエリアを除く領域に各辺４列
のピン対応部をもつリードフレーム１を形成し、次い
で、金型加工によりリード（ピン）の中間の所定部分を
折り曲げて、ピン先端部がリード根元側（パッケージ底
面）に対して略直角になるようにする（図１（ａ））。
折り曲げ（屈曲）方向は、パッケージ実装方向（パッケ
ージ底面に垂直な方向）である。
【００２２】次いで、上方側の平らなリードフレーム部
分（ダイパッドやリード連結部（吊り部を含む））を残
して（換言すると、それらが上方に露出するように）、
所定樹脂（例えば、シリカ分散型エポキシ系熱硬化性樹
脂）でプリモールドする（図１（ｂ））。之の時、図示
のように、リード先端のピン１ｐはプリモールドされた
樹脂の底部より下方へ突出している。プリモールド用樹
脂としては、別に、熱可塑性樹脂やその他の各種樹脂を
採用できる。
分（ダイパッドやリード連結部（吊り部を含む））を残
して（換言すると、それらが上方に露出するように）、
所定樹脂（例えば、シリカ分散型エポキシ系熱硬化性樹
脂）でプリモールドする（図１（ｂ））。之の時、図示
のように、リード先端のピン１ｐはプリモールドされた
樹脂の底部より下方へ突出している。プリモールド用樹
脂としては、別に、熱可塑性樹脂やその他の各種樹脂を
採用できる。
【００２３】そして、銅材からなるリードフレームに、
リード間を連結しているリード連結部（図示せず）を除
いて錫層（エッチヤントに耐性のある金属めっき）を形
成し、次いで銅のみを溶かすエッチング液でエッチング
することによりリード連結部を除去できる。なお、錫層
（エッチャントに耐性のある金属めっき）は、プリモー
ルド前に施しても良い。また、錫層は、エッチング後に
除去しても良い。その後、ＩＣチップの搭載及び電極の
ボンディング処理等を行い、プリモールドで出来たキャ
ビティ（窪み）を充たすように、すなわち、ＩＣチップ
を覆うように樹脂封止（ポッティング／モールド）処理
を行い、これにより、ＰＧＡ型のパッケージ３が出来上
がる（同図（ｃ））。尚、エッチングの前に、エッチャ
ントに耐性のある金属めっきを、該リードフレームを電
極にして選択的に形成することもできる。
リード間を連結しているリード連結部（図示せず）を除
いて錫層（エッチヤントに耐性のある金属めっき）を形
成し、次いで銅のみを溶かすエッチング液でエッチング
することによりリード連結部を除去できる。なお、錫層
（エッチャントに耐性のある金属めっき）は、プリモー
ルド前に施しても良い。また、錫層は、エッチング後に
除去しても良い。その後、ＩＣチップの搭載及び電極の
ボンディング処理等を行い、プリモールドで出来たキャ
ビティ（窪み）を充たすように、すなわち、ＩＣチップ
を覆うように樹脂封止（ポッティング／モールド）処理
を行い、これにより、ＰＧＡ型のパッケージ３が出来上
がる（同図（ｃ））。尚、エッチングの前に、エッチャ
ントに耐性のある金属めっきを、該リードフレームを電
極にして選択的に形成することもできる。
【００２４】この後、後述する半田ボールＢの取付け処
理を施すことにより、同図（ｄ）に示すように、ＢＧＡ
型の半導体装置３’に変容させることもできる。図２
は、ＩＣ及びリードフレームがプリモールドされた状態
を要部斜視的に示す。同図では、プリモールド中のリー
ドフレーム１の樹脂に埋没したピン部分が見えるように
描いてある。中央（図では、左上）のダイパッド１ａに
は、ＩＣが実装されており、ＩＣの所定電極と、これら
に対応するリードフレーム１のピン１ｐとは、細い金属
線（通常、金線ワイヤ）で連結接着（ボンディング）さ
れている。各ピンは、折り曲げられるべきピン先端部の
立つ位置（グリッド位置）においてそれぞれ適切に折り
曲げられている。
理を施すことにより、同図（ｄ）に示すように、ＢＧＡ
型の半導体装置３’に変容させることもできる。図２
は、ＩＣ及びリードフレームがプリモールドされた状態
を要部斜視的に示す。同図では、プリモールド中のリー
ドフレーム１の樹脂に埋没したピン部分が見えるように
描いてある。中央（図では、左上）のダイパッド１ａに
は、ＩＣが実装されており、ＩＣの所定電極と、これら
に対応するリードフレーム１のピン１ｐとは、細い金属
線（通常、金線ワイヤ）で連結接着（ボンディング）さ
れている。各ピンは、折り曲げられるべきピン先端部の
立つ位置（グリッド位置）においてそれぞれ適切に折り
曲げられている。
【００２５】ところで、本発明自体は、上記プリモール
ド方法に限定されるものではなく、ＩＣチップ搭載後に
全体を一度にモールド処理するような方法も採用可能で
ある。この態様について、図３を参照して簡潔に説明す
るに、先ず、リードフレーム１を形成し（同図
（ａ））、リードフレーム所定部位に支持テープＴを貼
り付けて、リード（ピン）１ｐを相互連結しているリー
ド連結部（図６（ａ）参照）を切断してリードを実質的
に切り離す（同図（ｂ））。
ド方法に限定されるものではなく、ＩＣチップ搭載後に
全体を一度にモールド処理するような方法も採用可能で
ある。この態様について、図３を参照して簡潔に説明す
るに、先ず、リードフレーム１を形成し（同図
（ａ））、リードフレーム所定部位に支持テープＴを貼
り付けて、リード（ピン）１ｐを相互連結しているリー
ド連結部（図６（ａ）参照）を切断してリードを実質的
に切り離す（同図（ｂ））。
【００２６】次いで、リードフレーム中央のダイパッド
１ａにＩＣチップを搭載し、ＩＣチップの電極とリード
フレーム１のピン１ｐの内端部との間をボンディング接
続する（同図（ｃ））。そしてリードフレーム１のピン
１ｐの先端が下方へ突出するように全体を樹脂でモール
ド封止することにより、パッケージが出来上がる。この
ようにして形成したパッケージに、更に、各ピンに半田
ボールＢを付着形成したものが同図（ｄ）に示すパッケ
ージ１３である。
１ａにＩＣチップを搭載し、ＩＣチップの電極とリード
フレーム１のピン１ｐの内端部との間をボンディング接
続する（同図（ｃ））。そしてリードフレーム１のピン
１ｐの先端が下方へ突出するように全体を樹脂でモール
ド封止することにより、パッケージが出来上がる。この
ようにして形成したパッケージに、更に、各ピンに半田
ボールＢを付着形成したものが同図（ｄ）に示すパッケ
ージ１３である。
【００２７】以下には、図４（ａ）〜（ｆ）を参照し
て、上記パッケージ底面のピン１ｐに半田ボール（低融
点合金製の微小ボール）Ｂを付着形成する工程について
説明する。先ず、所定材料（例えば、ステンレス、アル
ミニウム等）から成り、表面に半球状の凹所２１が、例
えば、マトリクス状（或いは、碁盤の目状）に複数個形
成されて成る半田ボール形成用の治具プレート２３を準
備する（同図（ａ））。次いで、この治具プレート２３
の表面の凹所２１の各々に半田Ｈを所定量だけ射出して
（同図（ｂ））、リフロー処理によって各凹所２１内に
球状の半田ボールＢを形成する（同図（ｃ））。次い
で、各凹所２１に半田ボールＢが配置されている治具プ
レート２３の上方に、各凹所２１の位置にピン１ｐの位
置が対応するように、パッケージ（３、３’、１３）を
配置する（同図（ｄ））。次いで、パッケージの降下
（及び／又は治具プレートの上昇）により、パッケージ
の所定ピンに半田ボールを付着させ（同図（ｅ））、次
いで、両部材を元々の離れた位置に復帰させることによ
り、パッケージのピンに対する半田ボールＢの取付け
（付着形成）が完了する（同図（ｆ））。
て、上記パッケージ底面のピン１ｐに半田ボール（低融
点合金製の微小ボール）Ｂを付着形成する工程について
説明する。先ず、所定材料（例えば、ステンレス、アル
ミニウム等）から成り、表面に半球状の凹所２１が、例
えば、マトリクス状（或いは、碁盤の目状）に複数個形
成されて成る半田ボール形成用の治具プレート２３を準
備する（同図（ａ））。次いで、この治具プレート２３
の表面の凹所２１の各々に半田Ｈを所定量だけ射出して
（同図（ｂ））、リフロー処理によって各凹所２１内に
球状の半田ボールＢを形成する（同図（ｃ））。次い
で、各凹所２１に半田ボールＢが配置されている治具プ
レート２３の上方に、各凹所２１の位置にピン１ｐの位
置が対応するように、パッケージ（３、３’、１３）を
配置する（同図（ｄ））。次いで、パッケージの降下
（及び／又は治具プレートの上昇）により、パッケージ
の所定ピンに半田ボールを付着させ（同図（ｅ））、次
いで、両部材を元々の離れた位置に復帰させることによ
り、パッケージのピンに対する半田ボールＢの取付け
（付着形成）が完了する（同図（ｆ））。
【００２８】ここで、斯かる半田ボール付きピン１ｐが
実装される場合を図５に示す。すなわち、同図（ａ）
は、パッケージ（モールド樹脂）底面から突出している
ピン１ｐに半田ボール（バンプ）Ｂが付着形成されてい
る状態を示し、同図（ｂ）は、ピン１ｐの長さが短い場
合の態様を示し、同図（ｃ）は、ラグビーボール状にな
っている半田ボールＢを示し、同図（ｄ）は、パッケー
ジが実装されるべき相手方要素Ｔｇにピン１ｐが半田付
け（半田Ｈ）された状態を示す。
実装される場合を図５に示す。すなわち、同図（ａ）
は、パッケージ（モールド樹脂）底面から突出している
ピン１ｐに半田ボール（バンプ）Ｂが付着形成されてい
る状態を示し、同図（ｂ）は、ピン１ｐの長さが短い場
合の態様を示し、同図（ｃ）は、ラグビーボール状にな
っている半田ボールＢを示し、同図（ｄ）は、パッケー
ジが実装されるべき相手方要素Ｔｇにピン１ｐが半田付
け（半田Ｈ）された状態を示す。
【００２９】ところで、図６（ａ）は、一の態様のリー
ドフレーム１が薄い銅板から打ち抜き形成された後、リ
ード（ピン）１ｐが折り曲げられる前の状態を平面的に
示し、図６（ｂ）は、別の態様のリードフレーム１’の
同様の状態を平面的に示す。いずれの態様においても、
グリッド位置（折り曲げたピンの先端が立つ位置）と隣
のグリッド位置との間の距離は、パッケージ底面のピン
間距離、すなわち、ピッチに外ならない。
ドフレーム１が薄い銅板から打ち抜き形成された後、リ
ード（ピン）１ｐが折り曲げられる前の状態を平面的に
示し、図６（ｂ）は、別の態様のリードフレーム１’の
同様の状態を平面的に示す。いずれの態様においても、
グリッド位置（折り曲げたピンの先端が立つ位置）と隣
のグリッド位置との間の距離は、パッケージ底面のピン
間距離、すなわち、ピッチに外ならない。
【００３０】図６（ａ）の態様のように、折り曲げられ
るピン先端部（ピン曲げ部分）の長さがこのピッチより
も短いような仕様（折り曲げられるピンの長さが端子ピ
ッチ以下）の場合には、各ピン１ｐのピン折り曲げ部分
をグリッド（位置）の列と一致するように配置すること
ができ、従って、このような配置（仕様）でリードフレ
ームの設計、製造（打ち抜き加工等）を簡単に行うこと
ができる。
るピン先端部（ピン曲げ部分）の長さがこのピッチより
も短いような仕様（折り曲げられるピンの長さが端子ピ
ッチ以下）の場合には、各ピン１ｐのピン折り曲げ部分
をグリッド（位置）の列と一致するように配置すること
ができ、従って、このような配置（仕様）でリードフレ
ームの設計、製造（打ち抜き加工等）を簡単に行うこと
ができる。
【００３１】他方、図６（ｂ）の態様のように、ピン折
り曲げ部分の長さが前記ピッチよりも長いようなものが
ある仕様（折り曲げられるピンの長さが端子ピッチ以
上）の場合には、各ピン１ｐのピン折り曲げ部分を、グ
リッド位置の間にジグザグに延びて互いに干渉しないよ
うに、特別に配慮して配置する必要があり、そのように
配置（仕様）とすることにより、リードフレームの設
計、製造等を適切に行うことが出来る。
り曲げ部分の長さが前記ピッチよりも長いようなものが
ある仕様（折り曲げられるピンの長さが端子ピッチ以
上）の場合には、各ピン１ｐのピン折り曲げ部分を、グ
リッド位置の間にジグザグに延びて互いに干渉しないよ
うに、特別に配慮して配置する必要があり、そのように
配置（仕様）とすることにより、リードフレームの設
計、製造等を適切に行うことが出来る。
【００３２】図７（ａ）〜（ｃ）は、パッケージ底面側
から見たときの各ピン１ｐの配置例を示す。同図（ａ）
は、（グリッド位置を）正規格子状に並べた配置例であ
り、同図（ｂ）は、千鳥状ないしスタッガー状の配置例
である。同図（ｃ）に示すように、パッケージ外周辺
（直線部分）に対してピン側面（平面）が斜め（所定角
度θ）に位置するようにピン（リード）先端部を曲げて
配置することができる。この態様の場合、ピン相互の距
離寸法を更に密にすることができる（密度向上）という
利点がある。
から見たときの各ピン１ｐの配置例を示す。同図（ａ）
は、（グリッド位置を）正規格子状に並べた配置例であ
り、同図（ｂ）は、千鳥状ないしスタッガー状の配置例
である。同図（ｃ）に示すように、パッケージ外周辺
（直線部分）に対してピン側面（平面）が斜め（所定角
度θ）に位置するようにピン（リード）先端部を曲げて
配置することができる。この態様の場合、ピン相互の距
離寸法を更に密にすることができる（密度向上）という
利点がある。
【００３３】ところで、リード（ピン）の折り曲げ部か
らピン先端までの寸法（以下、リード長Ｌ）は、次の式
から求めることができる。 Ｌ＝［ｐ−( ｎ＋１)(ｓ＋ｗ) −ｗ／sin(９０−θ) ］
／sin θ ここで、ｐは外部端子ピッチ、ｓは最小リード間スペー
ス、ｗはリード幅、ｎは端子列数−２、θはtan -1( ｓ
／ｐ) である。
らピン先端までの寸法（以下、リード長Ｌ）は、次の式
から求めることができる。 Ｌ＝［ｐ−( ｎ＋１)(ｓ＋ｗ) −ｗ／sin(９０−θ) ］
／sin θ ここで、ｐは外部端子ピッチ、ｓは最小リード間スペー
ス、ｗはリード幅、ｎは端子列数−２、θはtan -1( ｓ
／ｐ) である。
【００３４】尚、通常モールド厚の最低が０．３ｍｍで
あることから、好ましくは、Ｌは０．３ｍｍ以上、３ｍ
ｍ以下である。また、屈曲部からのリード長Ｌは（外部
端子ピッチ−最小リード間距離）であることが好まし
い。図８は本発明のリードフレームの一実施形態の平面
図であり、１つのリードフレームの約４分の１の部分を
示す。このリードフレーム３０は、例えば前述のように
厚さ１５０μｍの銅材をプレス加工又はエッチング加工
により形成され、ＩＣ等の半導体素子の搭載面を規定す
るダイパッド３２と、このダイパッド３２の周辺から外
側に延びる複数のリード３４とから成る。各リード３４
はダイパッド３２の周辺から放射状に延びた後、パッケ
ージの外周辺３６に対して直角をなす方向に曲げられて
直線部３４ａとなり、２つの平面内屈曲点３４ｂを経て
再びパッケージの外周辺３６に対して直角な方向の直線
部３４ｃとなり、これを繰り返す。隣接する直線部３４
ａ、３４ｃ間には２つの平面内屈曲点があり、１本のリ
ード３４の平面内屈曲点の数は半導体パッケージ又は半
導体装置の底部外周側に形成されるべき外部接続端子
（図示せず）の列数ｎに対し、（ｎ−１）×２となる。
あることから、好ましくは、Ｌは０．３ｍｍ以上、３ｍ
ｍ以下である。また、屈曲部からのリード長Ｌは（外部
端子ピッチ−最小リード間距離）であることが好まし
い。図８は本発明のリードフレームの一実施形態の平面
図であり、１つのリードフレームの約４分の１の部分を
示す。このリードフレーム３０は、例えば前述のように
厚さ１５０μｍの銅材をプレス加工又はエッチング加工
により形成され、ＩＣ等の半導体素子の搭載面を規定す
るダイパッド３２と、このダイパッド３２の周辺から外
側に延びる複数のリード３４とから成る。各リード３４
はダイパッド３２の周辺から放射状に延びた後、パッケ
ージの外周辺３６に対して直角をなす方向に曲げられて
直線部３４ａとなり、２つの平面内屈曲点３４ｂを経て
再びパッケージの外周辺３６に対して直角な方向の直線
部３４ｃとなり、これを繰り返す。隣接する直線部３４
ａ、３４ｃ間には２つの平面内屈曲点があり、１本のリ
ード３４の平面内屈曲点の数は半導体パッケージ又は半
導体装置の底部外周側に形成されるべき外部接続端子
（図示せず）の列数ｎに対し、（ｎ−１）×２となる。
【００３５】リード３４は特定のグリッド位置における
直線部３４ａ、３４ｂ、３４ｃ（Ｄで示す部分）でパッ
ケージの厚さ方向に曲げられ、パッケージの底部で更に
曲げられ、このリード面がパッケージ底部に露出してい
る。露出しているリード面はエリアアレイ状に配列され
る（図１０、図１１）。また、このリードフレーム３０
において、あるリード３４のある列の直線部３４ａは、
隣接するリードの次の列の直線部３４ｃと一直線に並ん
でいる。
直線部３４ａ、３４ｂ、３４ｃ（Ｄで示す部分）でパッ
ケージの厚さ方向に曲げられ、パッケージの底部で更に
曲げられ、このリード面がパッケージ底部に露出してい
る。露出しているリード面はエリアアレイ状に配列され
る（図１０、図１１）。また、このリードフレーム３０
において、あるリード３４のある列の直線部３４ａは、
隣接するリードの次の列の直線部３４ｃと一直線に並ん
でいる。
【００３６】なお、図８において、Ｔはインナーリード
固定用テープを示し、Ｂは電源又は接地用の共通リード
を形成するバスバーを示す。図９は本発明のリードフレ
ームの他の実施形態の平面図であり、１つのリードフレ
ームの約４分の１の部分を示す。このリードフレームは
図６（ａ）に示したリードフレームに相当し、グリッド
位置にてリードの先端ピンを下方へ折り曲げた状態を上
から見たものである。図示のようにリード先端のピン１
ｐは正格子状に並んでいる。図９において、リード３４
は支持テープＴ（図３でもＴで示す）で支持されてい
る。この支持テープＴはリード曲折部分においてＴ’で
示すように開口部を有する。このように、図９の実施形
態ではリード３４が支持テープで保持されているためプ
リモールドの必要はない。
固定用テープを示し、Ｂは電源又は接地用の共通リード
を形成するバスバーを示す。図９は本発明のリードフレ
ームの他の実施形態の平面図であり、１つのリードフレ
ームの約４分の１の部分を示す。このリードフレームは
図６（ａ）に示したリードフレームに相当し、グリッド
位置にてリードの先端ピンを下方へ折り曲げた状態を上
から見たものである。図示のようにリード先端のピン１
ｐは正格子状に並んでいる。図９において、リード３４
は支持テープＴ（図３でもＴで示す）で支持されてい
る。この支持テープＴはリード曲折部分においてＴ’で
示すように開口部を有する。このように、図９の実施形
態ではリード３４が支持テープで保持されているためプ
リモールドの必要はない。
【００３７】図１０は樹脂３８で封止された半導体パッ
ケージの部分断面図であり、リードフレームとしては図
８のものを使用し、パッケージの外周辺と直角な方向に
延びたリード３４は、このパッケージの底面側へ曲げら
れ、更に底面と平行な方向に曲げられ、樹脂モールド部
３８の底面に沿って露出している。すなわち、リード３
４の縦線部分（即ち、図８のＤで示す部分）が折り曲げ
られて図１０、図１１で示す外部接続端子部分となる。
露出している部分のリードの高さｈは、リード自体の厚
さｔ以下であり、リードの厚さの一部が樹脂中に埋まっ
ている。リード３４の露出部にははんだ４０が付着され
て外部接続端子を形成する。
ケージの部分断面図であり、リードフレームとしては図
８のものを使用し、パッケージの外周辺と直角な方向に
延びたリード３４は、このパッケージの底面側へ曲げら
れ、更に底面と平行な方向に曲げられ、樹脂モールド部
３８の底面に沿って露出している。すなわち、リード３
４の縦線部分（即ち、図８のＤで示す部分）が折り曲げ
られて図１０、図１１で示す外部接続端子部分となる。
露出している部分のリードの高さｈは、リード自体の厚
さｔ以下であり、リードの厚さの一部が樹脂中に埋まっ
ている。リード３４の露出部にははんだ４０が付着され
て外部接続端子を形成する。
【００３８】リード３４の厚さの一部がモールド樹脂３
８中に埋まっていることにより、外部接続端子に熱応力
等が加わった場合において、リード３４の厚さの中途部
であるモールド樹脂３８との境界面に応力集中部分が現
われ、強度的に十分な耐性をもったものとなる。図１１
は樹脂３８で封止した半導体パッケージの部分断面図で
ある。図１０の場合と同様、リードフレームとしては図
８のものを使用している。パッケージの外周辺と直角な
方向に延びるリード３４はパッケージの底部側へ曲げら
れ、更に底面に平行な方向に曲げられ、更に上面側へ曲
げられている。すなわち、リード３４の縦線部分（即
ち、図８のＤで示す部分）が、折り曲げられて図１０、
１１で示す外部接続端子部分となる。なお、図１０、図
１１のはんだ４０については、はんだペーストを塗布し
て形成すると好適である。
８中に埋まっていることにより、外部接続端子に熱応力
等が加わった場合において、リード３４の厚さの中途部
であるモールド樹脂３８との境界面に応力集中部分が現
われ、強度的に十分な耐性をもったものとなる。図１１
は樹脂３８で封止した半導体パッケージの部分断面図で
ある。図１０の場合と同様、リードフレームとしては図
８のものを使用している。パッケージの外周辺と直角な
方向に延びるリード３４はパッケージの底部側へ曲げら
れ、更に底面に平行な方向に曲げられ、更に上面側へ曲
げられている。すなわち、リード３４の縦線部分（即
ち、図８のＤで示す部分）が、折り曲げられて図１０、
１１で示す外部接続端子部分となる。なお、図１０、図
１１のはんだ４０については、はんだペーストを塗布し
て形成すると好適である。
【００３９】図１０及び図１１に示す両半導体パッケー
ジとも、ＩＣ等の半導体素子（図示せず）を接続後、図
示のように底面にリード面が露出するように樹脂をモー
ルドした後、露出リードのうちの外部接続部を除く部分
が選択エッチング法等により除去されて半導体装置が完
成する。なお、図８、図１０、図１１において、リード
フレーム（外部接続端子部分の折り曲げ前）の段階で、
外部接続端子となる部分に、ニッケル／金めっき（ニッ
ケル、金の順にめっきを施す）、ニッケル／パラジウム
／金めっき（ニッケル、パラジウム、金の順にめっきを
施す）等、エッチャントに耐性のある金属めっきを施し
ておくと、リードの不要部分をエッチングで除去するこ
とが容易になる。なお、これらめっきは、外部接続端子
のはんだ付性向上の効果もある。
ジとも、ＩＣ等の半導体素子（図示せず）を接続後、図
示のように底面にリード面が露出するように樹脂をモー
ルドした後、露出リードのうちの外部接続部を除く部分
が選択エッチング法等により除去されて半導体装置が完
成する。なお、図８、図１０、図１１において、リード
フレーム（外部接続端子部分の折り曲げ前）の段階で、
外部接続端子となる部分に、ニッケル／金めっき（ニッ
ケル、金の順にめっきを施す）、ニッケル／パラジウム
／金めっき（ニッケル、パラジウム、金の順にめっきを
施す）等、エッチャントに耐性のある金属めっきを施し
ておくと、リードの不要部分をエッチングで除去するこ
とが容易になる。なお、これらめっきは、外部接続端子
のはんだ付性向上の効果もある。
【００４０】図１２は従来の半導体パッケージの部分断
面図である。この例でははんだ接合時の応力集中点（矢
印で示す）がリード又はパッド４５の接合界面に生ずる
ため、応力耐性に劣るものとなる。図１３はヴイア接合
部を有する従来の半導体パッケージの部分断面図であ
る。この場合においては、スルーホールのめっき部４４
とパッド部４５との接合界面においてはんだ接合時の応
力集中点が生ずるため、コーナクラック、バールクラッ
ク等を引き起す可能性があり、応力耐性に劣るものとな
る。
面図である。この例でははんだ接合時の応力集中点（矢
印で示す）がリード又はパッド４５の接合界面に生ずる
ため、応力耐性に劣るものとなる。図１３はヴイア接合
部を有する従来の半導体パッケージの部分断面図であ
る。この場合においては、スルーホールのめっき部４４
とパッド部４５との接合界面においてはんだ接合時の応
力集中点が生ずるため、コーナクラック、バールクラッ
ク等を引き起す可能性があり、応力耐性に劣るものとな
る。
【００４１】
【発明の効果】以上説明したように、従来のＰＧＡやＢ
ＧＡと同等の利点を有しながら、それらの欠点を伴うこ
とのない、接続信頼性や放熱性に優れた新奇且つ斬新な
合理的・経済的なリードフレーム、半導体パッケージ及
び半導体装置、並びにこれらの製造方法を提供できる。
ＧＡと同等の利点を有しながら、それらの欠点を伴うこ
とのない、接続信頼性や放熱性に優れた新奇且つ斬新な
合理的・経済的なリードフレーム、半導体パッケージ及
び半導体装置、並びにこれらの製造方法を提供できる。
【図面の簡単な説明】
【図１】本実施態様のパッケージの形成方法を示す図で
ある。
ある。
【図２】ＩＣ及びリードフレームがプリモールドされた
状態を示す要部斜視図である。
状態を示す要部斜視図である。
【図３】パッケージ形成方法の別の態様を示す図であ
る。
る。
【図４】半田ボールの付着形成工程を示す図である。
【図５】半田ボール付きピンが実装される工程を略示す
る図である。
る図である。
【図６】リードフレームのピン折り曲げ前の状態を示す
図である。
図である。
【図７】パッケージ底面側から見たピンの配置を示す図
である。
である。
【図８】本発明のリードフレームの一実施形態の平面図
である。
である。
【図９】本発明のリードフレームの他の実施形態の平面
図である。
図である。
【図１０】本発明のパッケージの部分断面図である。
【図１１】本発明の他の実施形態のパッケージの部分断
面図である。
面図である。
【図１２】従来例のパッケージの一部を示す。
【図１３】他の従来例のパッケージの一部を示す。
１…リードフレーム １ａ…ダイパッド １ｐ…ピン ３、３’、１３…パッケージ ２１…凹所 ２３…治具プレート ３０…リードフレーム ３２…ダイパッド ３４…リード ３８…封止樹脂
───────────────────────────────────────────────────── フロントページの続き (72)発明者 風間 拓也 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 Ｆターム(参考） 5F067 AA01 AB04 AB07 BB08 BC06 BC12 BD05 BE02 CC07
Claims (21)
- 【請求項１】 半導体素子の搭載面を規定するダイパッ
ドと、該ダイパッドの周辺から外側に延びる複数のリー
ドとから成るリードフレームにおいて、前記複数のリー
ドの外端部がそれぞれ曲げられてピンを形成し、これら
の複数のピンが前記搭載面を平面として見たときマトリ
クス状に配置されていることを特徴とするリードフレー
ム。 - 【請求項２】 前記複数のピンは正格子状のマトリクス
に配置されていることを特徴とする請求項１に記載のリ
ードフレーム。 - 【請求項３】 前記複数のピンは千鳥状ないしスタッガ
ー状のマトリクスに配置されていることを特徴とする請
求項１に記載のリードフレーム。 - 【請求項４】 マトリクス状に配置されている前記複数
のピンの各々は、前記搭載面と平行な断面で見たとき、
前記複数のピンの配列方向に対し所定の角度をなるよう
に配置されていることを特徴とする請求項１に記載のリ
ードフレーム。 - 【請求項５】 半導体素子の搭載面を規定するダイパッ
ドと複数のリードとから成る、半導体パッケージ又は半
導体装置用のリードフレームにおいて、前記複数のリー
ドは、前記ダイパッドの周辺より外側に引き出され、前
記半導体パッケージ又は半導体装置の外周辺に対して直
角をなす方向に曲げられて後、該方向の直線部、２つの
平面内屈曲点、該方向の直線部の順で繰り返され、該平
面内屈曲点の数は、前記半導体パッケージ又は半導体装
置の底部外周側に形成されるべき外部接続端子の列数ｎ
に対し、（ｎ−１）×２となることを特徴とするリード
フレーム。 - 【請求項６】 半導体素子の搭載面を規定するダイパッ
ドと、該ダイパッドの周辺から外側に延びる複数のリー
ドとから成るリードフレームと、 前記ダイパッドの半導体素子の搭載面と前記複数のリー
ドの内端部とが露出して半導体素子収容凹部を形成し、
且つ前記リード外端部が外部へ突出してピンを形成する
ように、前記リードフレームを封止する樹脂と、から成
り、 該封止樹脂から突出している前記複数のピンが前記搭載
面を平面として見たときマトリクス状に配置されている
ことを特徴とする半導体パッケージ。 - 【請求項７】 請求項６に記載の半導体パッケージの一
面側に形成された前記半導体素子収納凹部に半導体素子
が実装され、且つ該半導体素子が更に樹脂封止され、前
記半導体パッケージの他面側に前記複数のピンが突出し
ていることを特徴とする半導体装置。 - 【請求項８】 前記封止樹脂から突出しているピンに半
田ボールが形成されていることを特徴とする請求項６又
は７に記載の半導体パッケージ又は半導体装置。 - 【請求項９】 半導体素子の搭載面を規定するダイパッ
ドと、該ダイパッドの周辺から外側に延びる複数のリー
ドとから成るリードフレームを形成するステップと、 リードフレームのリード外端部を曲げて複数のピンと成
すステップと、 リードフレームのリード内端部及びダイパッドの一面側
と、複数のリード間を連結するリード連結部とが露出す
るように半導体素子収納凹部を形成すると共に、リード
の外端部のピンが他面側から突出するように樹脂にてプ
リモールドするステップと、 リード連結部を除去してリードを相互に切り離すステッ
プと、 半導体素子収納凹部に半導体素子を実装するステップ
と、 実装した半導体素子を樹脂封止するステップと、 とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１０】 半導体素子の搭載面を規定するダイパ
ッドと該ダイパッドの周辺から外側に延びる複数のリー
ドとから成り、少なくともこれら複数のリードはリード
連結部にて互いに連結されて成るリードフレームを形成
するステップと、 リードフレームのリード外端部を曲げて複数のピンと成
すステップと、 リード連結用のテープ部材をリードを橋渡しするように
貼り付けるステップと、 リード連結部を除去してリードを相互に切り離すステッ
プと、 半導体素子収納凹部に半導体素子を実装するステップ
と、 実装した半導体素子を樹脂封止するステップと、 とを含むことを特徴とする半導体装置の製造方法。 - 【請求項１１】 更に、突出するピンに、半田ボールを
形成するステップを含むことを特徴とする請求項９又は
１０記載の半導体装置の製造方法。 - 【請求項１２】 半導体素子の搭載面を規定するダイパ
ッドと該ダイパッドの周辺から外側に延びる複数のリー
ドとから成るリードフレームと、 前記ダイパッドの半導体素子の搭載面と前記複数のリー
ドの内端部とが露出して半導体素子収容凹部を形成する
ように前記リードフレームを封止する樹脂と、から成
り、 前記リードは特定のグリッド位置にて該パッケージの厚
さ方向に曲げられ、且つ、リード外端部がエリアアレイ
状に前記封止樹脂のパッケージ底部に露出していること
を特徴とする半導体パッケージ。 - 【請求項１３】 リード外端部は、パッケージ底部に露
出している部分のリードの高さが、リード自体の厚さ以
下であることを特徴とする請求項１２に記載の半導体パ
ッケージ。 - 【請求項１４】 前記複数のリードは、前記ダイパッド
の周辺より外側に引き出され、半導体パッケージの外周
辺に対して直角をなす方向に曲げられて後、該方向の直
線部、２つの平面内屈曲点、該方向の直線部の順で繰り
返され、該平面内屈曲点の数は、半導体パッケージの底
部外周側に形成される外部接続端子の列数ｎに対し、
（ｎ−１）×２となることを特徴とする請求項１２又は
１３に記載の半導体パッケージ。 - 【請求項１５】 前記複数のリードは、前記ダイパッド
の周辺より外側に引き出され、前記半導体パッケージの
外周辺に対して直角をなす方向に曲げられて後、該方向
の直線部が複数となるように形成され、該複数の直線部
の列数は、該半導体パッケージの底部外周側に形成され
る外部接続端子の列数と同数であることを特徴とする請
求項１２〜１４のいずれか１項に記載の半導体パッケー
ジ。 - 【請求項１６】 請求項１２〜１５のいずれか１項に記
載の半導体パッケージの半導体素子搭載面に半導体素子
の搭載し、更に該半導体素子を樹脂封止して成る半導体
装置。 - 【請求項１７】 半導体素子の搭載面を規定するダイパ
ッドと、複数のリードとから成り、該リードは前記ダイ
パッドの周辺より外側に引き出されて、半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部、２つの平面内屈曲点、該方向の直線部の
順で繰り返され、該平面内屈曲点の数は、前記半導体パ
ッケージ又は半導体装置の底部外周側に形成されるべき
外部接続端子の列数ｎに対し（ｎ−１）×２となるリー
ドフレームを形成するステップと、 前記リードの直線部を半導体パッケージ底部側へ、更に
底面となるべき方向に平行に曲げるステップと、 リードフレームのダイパッド及びリードの内端部の一面
側と、リードの前記平行に曲げた部分の他面側と、が露
出するように樹脂にてプリモールドするステップと、 とを含むことを特徴とする半導体パッケージの製造方
法。 - 【請求項１８】 半導体素子の搭載面を規定するダイパ
ッドと、複数のリードとから成り、該リードは前記ダイ
パッドの周辺より外側に引き出されて、半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部、２つの平面内屈曲点、該方向の直線部の
順で繰り返され、該平面内屈曲点の数は、前記半導体パ
ッケージ又は半導体装置の底部外周側に形成されるべき
外部接続端子の列数ｎに対し（ｎ−１）×２となるリー
ドフレームを形成するステップと、 前記リードの直線部を半導体パッケージ底部側へ、更に
底面となるべき方向に平行に曲げ、更に上面側へ曲げる
ステップと、 リードフレームのダイパッド及びリードの内端部の一面
側と、リードの前記平行に曲げた部分の他面側と、が露
出するように樹脂にてプリモールドするステップと、 とを含むことを特徴とする半導体パッケージの製造方
法。 - 【請求項１９】 請求項１７又は１８に記載の製造方法
にて半導体パッケージを製造した後、更に、 リードフレームのダイパッド上に半導体素子を実装する
ステップと、 実装した半導体素子を樹脂封止するステップと、 露出したリードの内の外部接続部を除く部分を除去する
ステップと、 とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２０】 半導体素子の搭載面を規定するダイパ
ッドと、複数のリードとから成り、該リードは前記ダイ
パッドの周辺より外側に引き出されて、半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部、２つの平面内屈曲点、該方向の直線部の
順で繰り返され、該平面内屈曲点の数は、前記半導体パ
ッケージ又は半導体装置の底部外周側に形成されるべき
外部接続端子の列数ｎに対し（ｎ−１）×２となるリー
ドフレームを形成するステップと、 前記リードの直線部を半導体パッケージ底部側へ、更に
底面となるべき方向に平行に曲げるステップと、 リードフレームのダイパッド上に半導体素子を実装する
ステップと、外部接続端子となる前記リードの表面を露
出させるように樹脂にてモールドするステップと、 とを含むことを特徴とする半導体パッケージの製造方
法。 - 【請求項２１】 半導体素子の搭載面を規定するダイパ
ッドと、複数のリードとから成り、該リードは前記ダイ
パッドの周辺より外側に引き出されて、半導体パッケー
ジの外周辺に対して直角をなす方向に曲げられて後、該
方向の直線部、２つの平面内屈曲点、該方向の直線部の
順で繰り返され、該平面内屈曲点の数は、前記半導体パ
ッケージ又は半導体装置の底部外周側に形成されるべき
外部接続端子の列数ｎに対し（ｎ−１）×２となるリー
ドフレームを形成するステップと、 前記リードの直線部を半導体パッケージ底部側へ、更に
底面となるべき方向に平行に曲げ、更に上面側へ曲げる
ステップと、 リードフレームのダイパッド上に半導体素子を実装する
ステップと、外部接続端子となる前記リードの表面を露
出させるように樹脂にてモールドするステップと、 とを含むことを特徴とする半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000014117A JP2000277677A (ja) | 1999-01-19 | 2000-01-19 | リードフレーム、半導体パッケージ及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082999 | 1999-01-19 | ||
| JP11-10829 | 1999-01-19 | ||
| JP2000014117A JP2000277677A (ja) | 1999-01-19 | 2000-01-19 | リードフレーム、半導体パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277677A true JP2000277677A (ja) | 2000-10-06 |
Family
ID=26346174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000014117A Pending JP2000277677A (ja) | 1999-01-19 | 2000-01-19 | リードフレーム、半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
| CN110892527A (zh) * | 2017-10-26 | 2020-03-17 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN111316428A (zh) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
-
2000
- 2000-01-19 JP JP2000014117A patent/JP2000277677A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9717146B2 (en) | 2012-05-22 | 2017-07-25 | Intersil Americas LLC | Circuit module such as a high-density lead frame array (HDA) power module, and method of making same |
| US10582617B2 (en) | 2012-05-22 | 2020-03-03 | Intersil Americas LLC | Method of fabricating a circuit module |
| CN110892527A (zh) * | 2017-10-26 | 2020-03-17 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN111316428A (zh) * | 2017-10-26 | 2020-06-19 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN111316428B (zh) * | 2017-10-26 | 2023-10-20 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| CN110892527B (zh) * | 2017-10-26 | 2023-10-27 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
| US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
| US6835599B2 (en) | Method for fabricating semiconductor component with multi layered leadframe | |
| US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
| US8659146B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| US5045914A (en) | Plastic pad array electronic AC device | |
| JP2009124095A (ja) | 半導体パッケージ及びその実装方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN212182312U (zh) | 半导体封装件 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR100281298B1 (ko) | 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법 | |
| JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US9847283B1 (en) | Semiconductor device with wettable corner leads | |
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JP2956659B2 (ja) | 半導体装置およびそのリードフレーム | |
| JP2001077283A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| US6710429B2 (en) | Semiconductor device and process for production thereof | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPH08340069A (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JP2003007954A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JP6923299B2 (ja) | 半導体装置及び半導体装置の製造方法 |