JPH01119045A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH01119045A JPH01119045A JP62276670A JP27667087A JPH01119045A JP H01119045 A JPH01119045 A JP H01119045A JP 62276670 A JP62276670 A JP 62276670A JP 27667087 A JP27667087 A JP 27667087A JP H01119045 A JPH01119045 A JP H01119045A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- leads
- lead frame
- wiring substrate
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、混成集積回路装置（以下、ハイブリッドＩ
Ｃという）に利用されるリードフレームに関し、更に詳
しくは、両面実装された配線基板の装着を可能とするリ
ードフレームに係るものである。
Ｃという）に利用されるリードフレームに関し、更に詳
しくは、両面実装された配線基板の装着を可能とするリ
ードフレームに係るものである。
［発明の概要］
この発明は、基板面にチップ部品が搭載される配線基板
が貼設されるダイパットと、該ダイパットを支えるサポ
ートバーと、前記ダイパットの周囲に対向して配された
複数のリードとを有するリードフレームにおいて、 前記ダイパットに、その周縁部が基板取付枠となるよう
に孔を開設したことにより、 両面実装基板のハイブリッドＩＣを製造するに際し、リ
ードフレームを用いてトランスファモー ゛ルド
法にて製造することを可能となしたものである。
が貼設されるダイパットと、該ダイパットを支えるサポ
ートバーと、前記ダイパットの周囲に対向して配された
複数のリードとを有するリードフレームにおいて、 前記ダイパットに、その周縁部が基板取付枠となるよう
に孔を開設したことにより、 両面実装基板のハイブリッドＩＣを製造するに際し、リ
ードフレームを用いてトランスファモー ゛ルド
法にて製造することを可能となしたものである。
［従来の技術］
従来、この種のものとしては、特開昭６１−２４８４５
６号公報記載の発明がある。この従来例は、第４図に示
すように、素子を搭載するアイランド部（ダイパット）
１と、該アイランド部ｌの周囲にリードフレームから電
気的に独立して配置された少なくとも１個の部分フレー
ム４と、該部分フレーム４並びに前記アイランド部ｌを
取り囲んで配置された外部引出し端子２とを有し、絶縁
シート３をもって、少なくとも前記部分フレーム４を規
定の位置に保持させるようにしている。
６号公報記載の発明がある。この従来例は、第４図に示
すように、素子を搭載するアイランド部（ダイパット）
１と、該アイランド部ｌの周囲にリードフレームから電
気的に独立して配置された少なくとも１個の部分フレー
ム４と、該部分フレーム４並びに前記アイランド部ｌを
取り囲んで配置された外部引出し端子２とを有し、絶縁
シート３をもって、少なくとも前記部分フレーム４を規
定の位置に保持させるようにしている。
また、リードフレームを用いたハイブリッドＩＣとして
は、特開昭６０−４１２４９号公報記載の発明がある。
は、特開昭６０−４１２４９号公報記載の発明がある。
第５図に示すように、この従来例は、ベースリボン（リ
ードフレーム）５に絶縁層６を設け、更に絶縁層６に導
電体回路７を設けて半導体素子８を搭載し、しかる後に
樹脂モールド９を施して構成されている。
ードフレーム）５に絶縁層６を設け、更に絶縁層６に導
電体回路７を設けて半導体素子８を搭載し、しかる後に
樹脂モールド９を施して構成されている。
［発明が解決しようとする問題点コ
しかしながら、これら従来例においては、以下に示すよ
うな問題点を有している。
うな問題点を有している。
即ち、両者ともリードフレームの一側面に回路が設けら
れた配線基板（絶縁層）が配置、貼設されるため、該配
線基板の接着面には、チップ部品を当然搭載することが
出来ず、所謂両面実装基板を取り付けることが出来ない
問題点を有している。
れた配線基板（絶縁層）が配置、貼設されるため、該配
線基板の接着面には、チップ部品を当然搭載することが
出来ず、所謂両面実装基板を取り付けることが出来ない
問題点を有している。
そのため、リードフレームを用いたハイブリッドＩＣに
あっては、実装効率が低いという問題点を有していた。
あっては、実装効率が低いという問題点を有していた。
本発明は、斯る従来の問題点に着目して創案されたもの
であって、ハイブリッドＩＣの実装効率を高めると共に
、ひいては自動化実装を容易にするリードフレームを得
んとするものである。
であって、ハイブリッドＩＣの実装効率を高めると共に
、ひいては自動化実装を容易にするリードフレームを得
んとするものである。
［問題点を解決するための手段］
そこで、本発明は、基板面にチップ部品が搭載される配
線基板が貼設されるダイパットと、該ダイパットを支え
るサポートバーと、前記ダイパットの周囲に対向して配
された複数のリードとを有するリードフレームにおいて
、前記ダイパットに、その周縁部が基板取付枠となるよ
うに孔を開設したことをその解決手段とじている。
線基板が貼設されるダイパットと、該ダイパットを支え
るサポートバーと、前記ダイパットの周囲に対向して配
された複数のリードとを有するリードフレームにおいて
、前記ダイパットに、その周縁部が基板取付枠となるよ
うに孔を開設したことをその解決手段とじている。
［作用］
即ち、チップ部品が搭載される配線基板は、その周縁部
でダイパットに取り付けられ、該基板の取付は側表面の
中間部はダイパットに開設された孔内で露呈する。その
結果、両面実装された配線基板の取付けを可能にする。
でダイパットに取り付けられ、該基板の取付は側表面の
中間部はダイパットに開設された孔内で露呈する。その
結果、両面実装された配線基板の取付けを可能にする。
［実施例］
以下、この発明に係るリードフレームの詳細を図面に示
す実施例に基づいて説明する。
す実施例に基づいて説明する。
第１図は、本実施例を示す斜視図である。同図中、１０
はリードフレームであり、このリードフレームｌＯは、
長尺の金属テープの長手方向に所定間隔をもって多数の
フレーム部１１が形成されている。このフレーム部１１
は、図示するように、配線基板１２が装着されるダイパ
ット１３と、フレーム母板１４に連結してダイパット１
３を支えるサポートパー１５と、前記ダイパット１３の
周囲に対向するように形成された複数のリード１６〜１
６とから構成されている。
はリードフレームであり、このリードフレームｌＯは、
長尺の金属テープの長手方向に所定間隔をもって多数の
フレーム部１１が形成されている。このフレーム部１１
は、図示するように、配線基板１２が装着されるダイパ
ット１３と、フレーム母板１４に連結してダイパット１
３を支えるサポートパー１５と、前記ダイパット１３の
周囲に対向するように形成された複数のリード１６〜１
６とから構成されている。
前記ダイパット１３は、装着される配線基板１２と大き
さ及びその輪郭形状を同一にし、中間部に孔１７が開設
されている。また、ダイパット１３の表面は、リード１
６の端部より低くなるようにされていて、配線基板１２
を取り付けた状態で該基板１２の表面とリード１６表面
とが路面−となるように設定されている。さらに、リー
ド１６〜１６の夫々の先端部を結んだ線の形状は、配線
基板’１２の輪郭と路間−のものであって、該リード１
６〜１６の先端部で囲まれた空間に配線基板１２を緊密
に収納できるようになっており、該リード１６〜１６の
先端部が配線基板１２の位置決め機能を果たしている。
さ及びその輪郭形状を同一にし、中間部に孔１７が開設
されている。また、ダイパット１３の表面は、リード１
６の端部より低くなるようにされていて、配線基板１２
を取り付けた状態で該基板１２の表面とリード１６表面
とが路面−となるように設定されている。さらに、リー
ド１６〜１６の夫々の先端部を結んだ線の形状は、配線
基板’１２の輪郭と路間−のものであって、該リード１
６〜１６の先端部で囲まれた空間に配線基板１２を緊密
に収納できるようになっており、該リード１６〜１６の
先端部が配線基板１２の位置決め機能を果たしている。
そのため、後記するモールド工程における基板１２の位
置ズレを防止し、さらに、基板１２側とり−ド１６を結
ぶワイヤ等の破損を防止する。そして、ダイパット１３
の四方に形成されたリード１６〜１６の中間部どうしは
、タイバー１９が横架、形成されていて、モールド部２
０がトランスファモールドされる場合に、当該タイバー
１９は型内に注入される樹脂の流出を防止する。
置ズレを防止し、さらに、基板１２側とり−ド１６を結
ぶワイヤ等の破損を防止する。そして、ダイパット１３
の四方に形成されたリード１６〜１６の中間部どうしは
、タイバー１９が横架、形成されていて、モールド部２
０がトランスファモールドされる場合に、当該タイバー
１９は型内に注入される樹脂の流出を防止する。
なお、第２図が示すように、配線基板１２は、前記ダイ
パット１３に孔１７が開設されているため、両側面に各
種チップ部品１８が実装されたものを用いている。
パット１３に孔１７が開設されているため、両側面に各
種チップ部品１８が実装されたものを用いている。
斯る構成リードフレームＩＯの製造方法は、例えば鉄−
ニッケルでなる帯状板にグイパット１３゜リード１６な
どを残すようにカッティングやエツチング等が施されて
行なわれ、さらに、グイパット１３とリード１６とに段
差を付けるためにプレス加工が行なわれる。なお、前記
カッティングを行う場合、同時にプレス加工を施しても
よい。
ニッケルでなる帯状板にグイパット１３゜リード１６な
どを残すようにカッティングやエツチング等が施されて
行なわれ、さらに、グイパット１３とリード１６とに段
差を付けるためにプレス加工が行なわれる。なお、前記
カッティングを行う場合、同時にプレス加工を施しても
よい。
次に、このリードフレームｌＯを用いて、ハイブリッド
ＩＣを製造する方法について説明する。
ＩＣを製造する方法について説明する。
先ず、予めチップ部品１８が両側面に実装されている配
線基板１２を、ダイパット１３に接着する。次に、該基
板１２側とり−ド１６とにワイヤボンディングを行う。
線基板１２を、ダイパット１３に接着する。次に、該基
板１２側とり−ド１６とにワイヤボンディングを行う。
さらに、リードフレームＩＯの上下方向から一対の成型
金型を型合わせする。
金型を型合わせする。
次に、粉末状またはタブレット状の例えばエポキシ、シ
リコーンなどの樹脂を温度と圧力をかけて溶融させ、粘
度の低い状態にして金型内に注入し、樹脂を固化させる
（トランスファーモールド法）。
リコーンなどの樹脂を温度と圧力をかけて溶融させ、粘
度の低い状態にして金型内に注入し、樹脂を固化させる
（トランスファーモールド法）。
次に、カッティング工程でフレーム母板１４からハイブ
リッドＩＣは切り取られると共に、タイバー１９．サポ
ートパー１５などがカッティング又はエツチングされる
。さらに、モールド部２０の四周より延在するリード１
６を取付け、接続に適するように折り曲げてハイブリッ
ドＩＣの完成品が得られる。
リッドＩＣは切り取られると共に、タイバー１９．サポ
ートパー１５などがカッティング又はエツチングされる
。さらに、モールド部２０の四周より延在するリード１
６を取付け、接続に適するように折り曲げてハイブリッ
ドＩＣの完成品が得られる。
第３図は、本発明に係るリードフレーム１０の他の実施
例を示している。この実施例にあっては、ダイパット１
３をリードフレームＩＯの幅方向両側を夫々２本のサポ
ートパー１５でフレーム母板１４に支持しており、フレ
ーム長手方向の両側にリード１６〜１６が夫々配置され
ている。なお、他の構成については、上記実施例と同様
の構成である。
例を示している。この実施例にあっては、ダイパット１
３をリードフレームＩＯの幅方向両側を夫々２本のサポ
ートパー１５でフレーム母板１４に支持しており、フレ
ーム長手方向の両側にリード１６〜１６が夫々配置され
ている。なお、他の構成については、上記実施例と同様
の構成である。
以上、両実施例について説明したが、本発明にあっては
、この他各種の設計変更が可能であり、例えば、上記両
実施例においては、ダイパット１３がリード１６とい段
差を有し、取り付けた基板１２とリード！６の表面が路
面−となるように設定して、ワイヤボンディングの作業
性を向上させた構成としているが、ダイパット１３とリ
ード１６とが同一平面を形成するようにしても勿論よく
、両面実装基板の取付けを可能とする利益を得ることは
同様である また、グイパット１３には片面実装基板を取り付けるこ
とも勿論可能であり、この場合、チップ部品１８の高さ
に応じて、グイパット１３とリード１６の段差寸法を設
定することにより、モールド部の中立位置にチップ部品
１８を位置させることが可能である。
、この他各種の設計変更が可能であり、例えば、上記両
実施例においては、ダイパット１３がリード１６とい段
差を有し、取り付けた基板１２とリード！６の表面が路
面−となるように設定して、ワイヤボンディングの作業
性を向上させた構成としているが、ダイパット１３とリ
ード１６とが同一平面を形成するようにしても勿論よく
、両面実装基板の取付けを可能とする利益を得ることは
同様である また、グイパット１３には片面実装基板を取り付けるこ
とも勿論可能であり、この場合、チップ部品１８の高さ
に応じて、グイパット１３とリード１６の段差寸法を設
定することにより、モールド部の中立位置にチップ部品
１８を位置させることが可能である。
［発明の効果］
以上の説明から明らかなように、本発明に係るリードフ
レームにあっては、ダイパットに孔が開設されたことに
より、両面実装基板を取り付けることが可能となり、ハ
イブリッドＩＣの実装効率を飛躍的に高める効果がある
。
レームにあっては、ダイパットに孔が開設されたことに
より、両面実装基板を取り付けることが可能となり、ハ
イブリッドＩＣの実装効率を飛躍的に高める効果がある
。
また、ダイパットとリードとに段差を設けしかもリード
先端が配線基板の位置決めを果たすように構成すれば、
実装自動化を容易にすると共に、モールド工程における
基板の位置ズレ、ボンディングワイヤの破損を防止出来
る効果がある。特に、モールド樹脂の融点がワイヤボン
ディングに供される半田の融点に近づく程、基板の位置
ズレ等による応力発生を防止する必要があり、この点で
ボンディングワイヤの破損１Ｍ脱を有効に防止する効果
がある。
先端が配線基板の位置決めを果たすように構成すれば、
実装自動化を容易にすると共に、モールド工程における
基板の位置ズレ、ボンディングワイヤの破損を防止出来
る効果がある。特に、モールド樹脂の融点がワイヤボン
ディングに供される半田の融点に近づく程、基板の位置
ズレ等による応力発生を防止する必要があり、この点で
ボンディングワイヤの破損１Ｍ脱を有効に防止する効果
がある。
サラに、このようにリードフレームを用いてハイブリッ
ドＩＣをトタンスファモールド法で製造可能としたこと
により、ペアチップの使用が可能となり、工程数を減少
させる効果がある。
ドＩＣをトタンスファモールド法で製造可能としたこと
により、ペアチップの使用が可能となり、工程数を減少
させる効果がある。
第１図は本発明に係るリードフレームの実施例を示す斜
視図、第２図はリードフレームを用いて製造されたハイ
ブリッドＩＣを示す断面図、第３図は本発明に係る他の
゛実施例を示す斜視図、第４図は従来例を示す平面図、
第５図は他の従来例を示す断面図である。 ｌＯ・・・リードフレーム、１２・・・配線展板、１゛
３・・・ダイパット、１５・・・サポートバー、１６・
・・リード、１７・・・孔、１８・・・チップ部品。 往来す）２示す平面図 第４図 第５図
視図、第２図はリードフレームを用いて製造されたハイ
ブリッドＩＣを示す断面図、第３図は本発明に係る他の
゛実施例を示す斜視図、第４図は従来例を示す平面図、
第５図は他の従来例を示す断面図である。 ｌＯ・・・リードフレーム、１２・・・配線展板、１゛
３・・・ダイパット、１５・・・サポートバー、１６・
・・リード、１７・・・孔、１８・・・チップ部品。 往来す）２示す平面図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 基板面にチップ部品が搭載される配線基板が貼設され
るダイパットと、該ダイパットを支えるサポートバーと
、前記ダイパットの周囲に対向して配された複数のリー
ドとを有するリードフレームにおいて、 前記ダイパットに、その周縁部が基板取付枠となるよう
に孔を開設したことを特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276670A JPH01119045A (ja) | 1987-10-31 | 1987-10-31 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276670A JPH01119045A (ja) | 1987-10-31 | 1987-10-31 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01119045A true JPH01119045A (ja) | 1989-05-11 |
Family
ID=17572679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276670A Pending JPH01119045A (ja) | 1987-10-31 | 1987-10-31 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01119045A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02305456A (ja) * | 1989-05-19 | 1990-12-19 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
-
1987
- 1987-10-31 JP JP62276670A patent/JPH01119045A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02305456A (ja) * | 1989-05-19 | 1990-12-19 | Sanyo Electric Co Ltd | リードフレームとその加工方法、および半導体装置の製法 |
| US5615475A (en) * | 1995-01-30 | 1997-04-01 | Staktek Corporation | Method of manufacturing an integrated package having a pair of die on a common lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2005470B1 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing | |
| US5568363A (en) | Surface mount components and semifinished products thereof | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| US4903114A (en) | Resin-molded semiconductor | |
| EP0854511A2 (en) | Resin sealing type semiconductor device | |
| JP2538107B2 (ja) | 高密度半導体モジユ−ルの製造方法 | |
| IL107696A (en) | An electronic module with an extremely thin structure | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| KR100286906B1 (ko) | 단일 리드 프레임으로부터 형성된 한 쌍의 방열단자와 복수개의 리드단자를 갖는 반도체 장치의제조방법 및 그 단일 리드프레임 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| JPH04123448A (ja) | 半導体実装装置 | |
| JPH01119045A (ja) | リードフレーム | |
| JPH01120856A (ja) | リードフレーム | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| KR200169976Y1 (ko) | 반도체 패키지 | |
| JP2803334B2 (ja) | 半導体装置 | |
| JPH08264705A (ja) | 半導体装置及びそれを用いた実装構造及び実装方法 | |
| JPH10199899A (ja) | 半導体装置の製造方法 | |
| JP2000323641A (ja) | リードフレームおよびその製造方法 |