JP2644194B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2644194B2 JP2644194B2 JP6206442A JP20644294A JP2644194B2 JP 2644194 B2 JP2644194 B2 JP 2644194B2 JP 6206442 A JP6206442 A JP 6206442A JP 20644294 A JP20644294 A JP 20644294A JP 2644194 B2 JP2644194 B2 JP 2644194B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor device
- substrate
- wiring
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に外部リード部分の構造とその製造方法
に関する。
方法に関し、特に外部リード部分の構造とその製造方法
に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法を示す特開
昭５９−２３５５３号公報（第１の従来例）を参照する
と、フレーム等に一体形成した複数のリードを有するリ
ードフレームを用いる半導体装置のパッケージに際し、
前記リードをパッケージング前に曲げ成形すると共に、
前記フレーム等をリードの曲げ成形と同方向にかつ同一
量だけ曲成する製造方法が示されている。
昭５９−２３５５３号公報（第１の従来例）を参照する
と、フレーム等に一体形成した複数のリードを有するリ
ードフレームを用いる半導体装置のパッケージに際し、
前記リードをパッケージング前に曲げ成形すると共に、
前記フレーム等をリードの曲げ成形と同方向にかつ同一
量だけ曲成する製造方法が示されている。
【０００３】この従来の製造方法では、リードフレーム
をプレスにより、金属薄板から、リードの一部や四隅部
の位置決め孔の部分等を屈曲形成した上で、半導体素子
を固着したセラミックベース上にこのリードフレームを
載せ、ガラスにて封着して金線（ワイヤー）を接続し、
次にキャップを被冠固着し、最後にフレームの枠を切断
している。
をプレスにより、金属薄板から、リードの一部や四隅部
の位置決め孔の部分等を屈曲形成した上で、半導体素子
を固着したセラミックベース上にこのリードフレームを
載せ、ガラスにて封着して金線（ワイヤー）を接続し、
次にキャップを被冠固着し、最後にフレームの枠を切断
している。
【０００４】また、従来の他の半導体装置を示す特開昭
６３−２８３１４７号公報（第２の従来例）を参照する
と、スルーホールを有した印刷配線板を基材とし、半導
体素子を装着している半導体パッケージにおいて、前記
スルーホール及びこのスルーホール周辺部にろう材を被
着した半導体装置が示されている。
６３−２８３１４７号公報（第２の従来例）を参照する
と、スルーホールを有した印刷配線板を基材とし、半導
体素子を装着している半導体パッケージにおいて、前記
スルーホール及びこのスルーホール周辺部にろう材を被
着した半導体装置が示されている。
【０００５】さらにまた従来の集積回路パッケージを示
す実開昭６３−１２８４９号公報（御３の従来例）を参
照すると、柔軟な樹脂フィルムによって被覆した外部リ
ードを有するパッケージが示されている。このパッケー
ジは、リードをおり曲げ加工することが不要であり、ハ
ンダ付け時に上からこれを押えつけるだけで済む。
す実開昭６３−１２８４９号公報（御３の従来例）を参
照すると、柔軟な樹脂フィルムによって被覆した外部リ
ードを有するパッケージが示されている。このパッケー
ジは、リードをおり曲げ加工することが不要であり、ハ
ンダ付け時に上からこれを押えつけるだけで済む。
【０００６】
【発明が解決しようとする課題】上述した第１乃至第３
の従来例のうち、まず第１の従来例では、外部リードの
曲げ加工のため、数工程分の金型が必要であり、設備費
が大きくなるという欠点があるばかりでなく、このよう
にして組み立てられた半導体装置は、内部、外部リード
が、組立中に変形して不良となりやすく、工程毎に検査
が必要となり、多大な工数のため、経済的でないという
欠点がある。
の従来例のうち、まず第１の従来例では、外部リードの
曲げ加工のため、数工程分の金型が必要であり、設備費
が大きくなるという欠点があるばかりでなく、このよう
にして組み立てられた半導体装置は、内部、外部リード
が、組立中に変形して不良となりやすく、工程毎に検査
が必要となり、多大な工数のため、経済的でないという
欠点がある。
【０００７】また、上記第２の従来例では、絶縁基材に
スルーホールを形成することになり、これらスルーホー
ル同士が互いに接触しないようにするためには、リード
を多数配列することが困難であり、このため多ピンとな
るような半導体素子には使用できず、絶縁基材も大きな
面積を有するものになるという欠点がある。
スルーホールを形成することになり、これらスルーホー
ル同士が互いに接触しないようにするためには、リード
を多数配列することが困難であり、このため多ピンとな
るような半導体素子には使用できず、絶縁基材も大きな
面積を有するものになるという欠点がある。
【０００８】上記第３の従来例では、実装において現在
主流となっている赤外線リフロー方式による半田付けが
できないため、実装メーカに多大な工数が必要になると
いう欠点があり、さらにこのリードフレームの特徴であ
る柔軟性を持った材質構成のため、フレーム自体の保持
力が弱く、接続後の金線が工程搬送間の震動で変形を起
こしてしまい、品質検査及び除去に多大な工数が必要と
なり、不良廃棄製品費用も多大となる欠点があるばかり
でなく、このリードフレームはテープエイディドボンデ
ィング用フィルムと同様の構成で製造されるため、リー
ドフレームが高価となる欠点がある。
主流となっている赤外線リフロー方式による半田付けが
できないため、実装メーカに多大な工数が必要になると
いう欠点があり、さらにこのリードフレームの特徴であ
る柔軟性を持った材質構成のため、フレーム自体の保持
力が弱く、接続後の金線が工程搬送間の震動で変形を起
こしてしまい、品質検査及び除去に多大な工数が必要と
なり、不良廃棄製品費用も多大となる欠点があるばかり
でなく、このリードフレームはテープエイディドボンデ
ィング用フィルムと同様の構成で製造されるため、リー
ドフレームが高価となる欠点がある。
【０００９】本発明では、以上の諸欠点を解決すべく、
次の課題を掲げる。
次の課題を掲げる。
【００１０】（１）外部リードの折り曲げ加工をしない
ようにすること。
ようにすること。
【００１１】（２）折り曲げ加工に必要な金型や工数等
を省略できるようにすること。
を省略できるようにすること。
【００１２】（３）多ピン構成のリードにも対応できる
ようにすること。
ようにすること。
【００１３】（４）半導体装置の外形を小さくするこ
と。
と。
【００１４】（５）赤外線リフロー方式による半田付け
ができるようにすること。
ができるようにすること。
【００１５】（６）機械的な外部震動に強いこと。
【００１６】（７）内部リードの変形を生じないこと。
【００１７】（８）内部リードの変形による金線の接続
不良を生じないこと。
不良を生じないこと。
【００１８】（９）変形による検査工数や不良廃棄費用
等の経済的負担が大きくならないようにすること。
等の経済的負担が大きくならないようにすること。
【００１９】（１０）実装メーカに対する実装時のしに
くさから実装工数が多大にならないようにすること。
くさから実装工数が多大にならないようにすること。
【００２０】（１１）実装時の検査が自動判別機で容易
に行えるように、外部リードを形成すること。
に行えるように、外部リードを形成すること。
【００２１】
【課題を解決するための手段】本発明の構成は、絶縁基
板の一主表面に半導体素子を固着し、前記一主表面に形
成された配線と前記半導体素子のパッドとをそれぞれワ
イヤーで接続し、前記半導体素子、前記ワイヤー、前記
配線の一部をモールド樹脂で覆った半導体装置におい
て、前記配線は前記一主表面から前記基板の側面を経て
前記基板の他主表面に延在して外部リードをなし、前記
基板の他主表面には凹部が形成されていることを特徴と
し、特に前記凹部には、この半導体装置を固着するため
の接着剤が設けられていることを特徴とする。
板の一主表面に半導体素子を固着し、前記一主表面に形
成された配線と前記半導体素子のパッドとをそれぞれワ
イヤーで接続し、前記半導体素子、前記ワイヤー、前記
配線の一部をモールド樹脂で覆った半導体装置におい
て、前記配線は前記一主表面から前記基板の側面を経て
前記基板の他主表面に延在して外部リードをなし、前記
基板の他主表面には凹部が形成されていることを特徴と
し、特に前記凹部には、この半導体装置を固着するため
の接着剤が設けられていることを特徴とする。
【００２２】また本発明の構成は、半導体素子が一主表
面に固着される絶縁基板の前記一主表面の配線が側面を
経て他主表面にまで延在してなる外部リードを形成する
工程を備えた半導体装置の製造方法において、前記側面
の配線は、前記絶縁基板を含む原基板に前記外部リード
に対応したスルーホール群を形成して、その孔内側面に
導体層を形成し、次にこのスルーホールを部分切断して
除去することにより得られることを特徴とし、特に前記
スルーホールの部分切断は、前記原基板の枠と前記絶縁
基板との間の溝の切断と同時に行うことを特徴とする。
面に固着される絶縁基板の前記一主表面の配線が側面を
経て他主表面にまで延在してなる外部リードを形成する
工程を備えた半導体装置の製造方法において、前記側面
の配線は、前記絶縁基板を含む原基板に前記外部リード
に対応したスルーホール群を形成して、その孔内側面に
導体層を形成し、次にこのスルーホールを部分切断して
除去することにより得られることを特徴とし、特に前記
スルーホールの部分切断は、前記原基板の枠と前記絶縁
基板との間の溝の切断と同時に行うことを特徴とする。
【００２３】
【実施例】図１，図２は本発明の一実施例の半導体装置
を示すそれぞれ斜視図、断面図である。
を示すそれぞれ斜視図、断面図である。
【００２４】図１，図２において、この実施例の半導体
装置は、絶縁基板１の一主表面に直接半導体素子４が固
着され、この一主表面に形成された金等の貴金属メッキ
の配線２と半導体素子４のパッドとがそれぞれ金線５で
ボンディングされ、これら金線５，半導体素子４，配線
２の内端（内部リードに相当）を少なくとも覆うモール
ド樹脂３が形成される。一主表面上の配線２は、絶縁基
板１の側面を経て、他主表面上にまで伸びて、外部リー
ドを形成する。外部リード間を除く他主表面のうち配線
２のない表面は凹部が形成され、これは実装時の固着力
等を良好にするため必要である。上記配線２は、図２の
両側面の紙面と垂直の方向にそれぞれ多数配列され、い
わゆる外部リードをなしている。このような多数の配線
２は、外部リード同士を連結するように一枚の絶縁基板
１に形成されているから、従来のような変形をする心配
はない。
装置は、絶縁基板１の一主表面に直接半導体素子４が固
着され、この一主表面に形成された金等の貴金属メッキ
の配線２と半導体素子４のパッドとがそれぞれ金線５で
ボンディングされ、これら金線５，半導体素子４，配線
２の内端（内部リードに相当）を少なくとも覆うモール
ド樹脂３が形成される。一主表面上の配線２は、絶縁基
板１の側面を経て、他主表面上にまで伸びて、外部リー
ドを形成する。外部リード間を除く他主表面のうち配線
２のない表面は凹部が形成され、これは実装時の固着力
等を良好にするため必要である。上記配線２は、図２の
両側面の紙面と垂直の方向にそれぞれ多数配列され、い
わゆる外部リードをなしている。このような多数の配線
２は、外部リード同士を連結するように一枚の絶縁基板
１に形成されているから、従来のような変形をする心配
はない。
【００２５】ここで、半導体素子４は、絶縁基板１の一
主表面に直接固着されているが、半導体素子４の裏面を
所定電位にバイアスして使用したい場合には、絶縁基板
の主表面に一本の配線２を伸ばし、これをいわゆる「ア
イランド」形状となし、この上に導電性接着剤で半導体
素子４を固着し、必要なバイアスはこの配線２を介して
外部から印加される。
主表面に直接固着されているが、半導体素子４の裏面を
所定電位にバイアスして使用したい場合には、絶縁基板
の主表面に一本の配線２を伸ばし、これをいわゆる「ア
イランド」形状となし、この上に導電性接着剤で半導体
素子４を固着し、必要なバイアスはこの配線２を介して
外部から印加される。
【００２６】この半導体装置は、主表面に配線２に対向
して配線パターンが形成された実装基板（図示していな
い）上に、半田リフロー方法等により、表面実装され
る。
して配線パターンが形成された実装基板（図示していな
い）上に、半田リフロー方法等により、表面実装され
る。
【００２７】絶縁基板１の他主表面の凹部は、その深さ
が０．１２５ｍｍ程度で、実装基板と固着する接着剤が
この中に入ることにより、より強固な固着力が得られ
る。この凹部は絶縁基板１が露出しているが、配線２と
は別の導体層であってもよい。この半導体装置は、側面
を含む配線２と上記凹部とで、実装基板に固着される。
外部リードとなる配線２は、銅に金等の貴金属メッキが
施されるが、金を素材としてもよい。
が０．１２５ｍｍ程度で、実装基板と固着する接着剤が
この中に入ることにより、より強固な固着力が得られ
る。この凹部は絶縁基板１が露出しているが、配線２と
は別の導体層であってもよい。この半導体装置は、側面
を含む配線２と上記凹部とで、実装基板に固着される。
外部リードとなる配線２は、銅に金等の貴金属メッキが
施されるが、金を素材としてもよい。
【００２８】図２における絶縁基板１の幅（両側面間）
は６．５５ｍｍ，これと直交する奥行５．２ｍｍ，その
厚さ０．５ｍｍで、他方裏面の配線２の長さ０．６ｍ
ｍ，配線２の幅は一様で０．４ｍｍ，配線２の絶縁基板
１の間隔は０．８７ｍｍである。
は６．５５ｍｍ，これと直交する奥行５．２ｍｍ，その
厚さ０．５ｍｍで、他方裏面の配線２の長さ０．６ｍ
ｍ，配線２の幅は一様で０．４ｍｍ，配線２の絶縁基板
１の間隔は０．８７ｍｍである。
【００２９】モールド樹脂３の幅は、絶縁基板１の幅と
同等となるまで、大きい寸法であってもよい。
同等となるまで、大きい寸法であってもよい。
【００３０】この半導体装置は、実装基板上に、他主表
面及び側面部分の外部リードと半田で固着されるが、よ
り好ましくは凹部と実装基板との間に接着剤を設けてこ
の接着力により補強する。この補強用接着剤は、半導体
装置を実装基板上に半田固定する前に、仮固定のために
用いることもでき、この場合は作業性が向上する。凹部
にあらかじめ、接着剤が設けられた場合には、この表面
を剥離の容易なシール等で一時覆っておくことが好まし
い。
面及び側面部分の外部リードと半田で固着されるが、よ
り好ましくは凹部と実装基板との間に接着剤を設けてこ
の接着力により補強する。この補強用接着剤は、半導体
装置を実装基板上に半田固定する前に、仮固定のために
用いることもでき、この場合は作業性が向上する。凹部
にあらかじめ、接着剤が設けられた場合には、この表面
を剥離の容易なシール等で一時覆っておくことが好まし
い。
【００３１】この実施例で示した上記寸法は、各寸法の
２倍もしくは３倍までの寸法であってもよい。
２倍もしくは３倍までの寸法であってもよい。
【００３２】以上の半導体装置の一製造方法を、以下に
説明する。
説明する。
【００３３】図１，図２で示した半導体装置の一製造方
法を示す図３乃至図１１の平面図ないし断面図を参照す
ると、まず図３において、原絶縁基板１′の両主表面に
銅箔６の施された材料が用意される。
法を示す図３乃至図１１の平面図ないし断面図を参照す
ると、まず図３において、原絶縁基板１′の両主表面に
銅箔６の施された材料が用意される。
【００３４】この材料からなる原絶縁基板１は、唯一つ
の半導体素子に対応したいわゆる単位素子のみが図示さ
れており、実際にはこのような単位素子の絶縁基板が左
右に連続して存在し、多数の半導体装置を連続的に製造
するように配置されている。
の半導体素子に対応したいわゆる単位素子のみが図示さ
れており、実際にはこのような単位素子の絶縁基板が左
右に連続して存在し、多数の半導体装置を連続的に製造
するように配置されている。
【００３５】この原絶縁基板１′の材質は、少なくとも
摂氏１５０度以上の耐熱性が要求されるため、熱硬化性
樹脂等の材質が好ましい。
摂氏１５０度以上の耐熱性が要求されるため、熱硬化性
樹脂等の材質が好ましい。
【００３６】尚、この銅箔６は、次の図４の工程での厚
い無電解銅を行う場合には、必要としないこともある。
い無電解銅を行う場合には、必要としないこともある。
【００３７】次に図４に示すように、製造時のこの基板
１の送り穴であり、また位置合わせとして後立つピン穴
を一個（または両端に二個）設けられる。次に必要な外
部リードの本数の同数のスルーホール７が設けられる。
このピン穴１０，スルーホール７の形成は、電気ドリル
やレーザー光線等が用いられる。次に、この状態の原絶
縁基板１′に無電解銅めっきを全表面に施すと、スルー
ホール７の穴の側面にもこの銅めっきが施される。ピン
穴１０は、必ずしも銅めっきが必要ではない。
１の送り穴であり、また位置合わせとして後立つピン穴
を一個（または両端に二個）設けられる。次に必要な外
部リードの本数の同数のスルーホール７が設けられる。
このピン穴１０，スルーホール７の形成は、電気ドリル
やレーザー光線等が用いられる。次に、この状態の原絶
縁基板１′に無電解銅めっきを全表面に施すと、スルー
ホール７の穴の側面にもこの銅めっきが施される。ピン
穴１０は、必ずしも銅めっきが必要ではない。
【００３８】次に図５に示すように、半導体素子とワイ
ヤーで電気的接続をとるための内、外リードとなる配線
２２を形成するため、まずこの配線２２となる表面及び
穴の側面並びに裏主表面の配線２２となる表面以外をレ
ジストでマスキングして、上記表面に金等の貴金属めっ
きを施す。次にこのレジストを除去して、上記表面を逆
マスキングして、不要部分の無電解銅めっきを、エッチ
ング除去する。この状態では、配線２２は主表面から穴
の側面を経て裏主表面まで延在している。
ヤーで電気的接続をとるための内、外リードとなる配線
２２を形成するため、まずこの配線２２となる表面及び
穴の側面並びに裏主表面の配線２２となる表面以外をレ
ジストでマスキングして、上記表面に金等の貴金属めっ
きを施す。次にこのレジストを除去して、上記表面を逆
マスキングして、不要部分の無電解銅めっきを、エッチ
ング除去する。この状態では、配線２２は主表面から穴
の側面を経て裏主表面まで延在している。
【００３９】次に図６に示すように、図５の点線２１に
沿って、金型又はリュータ等により、切断加工する。こ
こで、溝２０は、枠１１と後工程で切断し易く、かつ切
断時のストレスで、モールド樹脂の気密性がそこなわれ
るのを防止するため、四箇所に設けられる。また、この
切断は、スルーホール７も切り落すことになるが、スル
ーホール７の穴の側面のうち、配線２２と連続した部分
だけは切断されずに残すように、あらかじめ金型が製作
されている。切り落された部分は、不要な部分であり、
これにより絶縁基板１が形成され、半導体装置としての
平面形状がより小型となる。この溝２０は、スルーホー
ル７，ピン穴１０の形成前でなく、形成後に設けられる
ことが、上記穴加工を精度良く製作する上で好ましい。
また、溝２０の形成は、スルーホール７の部分切断と同
時に形成できるように、共通の金型で構成することが、
工程数を増加させない上で、また切断加工精度を向上さ
せる上で、好ましい。
沿って、金型又はリュータ等により、切断加工する。こ
こで、溝２０は、枠１１と後工程で切断し易く、かつ切
断時のストレスで、モールド樹脂の気密性がそこなわれ
るのを防止するため、四箇所に設けられる。また、この
切断は、スルーホール７も切り落すことになるが、スル
ーホール７の穴の側面のうち、配線２２と連続した部分
だけは切断されずに残すように、あらかじめ金型が製作
されている。切り落された部分は、不要な部分であり、
これにより絶縁基板１が形成され、半導体装置としての
平面形状がより小型となる。この溝２０は、スルーホー
ル７，ピン穴１０の形成前でなく、形成後に設けられる
ことが、上記穴加工を精度良く製作する上で好ましい。
また、溝２０の形成は、スルーホール７の部分切断と同
時に形成できるように、共通の金型で構成することが、
工程数を増加させない上で、また切断加工精度を向上さ
せる上で、好ましい。
【００４０】図６のＡ−Ａ′線の断面図を示す図７を参
照すると、裏主表面に凹部８があらかじめ形成されてい
るか、もしくは図６の工程の前後に形成される。２の凹
部８の加工方法は、フライス加工方法や金型であらかじ
め製造する方法等による。この凹部８の形成は、完成後
の半導体装置の裏主表面に、基板実装時の仮止め用の接
着剤を塗布するスペースを得るためである。
照すると、裏主表面に凹部８があらかじめ形成されてい
るか、もしくは図６の工程の前後に形成される。２の凹
部８の加工方法は、フライス加工方法や金型であらかじ
め製造する方法等による。この凹部８の形成は、完成後
の半導体装置の裏主表面に、基板実装時の仮止め用の接
着剤を塗布するスペースを得るためである。
【００４１】この後、図８に示す様に、エッチングにて
形成された内外リードとなる配線２２の銅箔６の表面に
貴金属メッキ２を施す。この場合貴金属は、金、パラジ
ウム、及びそれらの合金を用いるが、この際貴金属メッ
キ材料が高価なため０．１μｍから０．３μｍに押える
のが普通である。そのためには、貴金属メッキ２の下に
ニッケルメッキ（図中表示無し）を１μｍ以上施すのが
一般的である。このニッケルメッキは、銅箔６の拡散防
止と、金線６を接続する際の熱による絶縁基板１の軟化
の影響で超音波震動が逃げることを防止する効果が得ら
れる。
形成された内外リードとなる配線２２の銅箔６の表面に
貴金属メッキ２を施す。この場合貴金属は、金、パラジ
ウム、及びそれらの合金を用いるが、この際貴金属メッ
キ材料が高価なため０．１μｍから０．３μｍに押える
のが普通である。そのためには、貴金属メッキ２の下に
ニッケルメッキ（図中表示無し）を１μｍ以上施すのが
一般的である。このニッケルメッキは、銅箔６の拡散防
止と、金線６を接続する際の熱による絶縁基板１の軟化
の影響で超音波震動が逃げることを防止する効果が得ら
れる。
【００４２】この図８の工程で行う貴金属めっきは、上
記図５の工程で施した場合には、省略されてもよいが、
図５で示した工程で貴金属めっきを行わなかった場合に
は、この工程は必要不可欠である。
記図５の工程で施した場合には、省略されてもよいが、
図５で示した工程で貴金属めっきを行わなかった場合に
は、この工程は必要不可欠である。
【００４３】次に図９に示すように、絶縁基板１の露出
した主表面部分に、半導体素子４を熱硬化性樹脂系接着
剤にて搭載し、その後半導体素子４の電極部を、リード
表面の貴金属メッキ２部へ金線５にて接続した後、図１
０に示す様に、半導体素子４と金線５を保護する目的で
モールド樹脂３を施す。その後図１１に示す様に、枠１
１を金型等で切り放し、半導体装置が得られる。
した主表面部分に、半導体素子４を熱硬化性樹脂系接着
剤にて搭載し、その後半導体素子４の電極部を、リード
表面の貴金属メッキ２部へ金線５にて接続した後、図１
０に示す様に、半導体素子４と金線５を保護する目的で
モールド樹脂３を施す。その後図１１に示す様に、枠１
１を金型等で切り放し、半導体装置が得られる。
【００４４】本発明の半導体装置の他の製造方法を示す
リードフレームの斜視図を示す図１２を参照すると、こ
のリードフレームは配線２２の内部リード部分が放射状
とならず、すべて平行形状となって配列されており、原
絶縁基板１′は配線２２のコの時の外部リード部分を除
いて、すべて薄く加工されているが、点線２５で示した
線より外側の枠１１の厚さを上記外部リード部分と共通
とすれば、点線２５の線で切断し易いという効果があ
る。
リードフレームの斜視図を示す図１２を参照すると、こ
のリードフレームは配線２２の内部リード部分が放射状
とならず、すべて平行形状となって配列されており、原
絶縁基板１′は配線２２のコの時の外部リード部分を除
いて、すべて薄く加工されているが、点線２５で示した
線より外側の枠１１の厚さを上記外部リード部分と共通
とすれば、点線２５の線で切断し易いという効果があ
る。
【００４５】図１３は、以上のように図１乃図１２で示
したように製造された半導体装置を実装基板に実装した
状態を示す断面図である。図１３において、半導体装置
３０の外部リード３１は、実装基板４０の主表面上の配
線４１と半田で固着されており、この実施例では凹部内
の接着剤は除去されている。
したように製造された半導体装置を実装基板に実装した
状態を示す断面図である。図１３において、半導体装置
３０の外部リード３１は、実装基板４０の主表面上の配
線４１と半田で固着されており、この実施例では凹部内
の接着剤は除去されている。
【００４６】外部リード３１の側面にも上記めっきが施
されていることで、実装時メニスカス５０が形成され、
このため実装状態（半田付けされているか否か）の検査
を自動判別機で容易に検査でき、検査工数を低減できる
という効果がある。
されていることで、実装時メニスカス５０が形成され、
このため実装状態（半田付けされているか否か）の検査
を自動判別機で容易に検査でき、検査工数を低減できる
という効果がある。
【００４７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、上記課題が解決され、特にリードフレームの基材
に樹脂系材質を使用した場合組立時の外力を受けてもリ
ードが変形しない為、組立歩留が向上し、また同じ理由
からコプラナリティの安定した製品を供給できるため、
高価な検査機器が不要という経済的効果があり、また組
立工程にて、リードフレーム自体に曲げ加工を行なわな
い為、曲げ工程が削除されることによる工数削減、及び
曲げ金型やプレス装置等の高額設備が不要であり、原価
低減できるという効果もある。
れば、上記課題が解決され、特にリードフレームの基材
に樹脂系材質を使用した場合組立時の外力を受けてもリ
ードが変形しない為、組立歩留が向上し、また同じ理由
からコプラナリティの安定した製品を供給できるため、
高価な検査機器が不要という経済的効果があり、また組
立工程にて、リードフレーム自体に曲げ加工を行なわな
い為、曲げ工程が削除されることによる工数削減、及び
曲げ金型やプレス装置等の高額設備が不要であり、原価
低減できるという効果もある。
【００４８】また、リード表面に予め貴金属メッキを施
しているため、組立途中に半田メッキ等を施す工程が不
要となり、生産ラインを構築する際、簡素化でき大幅な
投資削減が可能となり経済的であり、更にリードフレー
ム製造工程において、スルーホールを設けてから無電解
銅メッキを施し、その上に貴金属メッキを施すことによ
り、外部リードの先端側面にもメッキが施されることに
なり、これが半田実装した際にフィレットを確実に形成
できる条件となる。このフィレットは、実装ユーザが実
装検査を行なうのに膨大な工数を要していたため、レー
ザ光を利用した自動検査装置に置き変わってきたが、こ
の自動検査装置が、フィレットの有る無しにて判別する
ため、絶対必要な要素となっている。このフィレット
が、確実に形成できるという利点を有する。
しているため、組立途中に半田メッキ等を施す工程が不
要となり、生産ラインを構築する際、簡素化でき大幅な
投資削減が可能となり経済的であり、更にリードフレー
ム製造工程において、スルーホールを設けてから無電解
銅メッキを施し、その上に貴金属メッキを施すことによ
り、外部リードの先端側面にもメッキが施されることに
なり、これが半田実装した際にフィレットを確実に形成
できる条件となる。このフィレットは、実装ユーザが実
装検査を行なうのに膨大な工数を要していたため、レー
ザ光を利用した自動検査装置に置き変わってきたが、こ
の自動検査装置が、フィレットの有る無しにて判別する
ため、絶対必要な要素となっている。このフィレット
が、確実に形成できるという利点を有する。
【図１】本発明の一実施例の半導体装置を示す斜視図で
ある。
ある。
【図２】図１の半導体装置の断面図である。
【図３】本発明の半導体装置の一製造方法で用意される
原絶縁基板を示す平面図である。
原絶縁基板を示す平面図である。
【図４】図３の基板の孔加工を施した状態を示す平面図
である。
である。
【図５】図４の基板に配線を形成した状態を示す平面図
である。
である。
【図６】図５の基板を切断加工した状態を示す平面図で
ある。
ある。
【図７】図５の基板のＡ−Ａ′線の断面図である。
【図８】図７の基板をめっきした状態を示す断面図であ
る。
る。
【図９】図８の基板に半導体素子等を固着した状態を示
す平面図である。
す平面図である。
【図１０】図９の基板にモールド樹脂を施した状態を示
す平面図である。
す平面図である。
【図１１】図１０の基板において枠を切断除去した状態
を示す平面図である。
を示す平面図である。
【図１２】本発明の他の実施例の半導体装置で使用され
る原絶縁基板の切断除去された状態を示す斜視図であ
る。
る原絶縁基板の切断除去された状態を示す斜視図であ
る。
【図１３】本発明の実施例の半導体装置の一実施例の状
態を示す側面図である。
態を示す側面図である。
【符号の説明】 １ 絶縁基板 １′ 原絶縁基板 ２，２２ 貴金属メッキの配線 ３ モールド樹脂 ４ 半導体素子 ５ 金線 ６ 銅箔 ７ スルーホール ８ 凹部 ９ 固着部 １０ ピン穴 １１ 枠 ２０ 溝 ３０ 半導体装置 ３１ 外部リード ４０ 実装基板 ４１ 配線 ５０ メニスカス
Claims (2)
- 【請求項１】 絶縁基板の一主表面に半導体素子を固着
し、前記一主表面に形成された配線と前記半導体素子の
パッドとをそれぞれワイヤーで接続し、前記半導体素
子、前記ワイヤー、前記配線の一部をモールド樹脂で覆
った半導体装置において、前記配線は前記一主表面から
前記基板の側面を経て前記基板の他主表面に延在して外
部リードをなし、前記基板の他主表面には、この半導体
装置を実装基板に固着するための接着剤が充填された凹
部が形成されていることを特徴とする半導体装置。 - 【請求項２】半導体素子が一主表面に固着される絶縁基
板の前記一主表面の配線が側面を経て他主表面にまで延
在してなる外部リードを形成する工程を備えた半導体装
置の製造方法において、前記絶縁基板を含む原基板に前
記外部リードに対応したスルーホール群を形成して、そ
の孔内側面に導体層を形成し、次にこのスルーホールを
部分切断して除去することにより前記側面の配線を形成
し、前記基板の他主表面にこの半導体装置を実装基板に
固着するための接着剤充填用凹部を、外部リードをメッ
キするメッキ工程よりも前に設けることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206442A JP2644194B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6206442A JP2644194B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878571A JPH0878571A (ja) | 1996-03-22 |
| JP2644194B2 true JP2644194B2 (ja) | 1997-08-25 |
Family
ID=16523449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6206442A Expired - Fee Related JP2644194B2 (ja) | 1994-08-31 | 1994-08-31 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2644194B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022293B2 (en) | 2004-09-08 | 2011-09-20 | Nippon Kayaku Kabushiki Kaisha | Dye-sensitized photoelectic conversion devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6338547B2 (ja) * | 2015-03-31 | 2018-06-06 | オリンパス株式会社 | 成形回路部品、成形回路部品の製造方法および回路モジュール |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02288252A (ja) * | 1989-04-27 | 1990-11-28 | Nec Corp | 半導体装置 |
| JP2927053B2 (ja) * | 1991-07-05 | 1999-07-28 | 日本電気株式会社 | リードレスチップキャリア型ハイブリッドｉｃ |
-
1994
- 1994-08-31 JP JP6206442A patent/JP2644194B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8022293B2 (en) | 2004-09-08 | 2011-09-20 | Nippon Kayaku Kabushiki Kaisha | Dye-sensitized photoelectic conversion devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0878571A (ja) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
| KR100548093B1 (ko) | 반도체 장치의 제조 방법 | |
| US6020218A (en) | Method of manufacturing ball grid array semiconductor package | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 | |
| US6022763A (en) | Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof | |
| JPH06252334A (ja) | 半導体装置 | |
| JPH01120856A (ja) | リードフレーム | |
| JP2536568B2 (ja) | リ―ドフレ―ム | |
| JPH05326744A (ja) | リードレスタイプの半導体パッケージおよびその実装方法 | |
| JPH08130267A (ja) | 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH01119045A (ja) | リードフレーム | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 | |
| JP2773707B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP2689956B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10199899A (ja) | 半導体装置の製造方法 | |
| JPH06295972A (ja) | ハイブリッドｉｃのリードフレームの位置決め構造及びハイブリッドｉｃの製造方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JPH07111309A (ja) | リードフレーム及びその製造方法 | |
| JPH05315531A (ja) | リードフレーム及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970325 |
|
| LAPS | Cancellation because of no payment of annual fees |