JP2689956B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2689956B2 JP2689956B2 JP7149210A JP14921095A JP2689956B2 JP 2689956 B2 JP2689956 B2 JP 2689956B2 JP 7149210 A JP7149210 A JP 7149210A JP 14921095 A JP14921095 A JP 14921095A JP 2689956 B2 JP2689956 B2 JP 2689956B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- electrode
- conductor pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に主表面に半導体素子が固着されたプ
リント配線板の側面に、半割にされたスルーホールによ
る配線電極を形成し、主表面上の配線と裏面の電極とを
この配線電極で接続したいわゆるリードレス・チップ・
キャリア（ＬＣＣ）型のパッケージとその製造方法に関
する。
造方法に関し、特に主表面に半導体素子が固着されたプ
リント配線板の側面に、半割にされたスルーホールによ
る配線電極を形成し、主表面上の配線と裏面の電極とを
この配線電極で接続したいわゆるリードレス・チップ・
キャリア（ＬＣＣ）型のパッケージとその製造方法に関
する。
【０００２】
【従来の技術】従来のＬＣＣと呼ばれるパッケージを備
えた半導体装置の断面図を示す図５を参照すると、通常
ガラス−エポキシの絶縁基板１を基体として、主表面に
導体回路パターン３を形成し、裏面に裏面電極９を形成
する。基板１の側面には、スルーホールを半割りにした
形のスルーホール電極７が形成され、この電極７で導体
回路パターン３と裏面電極９との接続を行っている。
えた半導体装置の断面図を示す図５を参照すると、通常
ガラス−エポキシの絶縁基板１を基体として、主表面に
導体回路パターン３を形成し、裏面に裏面電極９を形成
する。基板１の側面には、スルーホールを半割りにした
形のスルーホール電極７が形成され、この電極７で導体
回路パターン３と裏面電極９との接続を行っている。
【０００３】基板１の主表面には半導体素子２が固着さ
れ、素子２の表面のパッドと導体回路パターン３とが、
ワイヤ４でボンディングされる。基板の主表面に、半導
体素子２を取り囲むように、絶縁性の枠１８が固着され
る。次に、この枠１８内に封止樹脂５をポッティングし
て、半導体素子２やワイヤ４等を覆う。
れ、素子２の表面のパッドと導体回路パターン３とが、
ワイヤ４でボンディングされる。基板の主表面に、半導
体素子２を取り囲むように、絶縁性の枠１８が固着され
る。次に、この枠１８内に封止樹脂５をポッティングし
て、半導体素子２やワイヤ４等を覆う。
【０００４】この半導体装置をマザーボードに実装する
場合には、裏面電極９及びスルーホール電極７の一部
を、マザーボード上にあらかじめ形成された配線と、半
田を用いて接続する。
場合には、裏面電極９及びスルーホール電極７の一部
を、マザーボード上にあらかじめ形成された配線と、半
田を用いて接続する。
【０００５】基板１の製造方法を工程順に示す図６の
（ａ）乃至（ｄ）の断面図を参照すると、まず（ａ）に
示すように両主表面に銅箔１４が張られたガラス−エポ
キシの絶縁性の基板１９を用意し、電極形成位置に、少
なくとも一列の多数のスルーホール１５を形成する。次
に（ｂ）に示すように、基板１の露出面全体に銅メッキ
１６を施す。これにより、スルーホール１５の内面にも
銅メッキ１６が形成される。次に、エッチング処理によ
り、（ｃ）に示すように、不要部分の銅箔１４，銅メッ
キ１６を除去して、導体回路パターン３を形成し、この
パターン３に、金等の表面メッキ１７を施している。こ
の表面メッキ１７は（ｄ）の工程の後でもよい。
（ａ）乃至（ｄ）の断面図を参照すると、まず（ａ）に
示すように両主表面に銅箔１４が張られたガラス−エポ
キシの絶縁性の基板１９を用意し、電極形成位置に、少
なくとも一列の多数のスルーホール１５を形成する。次
に（ｂ）に示すように、基板１の露出面全体に銅メッキ
１６を施す。これにより、スルーホール１５の内面にも
銅メッキ１６が形成される。次に、エッチング処理によ
り、（ｃ）に示すように、不要部分の銅箔１４，銅メッ
キ１６を除去して、導体回路パターン３を形成し、この
パターン３に、金等の表面メッキ１７を施している。こ
の表面メッキ１７は（ｄ）の工程の後でもよい。
【０００６】次に（ｄ）に示すように、多数のスルーホ
ール１５の略中央を連続して切断する方向で切断して、
基板を製作している。この切断は、金型を用いたパンチ
ングあるいは丸鋸刃を用いたダイシングにより、行われ
る。以上のように製作された基板１を、図４の半導体装
置に使用する。
ール１５の略中央を連続して切断する方向で切断して、
基板を製作している。この切断は、金型を用いたパンチ
ングあるいは丸鋸刃を用いたダイシングにより、行われ
る。以上のように製作された基板１を、図４の半導体装
置に使用する。
【０００７】この半導体装置の半田実装状態を部分的に
示す図７を参照すると、実装基板２１の表面の実装パッ
ド２２と、裏面電極９とが、半田２０で電気的及び機械
的に接続されるが、半田２０の一部は、スルーホール電
極７にも浸潤するため、半田接続の良否の外観確認が視
認し易いものになっている。
示す図７を参照すると、実装基板２１の表面の実装パッ
ド２２と、裏面電極９とが、半田２０で電気的及び機械
的に接続されるが、半田２０の一部は、スルーホール電
極７にも浸潤するため、半田接続の良否の外観確認が視
認し易いものになっている。
【０００８】
【発明が解決しようとする課題】最近の半導体素子の高
集積化にともない、一つの素子２に対して多くの裏面電
極９が必要となり、必然的に大きな表面積を有する基板
１が必要となる。基板１の大型化により、基板１の厚さ
も大きくなっている。特に、基板１の表面に０．８ｍｍ
程度の深さの凹部を形成し、ここに半導体素子２を固着
したものでは、１．２ｍｍ以上の深さの基板１を用意す
る必要がある。
集積化にともない、一つの素子２に対して多くの裏面電
極９が必要となり、必然的に大きな表面積を有する基板
１が必要となる。基板１の大型化により、基板１の厚さ
も大きくなっている。特に、基板１の表面に０．８ｍｍ
程度の深さの凹部を形成し、ここに半導体素子２を固着
したものでは、１．２ｍｍ以上の深さの基板１を用意す
る必要がある。
【０００９】このような厚い基板１を製作する場合スル
ーホール部分の切断状態を示す図８の斜視図を参照する
と、端面スルーホール電極７の破損事故が少なくなかっ
た。これは、スルーホール切断時に電極７及び基板１の
基体に作用する外部ストレスが、電極７の剥離力として
働くことにより、破損部２３が生じる。破損部２３は、
基板１から剥離したり、電極７が離断したり、パターン
８から分離した形状を呈していた。０．５ｍｍ程度の薄
い基板１では、このような事故が問題となることはなか
った。
ーホール部分の切断状態を示す図８の斜視図を参照する
と、端面スルーホール電極７の破損事故が少なくなかっ
た。これは、スルーホール切断時に電極７及び基板１の
基体に作用する外部ストレスが、電極７の剥離力として
働くことにより、破損部２３が生じる。破損部２３は、
基板１から剥離したり、電極７が離断したり、パターン
８から分離した形状を呈していた。０．５ｍｍ程度の薄
い基板１では、このような事故が問題となることはなか
った。
【００１０】また外観からでは不明であるが、上述した
切断時のストレスにより電極７と基板１との固着力が低
下してしまい、これを実装基板２１に半田付けした後実
際の使用時の外部振動や熱ストレス等により、剥離や亀
裂等が発生することがあった。このような固着力低下の
問題は、半導体装置の製造プロセスの検査で発見できな
いので、厄介である。
切断時のストレスにより電極７と基板１との固着力が低
下してしまい、これを実装基板２１に半田付けした後実
際の使用時の外部振動や熱ストレス等により、剥離や亀
裂等が発生することがあった。このような固着力低下の
問題は、半導体装置の製造プロセスの検査で発見できな
いので、厄介である。
【００１１】このような破損事故を改善する特開昭５９
−９９４７号公報に記載された図９の（ａ），（ｂ）の
断面図を参照すると、まず（ａ）に示すように、スルー
ホール１５内にあらかじめはんだ２４を充填しておき、
その後（ｂ）に示すようにスルーホール１５の略中心部
分で切断して、半田２４の付着状態で切断する方法が示
されている。
−９９４７号公報に記載された図９の（ａ），（ｂ）の
断面図を参照すると、まず（ａ）に示すように、スルー
ホール１５内にあらかじめはんだ２４を充填しておき、
その後（ｂ）に示すようにスルーホール１５の略中心部
分で切断して、半田２４の付着状態で切断する方法が示
されている。
【００１２】しかしながら、切断時のストレスにより、
半田２４の付着した電極７が表面の導体パターン３の端
部から分離してしまう事故が発生した。また実装時の半
田付けの場合、半田２４の量が多く、余分の半田２４が
流出して、短絡事故が生じることも判明した。
半田２４の付着した電極７が表面の導体パターン３の端
部から分離してしまう事故が発生した。また実装時の半
田付けの場合、半田２４の量が多く、余分の半田２４が
流出して、短絡事故が生じることも判明した。
【００１３】特に狭いピッチのスルーホール配列と、ス
ルーホールの内径が小さく、これに対してスルーホール
の長さ即ち基板１の厚さが大きい場合例えば電極ピッチ
０．５ｍｍ，スルーホール内径０．２ｍｍ，基板１厚
１．２ｍｍの場合には、すべてのスルーホール内へ一様
に半田を充填するのは困難であることが判明した。即
ち、このような半田充填方法は、高集積化には不適切で
あることが判明した。
ルーホールの内径が小さく、これに対してスルーホール
の長さ即ち基板１の厚さが大きい場合例えば電極ピッチ
０．５ｍｍ，スルーホール内径０．２ｍｍ，基板１厚
１．２ｍｍの場合には、すべてのスルーホール内へ一様
に半田を充填するのは困難であることが判明した。即
ち、このような半田充填方法は、高集積化には不適切で
あることが判明した。
【００１４】また、上述した切断時のストレスにより、
外観からは不明であるが、すでに電極７と基板１との固
着力が低下してしまっており、実装後に剥離や亀裂等の
致命的な損傷を発生することがあることも判った。
外観からは不明であるが、すでに電極７と基板１との固
着力が低下してしまっており、実装後に剥離や亀裂等の
致命的な損傷を発生することがあることも判った。
【００１５】一方、スルーホールで切断をしない構造を
示す特開平６−５３３４７号公報に記載された図１０の
断面図を参照すると、スルーホール１５を切断せず、そ
の近傍にて切断した基板１が用意される。裏面電極９
は、基板の側面には浸潤しないため、半田２０はこの裏
面のみと実装基板２１の表面のパッド２２とを接続して
いるだけである。このため固着力が弱いばかりでなく、
半田接続の良否を外観から視認することは難しい。ま
た、半田２０がスルーホール１５内に吸い込まれた場合
には、半田不足による接続不良となる。
示す特開平６−５３３４７号公報に記載された図１０の
断面図を参照すると、スルーホール１５を切断せず、そ
の近傍にて切断した基板１が用意される。裏面電極９
は、基板の側面には浸潤しないため、半田２０はこの裏
面のみと実装基板２１の表面のパッド２２とを接続して
いるだけである。このため固着力が弱いばかりでなく、
半田接続の良否を外観から視認することは難しい。ま
た、半田２０がスルーホール１５内に吸い込まれた場合
には、半田不足による接続不良となる。
【００１６】以上のような諸問題点に鑑み、本発明で
は、次の課題を掲げる。 （１）半導体素子の絶縁性基板が厚くなっても、スルー
ホール部分で破損事故がなく切断できるようにするこ
と。 （２）実装基板との半田接続が、電気的及び機械的に良
好に行えるようにすること。 （３）スルーホール内へ半田を付着させなくて済むよう
にすること。 （４）半田接続の良否を外観から視認できるようにする
こと。 （５）半田不足や半田過剰等に起因する接続不良や短絡
事故等が生じず、半田の過不足を吸収し得るような側面
浸潤性を確保すること。 （６）高密度集積化にも適合するようにすること。 （７）裏面電極が、機械的な外部ストレスにより、剥離
しないようにすること。
は、次の課題を掲げる。 （１）半導体素子の絶縁性基板が厚くなっても、スルー
ホール部分で破損事故がなく切断できるようにするこ
と。 （２）実装基板との半田接続が、電気的及び機械的に良
好に行えるようにすること。 （３）スルーホール内へ半田を付着させなくて済むよう
にすること。 （４）半田接続の良否を外観から視認できるようにする
こと。 （５）半田不足や半田過剰等に起因する接続不良や短絡
事故等が生じず、半田の過不足を吸収し得るような側面
浸潤性を確保すること。 （６）高密度集積化にも適合するようにすること。 （７）裏面電極が、機械的な外部ストレスにより、剥離
しないようにすること。
【００１７】（８）実際の使用状態における外部振動や
熱ストレス等によって、剥離や亀裂等の事故が生じない
ようにすること。
熱ストレス等によって、剥離や亀裂等の事故が生じない
ようにすること。
【００１８】
【課題を解決するための手段】本発明の第１の構成は、
半導体素子が所定位置に固着される絶縁性の基板の一主
表面に多数の導体回路パターンが形成され、前記パター
ンに対応して他主表面に裏面電極が形成され、前記パタ
ーンと前記裏面電極とを電気的に接続する側面電極が前
記基板の側面に形成された半導体装置において、前記基
板の内部に、前記側面電極と接するダミー導体パターン
が形成されていることを特徴とする。
半導体素子が所定位置に固着される絶縁性の基板の一主
表面に多数の導体回路パターンが形成され、前記パター
ンに対応して他主表面に裏面電極が形成され、前記パタ
ーンと前記裏面電極とを電気的に接続する側面電極が前
記基板の側面に形成された半導体装置において、前記基
板の内部に、前記側面電極と接するダミー導体パターン
が形成されていることを特徴とする。
【００１９】特に前記基板の厚さが１．２ｍｍ以上であ
ることができ、また前記ダミー導体パターンが、０．１
ｍｍ以上の深さで前記基板の内部に延在していることが
できる。
ることができ、また前記ダミー導体パターンが、０．１
ｍｍ以上の深さで前記基板の内部に延在していることが
できる。
【００２０】本発明の第２の構成は、各々所定の導体パ
ターン及びダミー導体パターンが主表面に形成された絶
縁性の基体間に、樹脂板をはさんで加圧接着する工程
と、両面を貫多数のスルーホールを配列形成した後、ス
ルーホールの内面を含む露出表面に金属メッキを施す工
程と、前記所定の導体パターンのうち不要部分をエッチ
ング除去する工程と、前記多数のスルーホールの略中央
部を包絡する線で切断して、半導体素子が固着される基
板を製作する工程とを備えたことを特徴とする。
ターン及びダミー導体パターンが主表面に形成された絶
縁性の基体間に、樹脂板をはさんで加圧接着する工程
と、両面を貫多数のスルーホールを配列形成した後、ス
ルーホールの内面を含む露出表面に金属メッキを施す工
程と、前記所定の導体パターンのうち不要部分をエッチ
ング除去する工程と、前記多数のスルーホールの略中央
部を包絡する線で切断して、半導体素子が固着される基
板を製作する工程とを備えたことを特徴とする。
【００２１】特に前記樹脂板として、半硬化状態のガラ
ス−エポキシ樹脂板が用いられることを特徴とする。
ス−エポキシ樹脂板が用いられることを特徴とする。
【００２２】
【実施例】本発明の第１の実施例を示す図１の断面図、
及び図１の端面スルーホール電極７の部分を示す図２の
斜視図を参照すると、この実施例の基板１は、ガラス−
エポキシ材等の基体からなる絶縁樹脂に２層の内部導体
を備えており、下面に深さ１．０ｍｍ程度の凹部を形成
し、この凹部の基体の厚さは０．２ｍｍ程度となってお
り、全体として１．２ｍｍ程度の厚さを有する。この凹
部に半導体素子２が固着されており、凹部の低面に形成
された多数の導体回路パターン３′と半導体素子２の多
数のパッドとが各々ボンディングワイヤ４で接続され、
さらにこの凹部は封止樹脂５で覆われている。導体回路
パターン３′は、必要に応じて端面スルーホール電極７
までそのまま導出されるか、あるいは基板１内のスルー
ホール導体を介して上面の導体回路パターン３に接続さ
れている。このパターン３は、２個の電子部品６例えば
半導体素子や、抵抗素子、容量素子等が電気的及び機械
的に接続されている。このパターン３は、必要に応じ
て、ランド８及び側面の電極７を介して裏面電極９に電
気的に接続されている。ここで、電極７は、スルーホー
ルの半割りによって造られる場合が多く、半円柱状のく
ぼみを呈する。
及び図１の端面スルーホール電極７の部分を示す図２の
斜視図を参照すると、この実施例の基板１は、ガラス−
エポキシ材等の基体からなる絶縁樹脂に２層の内部導体
を備えており、下面に深さ１．０ｍｍ程度の凹部を形成
し、この凹部の基体の厚さは０．２ｍｍ程度となってお
り、全体として１．２ｍｍ程度の厚さを有する。この凹
部に半導体素子２が固着されており、凹部の低面に形成
された多数の導体回路パターン３′と半導体素子２の多
数のパッドとが各々ボンディングワイヤ４で接続され、
さらにこの凹部は封止樹脂５で覆われている。導体回路
パターン３′は、必要に応じて端面スルーホール電極７
までそのまま導出されるか、あるいは基板１内のスルー
ホール導体を介して上面の導体回路パターン３に接続さ
れている。このパターン３は、２個の電子部品６例えば
半導体素子や、抵抗素子、容量素子等が電気的及び機械
的に接続されている。このパターン３は、必要に応じ
て、ランド８及び側面の電極７を介して裏面電極９に電
気的に接続されている。ここで、電極７は、スルーホー
ルの半割りによって造られる場合が多く、半円柱状のく
ぼみを呈する。
【００２３】基板１の内部は２層の導体構成となってお
り、このうち第１層目はボンディングワイヤ４と接続さ
れるパターン３′及びダミー導体パターン１０，第２層
目はダミー導体パターン１０のみとなっている。
り、このうち第１層目はボンディングワイヤ４と接続さ
れるパターン３′及びダミー導体パターン１０，第２層
目はダミー導体パターン１０のみとなっている。
【００２４】即ち、スルーホール電極７には、複数のダ
ミー導体パターン１０、もしくは一つのダミー導体パタ
ーン１０及びワイヤ４と接続されるパターン３′が接続
され、この他に、さらにパターン３と裏面電極９とが接
続されている。
ミー導体パターン１０、もしくは一つのダミー導体パタ
ーン１０及びワイヤ４と接続されるパターン３′が接続
され、この他に、さらにパターン３と裏面電極９とが接
続されている。
【００２５】基板１の厚みを略３等分するように、内部
の第１，第２層目の導体が形成されていてもよい。
の第１，第２層目の導体が形成されていてもよい。
【００２６】側面の電極７には、例えば図２にも示した
ようにパターン３に接続されたスルーホールランド８
と、二つのダミー導体パターン１０と、裏面電極９とが
接続されている。ダミー導体パターン１０は、電気的信
号の授受等に利用されてもよいが、ここではそのような
目的では使用されず、電極７と基板１の樹脂部との密着
性を向上させるように、スルーホール電極７を水平面か
ら一様に取り囲むように、０．１ｍｍ以上基板内に延在
し、この厚さは裏面電極９やパターン３等と共通する寸
法でよい。
ようにパターン３に接続されたスルーホールランド８
と、二つのダミー導体パターン１０と、裏面電極９とが
接続されている。ダミー導体パターン１０は、電気的信
号の授受等に利用されてもよいが、ここではそのような
目的では使用されず、電極７と基板１の樹脂部との密着
性を向上させるように、スルーホール電極７を水平面か
ら一様に取り囲むように、０．１ｍｍ以上基板内に延在
し、この厚さは裏面電極９やパターン３等と共通する寸
法でよい。
【００２７】このような構成では、基板１の樹脂部と電
極７及びパターン１０からなる金属部との密着面積を大
きく取っているため、固着力が本来強固となっているだ
けでなく、スルーホールの切断時の応力による固着力の
低下がなく、また実装後における外部振動や熱ストレス
に起因する応力等によっても固着力が低下する心配がな
くなる。特に、基板１が厚い程、この効果は顕著であ
る。
極７及びパターン１０からなる金属部との密着面積を大
きく取っているため、固着力が本来強固となっているだ
けでなく、スルーホールの切断時の応力による固着力の
低下がなく、また実装後における外部振動や熱ストレス
に起因する応力等によっても固着力が低下する心配がな
くなる。特に、基板１が厚い程、この効果は顕著であ
る。
【００２８】このようなダミー導体パターン１０は、２
層に限定されるものではなく、さらに薄い基板では１層
でもよく、さらに厚い基板では３層以上形成してもよ
い。
層に限定されるものではなく、さらに薄い基板では１層
でもよく、さらに厚い基板では３層以上形成してもよ
い。
【００２９】以上の半導体装置の実装方法は、上述した
従来の技術がそのまま利用しえる。実装後に、この半導
体装置に加わるストレスは、裏面電極９に平行な方向と
この電極９に垂直な方向と紙面に垂直な方向とがある
が、そのいずれの方向のストレスに対して、強固な構造
となっている。
従来の技術がそのまま利用しえる。実装後に、この半導
体装置に加わるストレスは、裏面電極９に平行な方向と
この電極９に垂直な方向と紙面に垂直な方向とがある
が、そのいずれの方向のストレスに対して、強固な構造
となっている。
【００３０】図１の基板１の製作方法を工程順に示す図
３の（ａ）、乃至（ｄ）を参照すると、まず（ａ）にお
いて、２枚の両面導体基板１１と接着絶縁樹脂板１３と
を用意する。基板１１は、ガラス−エポキシの絶縁性基
体の両面に、必要に応じてスルーホール導体１２′や所
定の導体パターン１２等が公知技術で形成されたもので
ある。
３の（ａ）、乃至（ｄ）を参照すると、まず（ａ）にお
いて、２枚の両面導体基板１１と接着絶縁樹脂板１３と
を用意する。基板１１は、ガラス−エポキシの絶縁性基
体の両面に、必要に応じてスルーホール導体１２′や所
定の導体パターン１２等が公知技術で形成されたもので
ある。
【００３１】導体パターン１２は、導体回路パターン
３，３′となる部分やダミー導体パターン１０等が、す
でに所定パターンで形成されたものである。
３，３′となる部分やダミー導体パターン１０等が、す
でに所定パターンで形成されたものである。
【００３２】接着絶縁樹脂板１３は、エポキシ樹脂が充
分には硬化していないいわゆるプリプレグと呼ばれる状
態のガラス−エポキシ絶縁板である。この樹脂板１３の
両面に、各々基板１１を用意し、密着して加圧しながら
加熱することにより、エポキシ樹脂が軟化して隙間を埋
め合わせる。その後（ｂ）に示すように、硬化させて、
両面導体基板１１が樹脂板１３と一体化する。
分には硬化していないいわゆるプリプレグと呼ばれる状
態のガラス−エポキシ絶縁板である。この樹脂板１３の
両面に、各々基板１１を用意し、密着して加圧しながら
加熱することにより、エポキシ樹脂が軟化して隙間を埋
め合わせる。その後（ｂ）に示すように、硬化させて、
両面導体基板１１が樹脂板１３と一体化する。
【００３３】次に（ｃ）に示すように、スルーホール１
５を形成する。この際に導体パターン１２も開口するた
め、円形に金属層が除され、内面に導体パターン１２が
露出する。
５を形成する。この際に導体パターン１２も開口するた
め、円形に金属層が除され、内面に導体パターン１２が
露出する。
【００３４】次にスルーホール内面を含む露出表面に無
電解メッキ法等により、銅メッキ１６を施し、表面の導
体を所定のパターンとなるようにエッチングし、さらに
半導体措置が固着されるべき凹部を、座ぐり加工等によ
り形成した後、金属表面に、腐食に強いニッケルや金等
の表面メッキ１７を施す。
電解メッキ法等により、銅メッキ１６を施し、表面の導
体を所定のパターンとなるようにエッチングし、さらに
半導体措置が固着されるべき凹部を、座ぐり加工等によ
り形成した後、金属表面に、腐食に強いニッケルや金等
の表面メッキ１７を施す。
【００３５】尚、上記凹部の形成は、（ａ）の段階で、
すでに形成されていても良い。また、表面メッキ１７
は、（ｄ）の工程の後って行ってもよい。
すでに形成されていても良い。また、表面メッキ１７
は、（ｄ）の工程の後って行ってもよい。
【００３６】最後に（ｄ）に示すように、スルーホール
１５の略中央で、プレス切断やダイミング等の各種切断
方法により、分割することにより、図１の基板を得る。
尚、切断には上述した方法の他にレーザ光を照射しても
良い。
１５の略中央で、プレス切断やダイミング等の各種切断
方法により、分割することにより、図１の基板を得る。
尚、切断には上述した方法の他にレーザ光を照射しても
良い。
【００３７】この時、ダミー導体パターン１０となる導
体パターン１２と、スルーホール１５内の銅メッキ１６
による導体とが、互いに強い接合強度を保持すると共
に、これら金属と樹脂との密着面積が増大しているた
め、切断時のストレスにより破損事故や密着力低下等の
問題が発生することがなく、信頼性の高いパッケージが
完成する。
体パターン１２と、スルーホール１５内の銅メッキ１６
による導体とが、互いに強い接合強度を保持すると共
に、これら金属と樹脂との密着面積が増大しているた
め、切断時のストレスにより破損事故や密着力低下等の
問題が発生することがなく、信頼性の高いパッケージが
完成する。
【００３８】尚、ダミー導体パターン１０の平面形状
は、図２に示したように方形でもよいが、この他にリン
グ状であってもよく、側面から露出しないように部分的
に形成されていてもよいが、０．１ｍｍ以上の深さで前
記基板１の基体の内部に延在していることが好ましい。
は、図２に示したように方形でもよいが、この他にリン
グ状であってもよく、側面から露出しないように部分的
に形成されていてもよいが、０．１ｍｍ以上の深さで前
記基板１の基体の内部に延在していることが好ましい。
【００３９】本発明の第２の実施例の実装状態を示す図
４の断面図を参照すると、この実施例の半導体装置は図
５の断面図と共通するが、基板１に一層のダミー導体パ
ターン１０が形成されている点が相違する。
４の断面図を参照すると、この実施例の半導体装置は図
５の断面図と共通するが、基板１に一層のダミー導体パ
ターン１０が形成されている点が相違する。
【００４０】このダミー導体パターン１０は、図３にお
ける製造方法と同様に、接着絶縁樹脂板を介在させる
か、あるいはこれを介在させないで製作される。この実
施例によれば、ダミー導体パターン１０があるため、上
述した第１の実施例に準じて、実装状態でも信頼性の高
いパッケージが得られる。
ける製造方法と同様に、接着絶縁樹脂板を介在させる
か、あるいはこれを介在させないで製作される。この実
施例によれば、ダミー導体パターン１０があるため、上
述した第１の実施例に準じて、実装状態でも信頼性の高
いパッケージが得られる。
【００４１】特に矢印方向２６の引張り応力に対して、
極めて強くなる。このような引張り応力は、構成部の熱
膨張差に起因するものの他に、外部振動等によるものも
ある。
極めて強くなる。このような引張り応力は、構成部の熱
膨張差に起因するものの他に、外部振動等によるものも
ある。
【００４２】以上第１，第２の実施例の通り、本発明に
よれば、ダミー導体パターンを形成したため、特に１．
２ｍｍ厚以上の基板でも、なんら問題なく製造できるよ
うになった。
よれば、ダミー導体パターンを形成したため、特に１．
２ｍｍ厚以上の基板でも、なんら問題なく製造できるよ
うになった。
【００４３】
【発明の効果】以上説明した通り、本発明によれば、ス
ルーホール電極に接合して、樹脂板内部にダミー導体パ
ターンを設けたので、このパターンがアンカーのような
役割りをはたし、破損や密着力低下等の事故が発生する
ことがなく、このため信頼性が向上するだけでなく、設
計上の自由度が増し、より高密度の半導体装置を提供で
きるようになり、上述した（１）乃至（８）の各課題が
ことごとく達成される。
ルーホール電極に接合して、樹脂板内部にダミー導体パ
ターンを設けたので、このパターンがアンカーのような
役割りをはたし、破損や密着力低下等の事故が発生する
ことがなく、このため信頼性が向上するだけでなく、設
計上の自由度が増し、より高密度の半導体装置を提供で
きるようになり、上述した（１）乃至（８）の各課題が
ことごとく達成される。
【００４４】
【図１】本発明の第１の実施例の断面図である。
【図２】第１の実施例のスルーホール部分の斜視図であ
る。
る。
【図３】（ａ）乃至（ｄ）は第１の実施例の基板の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図４】本発明の第２の実施例を部分的に示す断面図で
ある。
ある。
【図５】第１の従来例の半導体装置を示す断面図であ
る。
る。
【図６】（ａ）乃至（ｄ）は第１の従来例の基板の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図７】第１の従来例の実装状態を示す断面図である。
【図８】第１の従来例の問題点となるスルーホール部分
を示す斜視図である。
を示す斜視図である。
【図９】（ａ），（ｂ）は第２の従来例のスルーホール
部分の製造方法を示す断面図である。
部分の製造方法を示す断面図である。
【図１０】第３の従来例の実装状態を示す断面図であ
る。
る。
１ 基板 ２ 半導体素子 ３，３′ 導体回路パターン ４ ボンディングワイヤ ５，６ 電子部品 ７ 端面スルーホール電極 ８ スルーホールランド ９ 裏面電極 １０ ダミー導体パターン １１ 両面導体基板 １２，１２′ 導体パターン １３ 接着絶縁樹脂板 １４ 銅箔 １５ スルーホール １６ 銅メッキ １７ 表面メッキ １８ 枠 １９ ガラス−エポキシ絶縁板 ２０，２４ 半田 ２１ 実装基板 ２２ 実装パッド ２３ 破損部 ２６ 矢印方向
Claims (5)
- 【請求項１】 半導体素子が所定位置に固着される絶縁
性の基板の一主表面に多数の導体回路パターンが形成さ
れ、前記導体回路パターンに対応して他主表面に裏面電
極が形成され、前記導体回路パターンと前記裏面電極と
を電気的に接続する側面電極が前記基板の側面に形成さ
れた半導体装置において、前記基板の内部に、前記側面
電極と接するダミー導体パターンが形成されていること
を特徴とする半導体装置。 - 【請求項２】 前記基板の厚さが１．２ｍｍ以上である
請求項１記載の半導体装置。 - 【請求項３】 前記ダミー導体パターンが、０．１ｍｍ
以上の深さで前記基板の内部に延在している請求項１記
載の半導体装置。 - 【請求項４】 各々所定の導体パターン及びダミー導体
パターンが主表面に形成された絶縁性の基体間に、樹脂
板をはさんで加圧接着する工程と、両面を貫多数のスル
ーホールを配列形成した後、これらスルーホールの内面
を含む露出表面に金属メッキを施す工程と、前記所定の
導体パターンのうち不要部分をエッチング除去する工程
と、前記多数のスルーホールの略中央部を包絡する線で
切断して、半導体素子が固着される基板を製作する工程
とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項５】 前記樹脂板として、半硬化状態のガラス
−エポキシ樹脂板が用いられる請求項４記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149210A JP2689956B2 (ja) | 1995-06-15 | 1995-06-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7149210A JP2689956B2 (ja) | 1995-06-15 | 1995-06-15 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH098167A JPH098167A (ja) | 1997-01-10 |
| JP2689956B2 true JP2689956B2 (ja) | 1997-12-10 |
Family
ID=15470252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7149210A Expired - Fee Related JP2689956B2 (ja) | 1995-06-15 | 1995-06-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689956B2 (ja) |
-
1995
- 1995-06-15 JP JP7149210A patent/JP2689956B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098167A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| US8222747B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| KR100603799B1 (ko) | 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치 | |
| US5628919A (en) | Methods for producing a chip carrier and terminal electrode for a circuit substrate | |
| US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| KR101376265B1 (ko) | 배선 기판 및 그 제조 방법 | |
| US20050263873A1 (en) | Interposer substrate, semiconductor package and semiconductor device, and their producing methods | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| JP2939727B2 (ja) | ボールグリッドアレイ半導体パッケージ | |
| KR100335454B1 (ko) | 반도체칩 모듈용 다층 회로기판 및 그의 제조방법 | |
| US5661337A (en) | Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP3876250B2 (ja) | 表面実装型半導体電子部品および製造方法 | |
| WO2007040193A1 (ja) | ハイブリッド集積回路装置とその製造方法 | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JP2689956B2 (ja) | 半導体装置およびその製造方法 | |
| JP3105437B2 (ja) | 半導体素子パッケージ及びその製造方法 | |
| JP5779970B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH09129778A (ja) | Ｐｇａ型電子部品用基板 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JP2644194B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |