JP2939727B2 - ボールグリッドアレイ半導体パッケージ - Google Patents

ボールグリッドアレイ半導体パッケージ

Info

Publication number
JP2939727B2
JP2939727B2 JP9052613A JP5261397A JP2939727B2 JP 2939727 B2 JP2939727 B2 JP 2939727B2 JP 9052613 A JP9052613 A JP 9052613A JP 5261397 A JP5261397 A JP 5261397A JP 2939727 B2 JP2939727 B2 JP 2939727B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
semiconductor package
copper foil
bumper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9052613A
Other languages
English (en)
Other versions
JPH09330997A (ja
Inventor
スン キム ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH09330997A publication Critical patent/JPH09330997A/ja
Application granted granted Critical
Publication of JP2939727B2 publication Critical patent/JP2939727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイ（ball grid array ：ＢＧＡ）半導体パッケージに
係るもので、詳しくは、耐湿性及び耐熱性を向上して製
品の信頼性を図り得るＢＧＡ半導体パッケージに関する
ものである。
【０００２】
【従来の技術】近来、多ピンパッケージ中の一つである
ＢＧＡ半導体パッケージは、ＱＦＰ（quad flat packag
e ）よりも通常３倍程広いリード間のピッチを用い、２
倍以上のピンを配列することができるため広く用いられ
ている。
【０００３】且つ、ＱＦＰは、多ピン化に伴いアウトリ
ードの幅が細くなってリードの撓みが発生し、印刷回路
基板にパッケージ表面実装をする時整列及びソルダ量の
調節が難しくなるという短所を有するが、ＢＧＡ半導体
パッケージは、アウトリードを用いずにソルダボールに
て代用するため、前記ＱＦＰの短所を解消することがで
きる。
【０００４】叉、ＢＧＡ半導体パッケージは、ＱＦＰに
比べ半導体チップからソルダボールに至るまでの電気的
経路が短いため、電気的抵抗が減少して電気的特性が優
れている。
【０００５】このような従来のＢＧＡ半導体パッケージ
においては、図６に示すように、基板１上に半導体チッ
プ２が接着剤３により接合され、この半導体チップ２上
に設けられたチップパッド（図示せず）と基板１の内部
に埋設された銅箔配線（図示せず）の一端とが金属ワイ
ヤ４により連結されている。そして、基板１の上面に
は、半導体チップ２及び金属ワイヤ４を覆うように前記
基板１上所定部位がエポキシモールディング樹脂により
成形されたモールディング部５が形成してあり、基板１
の下面には前述した銅箔配線の他端に連結された複数の
ソルダボール６を接合させて構成されている。
【０００６】そして、前記基板１の製造方法は通常の印
刷回路基板（ＰＣＢ）と同様であって、図７に示すよう
に、積層→内層回路形成及び検査→回路表面からの汚染
物除去→積層→ドリル／孔形成→孔洗浄→無電解銅鍍金
→外層回路形成→電気銅鍍金→レジスト剥離→エッチン
グ→ソルダレジスト→外形加工→最終検査を順次行って
所定形状の印刷配線基板（printed wiring board）を製
造するようになっていた。即ち、多層の電気的回路線と
しての銅箔配線（図示せず）を所定パターンに成形して
埋設するため、積層、フォトリソ（photolitho）及びエ
ッチング（etching ）工程を施してＢＧＡ半導体パッケ
ージの基板を製造していた。
【０００７】且つ、このような印刷配線基板を利用した
従来ＢＧＡ半導体パッケージの製造方法を説明すると、
先ず、図８（Ａ）に示すように、ソーイング（sawing）
を施して分離された各半導体チップ２を基板１上中央部
位に接着剤３を用いて接合するダイボンディング工程を
行う。
【０００８】その後、図８（Ｂ）に示すように、前記半
導体チップ２上の各チップパッド（図示せず）と前記基
板１内に埋設された銅箔配線の基板１上面に露出された
一端部（図示せず）とを金属ワイヤ４を用いて電気的に
連結するワイヤボンディング工程を行う。
【０００９】次いで、図８（Ｃ）に示すように、前記半
導体チップ２及び金属ワイヤ４の包含された基板１上面
所定部位が覆われるように、エポキシモールディング樹
脂を用いてモールディング部５を成形するモールディン
グ工程を行い、図８（Ｄ）に示すように、前記基板１内
に埋設された銅箔配線（図示せず）の他端と電気的接続
されるように、複数のソルダボール６を基板１下面に夫
々接合するソルダボールのボンディング工程を行ってＢ
ＧＡ半導体パッケージの製造を終了していた。
【００１０】
【発明が解決しようとする課題】然るに、このような従
来のＢＧＡ半導体パッケージにおいては、基板の上面が
平滑であるため該基板と前記エポキシモールディング樹
脂との接着力が弱くなるという問題点があった。
【００１１】特に、半導体パッケージ用基板は積層して
製造されているため、吸湿率が非常に高く飽和状態にお
いてはパッケージの重量に対し０．３〜０．６％まで至
るようになる。このため、パッケージの性能検査時に、
内部蒸気圧により界面分離（delamination）及びクラッ
ク（crack ）等の現象が継続的に発生してパッケージ検
査の正確度を低下させるという不都合な点があった。
【００１２】且つ、従来のＢＧＡ半導体パッケージは、
図９の断面図および要部拡大図に示すように、基板１と
モールディング部５との間に、界面分離及びクラック７
のような内部構造からの不良現象が発生すると、漸次半
導体チップ及び外部に伝播されるという不都合な点があ
り、たとえば赤外線リフロー（infrared ray reflow；
ＩＲ）検査のような性能検査では、ＪＥＤＥＣ（joint
electron device engineering council) III／IV／Ｖ等
級のような低い評価になっていた。
【００１３】本発明の目的は、基板の積層構造から発生
する界面分離及びクラック等の不良現象を防止して、検
査及び製品の信頼性を向上し得るＢＧＡ半導体パッケー
ジを提供しようとするものである。
【００１４】
【課題を解決するための手段】このため、本発明の請求
項１に係るＢＧＡ半導体パッケージにおいては、請求項
１に係る発明のように、基板上面中央部位に切刻形成さ
れ半導体チップが収納接着される安着溝と、該安着溝の
周囲の前記基板上に形成された複数のクラック防止用バ
ンパーと、該バンパーに隣接させて設けられた複数の孔
部及び溝部と、前記基板内部に埋設された銅箔配線層
と、を備えた半導体パッケージ用基板と、前記安着溝の
底面に接着剤により接合された半導体チップと、該半導
体チップのチップパッドと前記銅箔配線の前記基板上面
に露出した一端 とを連結する複数の金属ワイヤと、前記
基板の下面に接合されると共に、前記銅箔配線の他端に
接続された複数のソルダボールと、を備えると共に、前
記安着溝にポリイミド・イソインドロ・キナゾリンジオ
ンを充填して前記半導体チップを覆い、該ポリイミド・
イソインドロ・キナゾリンジオンを、前記孔及び溝が充
填され、前記半導体チップ及び金属ワイヤが覆われるよ
うに、エポキシモールディング樹脂で覆って成形したモ
ールディング部と、から構成される。
【００１５】このような構成のＢＧＡ半導体パッケージ
では、安着溝に半導体チップが配設されるため、半導体
パッケージの段差が小さくなる。また、モールディング
のときに孔部及び溝部にモールディング樹脂が充填され
て硬化するため、モールディング部と基板との間の結合
力が増大する。さらに、バンパーによってクラックの進
行が防止される。
【００１６】また、ボールグリッドアレイ半導体パッケ
ージのモールディング部を、前記安着溝にポリイミド・
イソインドロ・キナゾリンジオンを充填して前記半導体
チップを覆い、該ポリイミド・イソインドロ・キナゾリ
ンジオンをエポキシモールディング樹脂で覆って形成
し、半導体チップの下部でクラックが発生することを防
止する。
【００１７】そして、請求項２に係る発明では、前記安
着溝の底面積を、前記半導体チップの面積よりも大きく
して、安着溝の底面に半導体チップを接着する。また、
前記バンパーは、請求項３に係る発明のように、銅箔、
エポキシ樹脂、ガラスファイバー、及びソルダレジスト
のうちいずれか１つから形成すればよい。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１に示すように、内部に銅箔配線（図示せず）
が埋設された基板１０の上面中央部位に安着溝１０ａが
切刻形成され、この安着溝１０ａの周囲に複数のクラッ
ク防止用バンパー１６が形成されている。また、バンパ
ー１６に隣接して複数の孔部１７ａ及び溝部１７ｂが夫
々形成されている。
【００１９】安着溝１０ａの底面には、接着剤１１によ
り半導体チップ１２が接合してあり、半導体チップ１２
上面に形成されたチップパッド（図示せず）と基板１０
の上面に露出された前記銅箔配線の一端（図示せず）と
を各金属ワイヤ１３が連結している。
【００２０】そして、基板１０の安着溝１０ａに接合さ
れた半導体チップ１２が覆われるように液状のポリイミ
ド・イソインドロ・キナゾリンジオン（polyimide isoi
ndoro quinazorindion：以下、ＰＩＱと表記する）２０
をコーティングして形成した後、エポキシモールディン
グ樹脂により、金属ワイヤ１３及び半導体チップ１２を
含む基板１０上の所定部位を覆うと共に、孔部１７ａ及
び溝部１７ｂを夫々充填して、モールディング部１４が
形成してある。
【００２１】また、基板１０下面には、露出された銅箔
配線他端に接続された複数のソルダボール１５が接合し
てある。基板１０の製造方法においては、図２に示すよ
うに、積層→内層回路形成及び検査→回路表面汚染物除
去→安着溝形成→積層→ドリル／孔部形成→孔部洗浄→
無電解銅鍍金→外層回路形成→電気銅鍍金→レジスト剥
離→エッチング→ソルダレジスト塗布→バンパー形成→
外形加工／孔部及び溝部形成→最終検査を順次行うよう
になっており、従来方法との差異は、従来方法に加え
て、安着溝１０ａ、孔部１７ａと溝部１７ｂ、及びクラ
ック防止用バンパー１６を夫々形成するようになってい
る点である。
【００２２】即ち、先ず、検査の終った導電回路を基板
１０に積層埋設する以前に基板１０上面中央部位にパン
チング叉はルータ加工（routing ）を施して安着溝１０
ａを形成するが、安着溝１０ａの大きさは、（安着溝の
幅）≧（半導体チップの大きさ）×１．１となるように
形成することが好ましい。
【００２３】且つ、孔部１７ａ及び溝部１７ｂの形成工
程は導電回路の積層後行なうか、叉は、ソルダレジスト
の塗布後外形加工を行うとき穿孔及び切刻形成する。こ
のとき、孔部１７ａの径ＤはＤ≧０．１ｍｍに穿孔形成
することが好ましく、溝１７ｂの深さは基板１０の厚さ
の１／３以上に切刻形成することが好ましい。
【００２４】叉、前記クラック防止用バンパー１６の形
成は、ソルダレジスト、エポキシ樹脂、ポリイミド樹脂
（polyimide resin ）、銅箔、及びガラスファイバー
（glass fiber ）のうちいずれか１つを用いて形成す
る。このとき、前記バンパー１６をソルダレジストによ
り形成する場合は、既存のソルダレジスト塗布工程中ソ
ルダレジストを基板全面に塗布した後、その上にバンパ
ー１６を形成する。また、エポキシ樹脂叉はポリイミド
樹脂により形成する場合は、パッケージの製造工程中デ
ィスペンサーを用いディスペンシング加工してバンパー
１６の形状を形成する。また、銅箔の材質を用いて形成
する場合は、基板１０の製造工程で無電解銅鍍金→外層
回路形成→電気銅鍍金→レジスト剥離の工程中にバンパ
ー１６を形成する。また、ガラスファイバーにて形成す
る場合は、パンチング叉はルータ加工により予め製造さ
れたバンパーを基板１０上に積層接合して形成する。
【００２５】更に、このようにソルダレジスト、エポキ
シ樹脂、ポリイミド樹脂、銅箔、及びガラスファイバー
のうちいずれか１つにより形成するバンパー１６は、
０．１ｍｍ≦（バンパー幅）≦１０ｍｍになるように形
成し、０．１ｍｍ≦（バンパー高さ）≦５ｍｍになるよ
うに形成することが好ましい。
【００２６】そして、このように製造された基板を利用
したＢＧＡ半導体パッケージの製造工程を以下に説明す
る。図３（Ａ）に示すように、上面中央部位に安着溝１
０ａが穿孔形成され、安着溝１０ａの外部基板上に複数
のバンパー１６が形成され、それらバンパー１６に隣接
して複数の孔部１７ａ及び溝部１７ｂが夫々穿孔及び切
刻形成された基板１０を用い、その安着溝１０ａ内底面
上に、図３（Ｂ）に示すように、半導体チップ１２を接
着剤１１によりダイボンディングする。そして、半導体
チップ１２上面の各チップパッド（図示せず）と基板１
０の内部に埋設された銅箔配線（図示せず）の基板上面
に露出した一端とを夫々金属ワイヤ１３により電気的連
結するワイヤボンディング工程を施す。
【００２７】次に、図３（Ｃ）に示すように、基板１０
の安着溝１０ａに接合された半導体チップ１２が覆われ
るように液状のＰＩＱ２０をコーティングして形成した
後、その上を、半導体チップ１２及び金属ワイヤ１３が
包含されるように、エポキシモールディング樹脂で覆い
モールディング部１４を成形するモールディング工程を
施す。また、基板１０下面に露出された銅箔配線（図示
せず）の他端と電気的接続されるように、複数のソルダ
ボール１５を基板１０下面に接合するソルダボンディン
グ工程を施して、本発明に係るＢＧＡ半導体パッケージ
を終了する。
【００２８】このような構成のＢＧＡ半導体パッケージ
では、基板１０に複数の孔部１７ａ及び溝部１７ｂが夫
々穿孔及び切刻形成され、それら孔部１７ａ及び溝部１
７ｂは前記モールディング部１４の成形の際、モールデ
ィング樹脂により充填されて、基板１０とモールディン
グ部１４との結合力を増大させる役割をし、界面分離の
不良発生現象を防止する。
【００２９】各孔部１７ａ及び溝部１７ｂは、図４に示
すように、基板１０内に埋設された銅箔配線１８間の基
板１０を貫通、叉は基板１０上に切刻形成すれば、配線
に影響を与えることもない。
【００３０】また、半導体チップ１２を接着力の強いＰ
ＩＱ２０により一層強く接合させて、クラックの発生現
象を防止するようになっている。即ち、前記ＰＩＱ２０
のコーティング工程は、パッケージの製造工程中ソーイ
ング工程、ダイボンディング工程、及びワイヤボンディ
ング工程を順次行った後、ディスペンシング法叉はスク
リーンプリンティング法により前記半導体チップが覆わ
れるように液状のＰＩＱ２０をコーティングして形成す
る。
【００３１】
【発明の効果】以上説明したように、本発明に係るボー
ルグリッドアレイ半導体パッケージにおいては、基板上
に安着溝を切刻形成し、この安着溝の周囲の基板上にク
ラック防止用バンパーを形成すると共に、基板に複数の
孔部及び溝部を形成して構成されるため、性能検査の際
界面分離及びクラックの発生現象を遮断して製品の信頼
性を向上させることができる。
【００３２】また、安着溝底面に半導体チップを接合し
てパッケージの高さを低くさせ、パッケージを小型化で
きるという効果がある。且つ、半導体チップが覆われる
ようにＰＩＱを用いてコーティングし、ＰＩＱが覆われ
るようにモールディング樹脂で成形を行うようになって
いるため、性能検査の際半導体チップ下部から発生する
クラックを一層厳しく防止して検査及び製品の信頼性を
一層向上し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係るＢＧＡ半導体パッケージ構造を示
した縦断面図
【図２】本発明のＢＧＡ半導体パッケージに適用する基
板の製造工程を示した順序図
【図３】本発明に係るＢＧＡ半導体パッケージの製造工
程を示した縦断面図
【図４】本発明に係る基板に形成された孔部及び溝部を
示した平面図
【図５】本発明に係るＢＧＡ半導体パッケージの構造を
示した縦断面図
【図６】従来のＢＧＡ半導体パッケージの構造を示した
縦断面図
【図７】従来のＢＧＡ半導体パッケージの基板製造工程
を示した順序図
【図８】従来のＢＧＡ半導体パッケージの製造工程を示
した縦断面図
【図９】従来のＢＧＡ半導体パッケージの製造検査時の
界面分離状態を示した説明図
【符号の説明】
１０ 基板 １０ａ 安着溝 １１ 接着剤 １２ 半導体チップ １３ 金属ワイヤ １４ モールディング部 １５ ソルダボール １６ バンパー １７ａ 孔部 １７ｂ 溝部 １８ 銅箔配線 ２０ ＰＩＱ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12,23/28 H01L 23/29,23/31

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】基板上面中央部位に切刻形成され半導体チ
    ップが収納接着される安着溝（１０ａ）と、該安着溝
    （１０ａ）の周囲の前記基板上に形成された複数のクラ
    ック防止用バンパー（１６）と、該バンパー（１６）に
    隣接させて設けられた複数の孔部（１７ａ）及び溝部
    （１７ｂ）と、前記基板内部に埋設された銅箔配線層
    と、を備えた半導体パッケージ用基板（１０）と、 前記安着溝（１０ａ）の底面に接着剤（１１）により接
    合された半導体チップ（１２）と、 該半導体チップ（１２）のチップパッドと前記銅箔配線
    の前記基板（１０）上面に露出した一端とを連結する複
    数の金属ワイヤ（１３）と、 前記基板（１０）の下面に接合されると共に、前記銅箔
    配線の他端に接続された複数のソルダボール（１５）
    と、を備えると共に、 前記安着溝（１０ａ）にポリイミド・イソインドロ・キ
    ナゾリンジオンを充填して前記半導体チップ（１２）を
    覆い、該ポリイミド・イソインドロ・キナゾリンジオン
    を、前記孔（１７ａ）及び溝（１７ｂ）が充填され、前
    記半導体チップ（１２）及び金属ワイヤ（１３）が覆わ
    れるように、エポキシモールディング樹脂で覆って成形
    したモールディング部（１４）を有することを特徴とす
    るボールグリッドアレイ半導体パッケージ。
  2. 【請求項２】前記安着溝（１０ａ）の底面積が、前記半
    導体チップ（１２）の面積よりも大きいことを特徴とす
    る請求項１に記載のボールグリッドアレイ半導体パッケ
    ージ。
  3. 【請求項３】前記バンパー（１６）は、銅箔、エポキシ
    樹脂、ガラスファイバー、及びソルダレジストのうちい
    ずれか１つから形成されることを特徴とする請求項１ま
    たは請求項２に記載のボールグリッドアレイ半導体パッ
    ケージ。
JP9052613A 1996-03-11 1997-03-07 ボールグリッドアレイ半導体パッケージ Expired - Fee Related JP2939727B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960006374A KR100206894B1 (ko) 1996-03-11 1996-03-11 바지에이 패키지
KR6374/1996 1996-03-11

Publications (2)

Publication Number Publication Date
JPH09330997A JPH09330997A (ja) 1997-12-22
JP2939727B2 true JP2939727B2 (ja) 1999-08-25

Family

ID=19452799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9052613A Expired - Fee Related JP2939727B2 (ja) 1996-03-11 1997-03-07 ボールグリッドアレイ半導体パッケージ

Country Status (3)

Country Link
US (1) US5729050A (ja)
JP (1) JP2939727B2 (ja)
KR (1) KR100206894B1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JP3132449B2 (ja) * 1998-01-09 2001-02-05 日本電気株式会社 樹脂外装型半導体装置の製造方法
TW469611B (en) * 1998-03-12 2001-12-21 Delta Electronics Inc Packaging method for electronic device
US6057601A (en) * 1998-11-27 2000-05-02 Express Packaging Systems, Inc. Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
SG115323A1 (en) * 1999-01-12 2005-10-28 Inst Of Microelectronics Enhanced reliability ball grid array package
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
KR100339020B1 (ko) 1999-08-02 2002-05-31 윤종용 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR20010057207A (ko) * 1999-12-20 2001-07-04 박종섭 반도체 더블 칩 패키지
US7026710B2 (en) * 2000-01-21 2006-04-11 Texas Instruments Incorporated Molded package for micromechanical devices and method of fabrication
US6489178B2 (en) 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6503776B2 (en) * 2001-01-05 2003-01-07 Advanced Semiconductor Engineering, Inc. Method for fabricating stacked chip package
JP4727850B2 (ja) * 2001-06-21 2011-07-20 ローム株式会社 半導体電子部品
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US7427813B1 (en) * 2003-11-20 2008-09-23 Altera Corporation Structure, material, and design for assembling a low-K Si die to achieve an industrial grade reliability wire bonding package
TW200612345A (en) * 2004-10-07 2006-04-16 Advanced Flash Memory Card Technology Co Ltd Structure of memory card and producing method thereof
TWI321342B (en) * 2004-11-05 2010-03-01 Altus Technology Inc An integrate circuit chip encapsulation and the method of manufacturing it
KR100771860B1 (ko) * 2004-12-28 2007-11-01 삼성전자주식회사 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법
US8008787B2 (en) * 2007-09-18 2011-08-30 Stats Chippac Ltd. Integrated circuit package system with delamination prevention structure
TW201205745A (en) * 2010-07-23 2012-02-01 Global Unichip Corp Semiconductor packaging structure and the forming method
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP6523039B2 (ja) * 2015-05-13 2019-05-29 株式会社伸光製作所 プリント配線板及びその製造方法
JP7283278B2 (ja) 2019-07-17 2023-05-30 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374457A (en) * 1980-08-04 1983-02-22 Wiech Raymond E Jr Method of fabricating complex micro-circuit boards and substrates
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
EP0424530B1 (en) * 1988-07-08 1996-10-02 Oki Electric Industry Company, Limited Resin-sealed semiconductor device
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5605863A (en) * 1990-08-31 1997-02-25 Texas Instruments Incorporated Device packaging using heat spreaders and assisted deposition of wire bonds
JPH04340750A (ja) * 1991-05-17 1992-11-27 Nec Corp 半導体装置の製造方法
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
WO1995028740A1 (en) * 1994-04-14 1995-10-26 Olin Corporation Electronic package having improved wire bonding capability
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5467253A (en) * 1994-06-30 1995-11-14 Motorola, Inc. Semiconductor chip package and method of forming
US5508556A (en) * 1994-09-02 1996-04-16 Motorola, Inc. Leaded semiconductor device having accessible power supply pad terminals
US5561322A (en) * 1994-11-09 1996-10-01 International Business Machines Corporation Semiconductor chip package with enhanced thermal conductivity

Also Published As

Publication number Publication date
US5729050A (en) 1998-03-17
KR100206894B1 (ko) 1999-07-01
JPH09330997A (ja) 1997-12-22
KR970067818A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
JP2939727B2 (ja) ボールグリッドアレイ半導体パッケージ
JP3147053B2 (ja) 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
KR100687548B1 (ko) 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP3670917B2 (ja) 半導体装置及びその製造方法
US6555416B2 (en) Chip size package semiconductor device and method of forming the same
US20080257597A1 (en) Printed circuit board manufacturing method and printed circuit board
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
US20040150080A1 (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP3866033B2 (ja) 半導体装置の製造方法
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
US7745260B2 (en) Method of forming semiconductor package
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
JP4196606B2 (ja) 配線板の製造方法
US6852572B2 (en) Method of manufacturing semiconductor device
JP3935456B2 (ja) 配線基板の製造方法
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
US6903270B1 (en) Method and structure for securing a mold compound to a printed circuit board
US7355287B2 (en) Semiconductor chip package and method for fabricating the same
JP2007220740A (ja) 半導体装置及びその製造方法
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JP2003163240A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees