KR100339020B1 - 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법 - Google Patents

반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법 Download PDF

Info

Publication number
KR100339020B1
KR100339020B1 KR1019990031717A KR19990031717A KR100339020B1 KR 100339020 B1 KR100339020 B1 KR 100339020B1 KR 1019990031717 A KR1019990031717 A KR 1019990031717A KR 19990031717 A KR19990031717 A KR 19990031717A KR 100339020 B1 KR100339020 B1 KR 100339020B1
Authority
KR
South Korea
Prior art keywords
pcb
cleaning
semiconductor chip
ultraviolet
facility
Prior art date
Application number
KR1019990031717A
Other languages
English (en)
Other versions
KR20010016694A (ko
Inventor
진호태
김희석
김상영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990031717A priority Critical patent/KR100339020B1/ko
Priority to US09/632,079 priority patent/US6392286B1/en
Publication of KR20010016694A publication Critical patent/KR20010016694A/ko
Application granted granted Critical
Publication of KR100339020B1 publication Critical patent/KR100339020B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법에 관한 것으로, 본 발명에서는 PCB의 클리닝 공정을 플라즈마 가스가 아닌 자외선광을 이용하여 달성한다. 이는 종래의 PCB 클리닝 공정이 플라즈마를 이용하여 달성된 것과 비교하면, 매우 상이한 방식이다.
이와 같이, PCB의 클리닝 공정에 자외선광을 이용하는 경우, 생산라인에서는 자외선 램프의 주위환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 자외선 클리닝툴 및 조립설비를 길게 연결하는 PCB 운반용 가이드 벨트를 자유롭게 설치할 수 있으며, 결국, 자외선 클리닝 챔버 및 조립설비를 인-라인 타입으로 구현할 수 있다.
이러한 본 발명의 실시에 따라, 자외선 클리닝 챔버 및 조립설비가 인-라인 타입으로 배치되는 경우, 클리닝 공정이 완료된 각 PCB들은 가이드 벨트를 따라, 그 즉시 본격적인 조립공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들이 조립설비의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.

Description

반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법{system and method for packaging semiconductor chip}
본 발명은 반도체칩을 예컨대, 비지에이(BGA:Ball Grid Array;이하, 'BGA'라 칭함) 타입 또는 파인피치 BGA(FBGA:Fine pitch BGA;이하, 'FBGA'라 칭함) 타입으로 패키징하기 위한 반도체칩 패키징 시스템에 관한 것으로, 좀더 상세하게는 반도체칩을 실장하는 PCB의 클리닝 방식을 개선하여, 클리닝 설비 및 조립설비가 인-라인 타입의 구성을 이룰 수 있도록 유도하고, 이를 통해, PCB가 클리닝 공정을 마치는 즉시 조립설비로 투입될 수 있도록 함으로써, PCB의 클리닝 상태를 장시간 유지시킬 수 있도록 하는 반도체칩 패키징 시스템에 관한 것이다. 더욱이, 본 발명은 이러한 반도체칩 패키징 시스템을 이용한 반도체칩 패키징 방법에 관한 것이다.
최근, 전자·정보기기의 메모리용량이 대용량화되어 감에 따라 디램(DRAM), 에스램(SRAM)과 같은 반도체칩은 점차 고집적화되고 있으며, 이에 맞추어, 반도체칩의 사이즈 또한 점차 대형화되고 있다.
그런데, 이러한 반도체칩의 대형화와 반대로, 반도체칩을 포장하는 패키징 기술은 전자·정보기기의 소형화, 경량화 추세에 따라, 최종 완성되는 반도체칩 패키지의 사이즈를 경박단소화시키는 방향으로 나아가고 있다.
근래에, 반도체칩 패키징 기술이 급격한 발전을 이루면서, 좀더 대형화된 사이즈의 반도체칩을 수용할 수 있으면서도, 자신의 크기는 최소화시킬 수 있는 예컨대, BGA 타입의 반도체 패키지와 같은 표면실장형 반도체 패키지가 개발되고 있으며, 기술의 발전이 거듭되면서, 반도체 패키지의 크기가 반도체칩 크기의 120%에 근접하는 예컨대, FBGA 타입의 반도체 패키지와 같은 칩 스케일형 반도체 패키지가 개발되고 있다.
이러한 종래의 BGA 타입 반도체 패키지의 구조는 예컨대, 미국특허공보 제 5663593 호 '리드 프레임을 갖는 볼 그리드 어레이 패키지(Ball grid array package with lead frame)', 미국특허공보 제 5706178 호 '패키지의 패드솔더 내부에 배치된 비아를 갖는 볼 그리드 어레이 집적회로 패키지(Ball grid arrayintegrated circuit package that has vias located within the solder pads of a package)', 미국특허공보 제 5708567 호 '링 타입 히트싱크를 갖는 볼 그리드 어레이 반도체 패키지(Ball grid array semiconductor package with ring-type heat sink)', 미국특허공보 제 5729050 호 '반도체 패키지 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지(Semiconductor package substrate and ball grid array semiconductor package using same)', 미국특허공보 제 5741729 호 '집적회로용 볼 그리드 어레이 패키지(Ball grid array package for an integrated circuit)', 미국특허공보 제 5748450 호 '더미 볼을 사용한 비지에이 패키지 및 이의 리페어링 방법(BGA package using a dummy ball and a repairing method thereof)', 미국특허공보 제 5796170 호 '볼 그리드 어레이 집적회로 패키지(Ball grid array integrated circuit packages)' 등에 좀더 상세하게 제시되어 있다.
통상, 디아이피(DIP:Dip Insert Package) 타입 반도체 패키지, 에스오제이(SOJ:Surface Out-line J-form package) 타입 반도체 패키지 등의 기존 반도체 패키치들은 리드 프레임을 이용하여 반도체칩과 외부와의 전기적인 통전로를 확보하고 있는데, 이에 반해, 상술한 BGA 타입 반도체 패키지, FBGA 타입 반도체 패키지 등은 리드 프레임과 전혀 다른 매개물, 예컨대, 인쇄회로기판(PCB:Printed Circuit Board;이하, 'PCB'라 칭함)을 이용하여 반도체칩과 외부와의 전기적인 통전로를 확보하고 있다.
상술한 BGA 타입 반도체 패키지, FBGA 타입 반도체 패키지 등에 사용되는 PCB는 통상, 자신의 표면에 피에스알(PSR:Photo Soldering Resister;이하, 'PSR'이라 칭함)이 도포된 구조를 이루고 있다.
그러나, 생산라인에서 이러한 BGA 타입 반도체 패키지, FBGA 타입 반도체 패키지 등을 운용하는 데에는 몇 가지 중대한 문제점이 있다. 이를 설명하면 다음과 같다.
상술한 바와 같이, BGA 타입 반도체 패키지, FBGA 타입 반도체 패키지 등은 상술한 리드 프레임과 전혀 다른 매개물, 예컨대, PCB를 이용하여 반도체칩과 외부와의 전기적인 통전로를 확보하게 된다.
그런데, 이러한 종래의 PCB는 기존의 리드 프레임과 달리, 표면에 PSR이 도포된 구조를 이루고 있기 때문에, 습기를 너무 빨리 빨아들여 변형을 쉽게 일으킨다는 문제점 뿐만아니라, 외부의 오염원에 너무 쉽게 오염된다는 기본적인 문제점을 안고 있다.
이러한 문제점이 상존하는 상태에서, 반도체칩이 BGA 타입 또는 FBGA 타입으로 PCB에 실장되는 경우, 최종 완성되는 BGA 타입 반도체 패키지, FBGA 타입 반도체 패키지 등은 상술한 오염물, PCB의 변형 등의 불량펙터를 원인으로 하여, 반도체칩의 PCB로부터 박리, 와이어와 PCB 리드의 박리, 몰드물과 PCB의 박리 등의 다양한 문제점들을 일으키게 된다. 이러한 문제점들이 지속적으로 야기되는 경우, 결국, 반도체 패키지를 장착한 전자기기의 성능이 현저히 저하되는 매우 중대한 문제점이 야기된다.
종래의 생산라인에서는 이러한 문제점을 미리 방지하기 위하여, 전체 반도체조립공정의 중간 시점, 예컨대, 다이 어태치 공정 전, 와이어 본딩 공정 전, 몰딩공정 전에, PCB 내의 습기를 제거하고, PCB 표면의 오염물질을 제거하는 플라즈마 클리닝 공정을 진행하고 있다.
이 경우, 생산라인에서는 해당 후속공정이 진행되기 이전에 플라즈마 가스가 채워진 챔버 내부로 PCB를 반입시켜, PCB를 플라즈마 가스에 노출시키고, PCB 표면의 오염물과 플라즈마 가스와의 반응을 유도함으로써, PCB 내부에 상존하는 습기, PCB 표면에 흡착된 오염물질 등을 제거하는 작업을 진행한다.
일례로, 생산라인에서는 다이 어태치 공정이 진행되기 직전에, 작업자의 수작업(Manual working)을 통하여, PCB를 플라즈마 챔버에 반입시키고, 플라즈마 클리닝 공정이 완료된 후, 다시 작업자의 수작업을 통하여 PCB를 플라즈마 챔버로부터 반출시키는 공정을 반복하여 진행하게 되며, 이후, 여러 대의 플라즈마 챔버들로부터 반출된 PCB들이 다수의 로트들로 수집되면, 작업자는 이 PCB들을 한꺼번에 다이 어태치 설비에 로딩시킴으로써, 신속한 다이 어태치 공정이 진행될 수 있도록 한다.
통상, 플라즈마를 이용한 PCB의 클리닝 효과는 4시간~6시간이면 사라지는 것이 일반적이기 때문에, 종래의 생산라인에서는 플라즈마 클리닝 공정이 완료되고 4시간~6시간 이내에 각 PCB들이 반도체 조립설비에 투입될 수 있도록 많은 노력을 기울이고 있다.
그러나, 이러한 노력에도 불구하고, 종래의 생산라인에서는 일정 수준 이상의 PCB 클리닝 효과를 제대로 얻지 못하고 있는 실정이다.
이는 종래의 생산라인의 경우, 상술한 바와 같이, 플라즈마 클리닝 공정이 완료되는 즉시 각 PCB들을 본격적인 조립공정에 투입하는 방식을 채택하지 않고, 여러 대의 플라즈마 챔버들로부터 반출된 PCB들을 일정 시간 동안 수집한 후, 수집 완료된 PCB들을 한꺼번에 모아 조립공정에 투입하는 방식을 채택하고 있기 때문이다.
이 경우, 각 PCB들은 플라즈마 클리닝 공정이 완료되는 즉시 본격적인 조립공정에 투입되지 못하고, 다른 PCB들의 수집이 완료될 때까지 장시간 조립설비 외부에서 대기하여야 하는 문제점을 겪게 되며, 결국, 생산라인에서는 PCB들의 클리닝 시점과 본격적인 조립공정의 시점 사이에 많은 시간차, 예컨대, 6시간 이상의 시간차이가 발생하는 문제점을 감수하게 된다.
상술한 바와 같이, 플라즈마를 이용한 PCB의 클리닝 효과는 4시간~6시간이면 사라지는 것이 일반적이기 때문에, 만약, 상술한 문제점으로 인하여, PCB가 조립설비의 외부에서 대기하는 시간이 길어지는 경우, 이전에 진행된 플라즈마 클리닝 효과가 모두 사라짐으로써, PCB는 상술한 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 다시 일으키게 된다.
더욱이, 종래의 생산라인에서는 PCB 클리닝 공정을 일일이 작업자의 수작업을 통해 진행하기 때문에, 상술한 PCB의 대기시간 증가는 더욱 가중된다.
이러한 문제점들을 미리 방지하기 위해서는 클리닝 공정이 완료되는 즉시 PCB들을 조립설비로 투입하면 되겠지만, 이 경우, 생산라인에서는 클리닝 공정이 완료된 PCB를 조립설비로 즉시 투입하는 작업을 전담하는 작업자를 작업영역 내부에 따로 배치하여야 하기 때문에, 전체적인 제품 생산효율이 현저히 저하되는 또 다른 문제점을 감수할 수밖에 없다.
만약, 플라즈마 클리닝 챔버를 조립설비와 인-라인(In-line)으로 배치하면, 이러한 여러 가지 문제점들을 쉽게 해결할 수 있겠지만, 기본적으로 플라즈마 클리닝 공정은 플라즈마 클리닝 챔부의 내부가 밀폐된 상태에서, 고밀도의 진공이 유지되어야 하는 까다로운 조건이 반드시 요구되기 때문에, 현실적으로 클리닝 챔버를 조립설비와 인-라인으로 배치하는 것은 거의 불가능하다.
따라서, 종래의 생산라인에서는 상술한 여러 가지 문제점들을 깊이 인식하면서도, 이에 대한 뚜렷한 대처방안을 마련하지 못하고 있는 실정이다.
따라서, 본 발명의 목적은 PCB의 클리닝 방식을 개선하여, 클리닝 설비 및 조립설비가 인-라인 타입의 구성을 이룰 수 있도록 유도함으로써, PCB가 클리닝 공정을 마치는 즉시 조립설비로 투입될 수 있도록 하는데 있다.
본 발명의 다른 목적은 PCB의 클리닝 시점과 조립시점의 시간차이를 줄임으로써, PCB가 초기의 클리닝 상태를 장시간 유지할 수 있도록 하는데 있다.
본 발명의 또 다른 목적은 PCB의 클리닝 상태를 장시간 유지시킴으로써, PCB가 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 일으키지 않도록 억제시키는데 있다.
본 발명의 또 다른 목적은 클리닝 상태의 지속적인 유지를 통해 PCB의 문제발생을 억제시킴으로써, 반도체칩이 PCB로부터 박리되는 문제점, 와이어와 PCB 리드가 박리되는 문제점, 몰드물과 PCB가 박리되는 문제점 등을 미리 방지시키는데있다.
본 발명의 또 다른 목적은 PCB의 클리닝 공정에 작업자의 개재를 배제시킴으로써, 전체적인 공정효율을 대폭 향상시키는데 있다.
본 발명의 또 다른 목적은 반도체 패키지를 채용한 전자기기의 성능을 정상적으로 유지시키는데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.
도 1은 본 발명의 각 실시예에 따른 반도체칩 패키징 시스템의 전체구조를 도시한 개념도.
도 2는 본 발명의 일실시예에 따른 반도체칩 패키징 시스템을 도시한 예시도.
도 3은 본 발명의 다른 실시예에 따른 반도체칩 패키징 시스템을 도시한 예시도.
도 4는 본 발명의 또 다른 실시예에 따른 반도체칩 패키징 시스템을 도시한 예시도.
상기와 같은 목적을 달성하기 위하여 본 발명에서는 PCB의 클리닝 공정을 플라즈마 가스가 아닌 자외선광을 이용하여 달성한다. 이는 종래의 PCB 클리닝 공정이 플라즈마를 이용하여 달성된 것과 비교하면, 매우 상이한 방식이다.
이러한 자외선을 이용한 클리닝 공정을 진행하기 위하여 본 발명에서는 반도체칩 조립영역 내에 본 발명 특유의 반도체칩 패키징 시스템을 구축한다. 이 반도체칩 패키징 시스템은 로딩부 및 언로딩부를 각기 구비한 상태에서, 일련의 공정순서에 따라 반도체칩 및 PCB를 조립하는 조립설비들과, 이 조립설비들의 각 로딩부에 인-라인으로 배치되며, 상술한 PCB를 자동으로 운반하면서, 해당 PCB로 자외선광을 조사하여, PCB에 상존하는 오염물을 제거하고, 오염물이 제거된 PCB를 조립설비의 로딩부로 로딩시키는 자외선 클리닝툴의 조합으로 이루어진다.
이때, 본 발명의 자외선 클리닝툴은 조립설비들의 각 로딩부와 연결되며, PCB를 조립설비의 로딩부로 운반하는 가이드 벨트과, 가이드 벨트의 상부에 배치되며, PCB로 자외선광을 출력하는 자외선 램프의 조합으로 이루어진다.
종래와 같이, PCB의 클리닝 공정에 플라즈마를 이용하는 경우, 생산라인에서는 챔버의 내부환경을 반드시 진공상태로 유지하여야 하는 부담 때문에, 여러 가지 문제발생을 깊이 인식하면서도, 현실적으로 플라즈마 클리닝 챔버 및 조립설비를 인-라인 타입으로 배치하지 못하였다.
그러나, 본 발명과 같이, PCB의 클리닝 공정에 자외선광을 이용하는 경우, 생산라인에서는 자외선 램프의 주위환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 자외선 클리닝툴 및 조립설비를 길게 연결하는 PCB 운반용 가이드 벨트를 자유롭게 설치할 수 있으며, 결국, 자외선 클리닝 챔버 및 조립설비를 인-라인 타입으로 구현할 수 있다. 이와 같이, 자외선 클리닝 챔버 및 조립설비가 인-라인 타입으로 배치되는 경우, 클리닝 공정이 완료된 각 PCB들은 가이드 벨트를 따라, 그 즉시 본격적인 조립공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들이 조립설비의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.
이러한 본 발명의 경우, 자외선 클리닝 챔버 및 조립설비는 가이드 벨트에 의해 서로 인-라인된 구성을 유지할 수 있기 때문에, 생산라인에서는 클리닝 공정이 완료된 PCB를 자동화된 운반과정을 통해 조립설비로 로딩시킬 수 있으며, 결국, 생산라인에서는 클리닝 공정을 전담하는 작업자를 별도로 배치하여야 하는 부담감을 덜 수 있다.
상술한 본 발명이 달성되는 경우, PCB의 클리닝 시점 및 조립시점의 시간차이가 대폭 줄어들기 때문에, 생산라인에서는 PCB의 초기 클리닝 상태를 장시간 유지시킬 수 있으며, 그 결과, PCB 고유의 문제점, 예컨대, 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 쉽게 해결할 수 있다.
이러한 과정을 통해, PCB의 기능향상이 이루어지면, 결국, 생산라인에서는 반도체칩의 PCB로부터의 박리, 와이어와 PCB 리드의 박리, 몰드물과 PCB의 박리 등의 문제점을 쉽게 해결할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법을 좀더 상세히 설명하면 다음과 같다.
도 1에 도시된 바와 같이, 먼저, 생산라인에서는 본격적인 반도체 조립공정이 진행되기 이전에 전처리 공정, 예컨대, 쏘우잉 공정(Sawing process)을 진행한다. 이 경우, 쏘우잉 설비(80)는 웨이퍼 상부에 배치된 블레이드를 아래로 하강시킨 후, 이 블레이드를 고속으로 회전시킴으로써, 웨이퍼에 배치된 각 반도체칩들을 개별적으로 분리한다.
이러한 쏘우잉 공정이 모두 완료되면, 생산라인에서는 본격적인 조립공정, 예컨대, 다이어태치 공정, 와이어본딩 공정, 몰딩공정 등을 차례로 진행한다.
이때, 도면에 도시된 바와 같이, 생산라인의 각 영역 A, B, C에는 다이어태치 공정, 와이어본딩 공정, 몰딩공정 등을 진행하기 위한 다이어태치 설비(20), 와이어본딩 설비(40), 몰딩설비(60) 등이 분리되어 배치된다. 이 경우, 다이어태치 설비(20), 와이어본딩 설비(40), 몰딩설비(60) 등은 각각 PCB 드라잉/클리닝툴(10), 제 1 PCB 클리닝툴(30), 제 2 PCB 클리닝툴(50) 등을 자신의인접부에 인-라인 타입으로 배치함으로써, 본 발명의 각 실시예에 따른 반도체칩 패키징 시스템을 구성한다.
여기서, 생산라인의 영역 A에 배치된 본 발명의 일실시예에 따른 반도체칩 패키징 시스템은 도 2에 도시된 바와 같이, 로딩부 및 언로딩부를 구비한 상태에서, 반도체칩을 PCB에 다이어태치하는 다이어태치 설비(20)와, 이 다이어태치 설비(20)의 로딩부에 인-라인으로 배치되는 PCB 드라잉/클리닝툴(10)의 조합으로 이루어진다.
이때, PCB 드라잉/클리닝툴(10)은 PCB를 자동으로 운반하면서 이 PCB로 일정 온도의 열을 가하여 PCB에 상존하는 습기를 제거함과 아울러, PCB로 자외선광을 조사하여, PCB에 상존하는 오염물을 제거하고, 습기 및 오염물이 제거된 PCB를 다이어태치 설비(20)의 로딩부로 로딩시키는 역할을 수행한다.
여기서, 도면에 도시된 바와 같이, 상술한 PCB 드라잉/클리닝툴(10)은 가이드 벨트(19), 이 가이드 벨트(19)의 일정 지점에 배치되는 드라이 하우징(15), 이 드라이 하우징(15)의 후단에 배치되는 램프 하우징(16)의 조합으로 이루어진다.
이때, 가이드 벨트(19)는 단부가 다이어태치 설비(20)의 로딩부와 연결되는 구조를 이루며, 전처리 공정, 예컨대, 쏘우잉 공정이 완료된 PCB(1)를 다이어태치 설비(20)의 로딩부로 운반하는 역할을 수행한다.
또한, 드라이 하우징(15)은 가이드 벨트(19)의 일정 지점, 예컨대, 입구쪽에 배치되는 구조를 이루며, PCB(1)로 일정 온도의 열을 가함으로써, PCB(1)에 상존하는 습기가 제거될 수 있도록 하는 역할을 수행한다.
이때, 본 발명의 특징에 따르면, 상술한 드라이 하우징(15)은 서로 이격된 상태로 분리된 제 1 드라이 하우징(13) 및 제 2 드라이 하우징(14)의 조합으로 이루어진다.
이 경우, 제 1·제 2 드라이 하우징(13,14)은 각각 일정 크기의 수납공간이 정의되도록 예컨대, 박스 형상의 사각 프레임을 이루며, 상술한 가이드 벨트가 자신의 몸통을 관통할 수 있도록 전·후면이 개방된 구조를 이룬다.
이때, 제 1·제 2 드라이 하우징(13,14)은 상술한 PCB(1)가 가이드 벨트(19)에 얹혀진 상태로 운반되다가 프레임 내부의 수납공간에 일정 시간 머무를 때, 이 PCB(1)로 일정 온도의 열을 가함으로써, PCB(1)에 상존하는 습기가 제거될 수 있도록 하는 역할을 수행한다.
한편, 램프 하우징(16)은 드라이 하우징(15)의 후단에 해당하는 가이드 벨트(19)의 일정 지점에 배치되는데, 이 경우 램프 하우징(16)은 드라이 하우징(15)과 유사하게 일정 크기의 수납공간이 정의되도록 예컨대, 박스 형상의 사각 프레임을 이루며, 상술한 가이드 벨트(19)가 자신의 몸통을 관통할 수 있도록 전·후면이 개방된 구조를 이룬다.
이때, 램프 하우징(16)의 상판에는 자외선 조사기능을 갖는 자외선 램프(18)가 장착된다. 이 상태에서, 상술한 PCB(1)가 가이드 벨트(19)에 얹혀진 상태로 운반되다가 수납공간에 일정 시간 머무르는 경우, 자외선 램프(18)는 이 PCB(1)로 자외선을 가함으로써, PCB(1)에 상존하는 오염물이 제거될 수 있도록 하는 역할을 수행한다.
여기서, 도면에 도시된 바와 같이, 드라이 하우징(15)의 전단에 해당하는 가이드 벨트(19)의 상부에는 클리닝에어 송풍기(12)가 더 배치된다. 이 클리닝에어 송풍기(12)는 상술한 PCB(1)가 드라이 하우징(15)으로 진입되기 직전에 일정시간 동안 PCB(1)로 클리닝에어, 예컨대, N2를 분사시킴으로써, PCB(1)에 상존하는 파티클(Particle), 버(Burr) 등이 미리 제거될 수 있도록 하는 역할을 수행한다. 이 경우, PCB(1)는 기본적인 클리닝 과정을 미리 거치기 때문에, 추후에 진행되는 자외선 클리닝 과정이 모두 완료되는 경우, 좀더 안정적인 클리닝 상태를 유지할 수 있다.
또한, 이 클리닝에어 송풍기(12)에 대향하는 위치, 예컨대, 램프 하우징(16)의 후단에 해당하는 가이드 벨트(19)의 상부에는 쿨링에어 송풍기(17)가 더 배치된다. 이 쿨링에어 송풍기(17)는 상술한 PCB(1)가 다이어태치 설비(20)로 로딩되기 직전에 일정시간 동안 PCB(1)로 쿨링에어, 예컨대, N2를 분사시킴으로써, PCB(1)를 쿨링하는 역할을 수행한다. 이 경우, PCB(1)의 표면은 분사되는 쿨링에어에 의해 신속하게 냉각되기 때문에, 상술한 드라이 공정, 자외선 클리닝 공정 등을 거쳐, 고온의 환경에 노출된 후라도, 정상적인 온도상태를 유지할 수 있다.
이하, 상술한 구성을 갖는 본 발명의 일실시예에 따른 반도체칩 패키징 시스템을 이용한 반도체칩 패키징 방법을 설명하면 다음과 같다.
먼저, 생산라인에서는 상술한 쏘우잉 공정에 의해 웨이퍼로부터 분리된 각 반도체칩들이 다이어태치 설비(20)로 로딩되기 이전에, PCB 스토커(Stocker:11)로부터 PCB(1)를 반출한 후, 이 PCB(1)를 가이드 벨트(19)상에 얹어 놓는다. 이 경우, 가이드 벨트(19)는 구동기(도시안됨)의 작동에 의해 일정 속도로 회전함으로써, 자신의 상부에 얹혀진 PCB(1)가 다이어태치 설비(20)쪽으로 빠르게 운반될 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 클리닝에어 송풍기(12)의 저부에 다다르는 경우, 생산라인에서는 구동기의 작동을 중지시킴으로써, PCB(1)가 클리닝에어 송풍기(12)의 저부에 멈추도록 한다.
이 상태에서, 클리닝에어 송풍기(12)는 에어 클리닝 과정을 진행하여, 일정 시간, 예컨대, 30초~60초 동안 PCB(1)로 클리닝에어, 예컨대, N2를 분사시킴으로써, PCB에 상존하는 파티클, 버 등이 미리 제거되도록 한다. 이 경우, PCB(1)는 클리닝에어 송풍기(12)에 의한 기본적인 클리닝 과정을 미리 거치기 때문에, 추후에 진행되는 자외선 클리닝 과정이 모두 완료되는 경우, 좀더 안정적인 클리닝 상태를 유지할 수 있다.
이어서, 상술한 에어 클리닝 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(19)의 회전을 유도함으로써, 이 가이드 벨트(19)에 얹혀진 PCB(1)가 다이어태치 설비(20)쪽으로 빠르게 전진할 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 드라이 하우징(15), 예컨대, 제 1 드라이 하우징(13)의 수납공간에 다다르는 경우, 생산라인에서는 구동기의 작동을 다시 중지시킴으로써, PCB(1)가 제 1 드라이 하우징(13)의 수납공간내부에 멈추도록 한다.
이 상태에서, 제 1 드라이 하우징(13)은 1차 드라이 단계를 진행하여, PCB(10)로 예컨대, 100℃~170℃ 정도의 온도를 갖는 열을 가함으로써, PCB(1)에 상존하는 습기가 신속하게 제거될 수 있도록 한다. 이러한 1차 드라이 단계는 예컨대, 2분50초~10분 동안 진행된다. 이 경우, PCB(1)는 제 1 드라이 하우징에 의한 제습과정을 통해 자신이 함유하고 있는 습기를 대부분 제거받을 수 있게 됨으로써, 추후의 공정에 의해 조립이 완료되어, 전자제품에 최종적으로 실장되더라도, 습기에 의한 변형을 일으키지 않는다.
계속해서, 상술한 제 1 드라이 하우징(13)에 의한 1차 드라이 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(19)의 회전을 유도함으로써, 가이드 벨트(19)에 얹혀진 PCB(1)가 다이어태치 설비(20)쪽으로 다시 전진할 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가, 예컨대, 제 2 드라이 하우징(14)의 수납공간에 다다르는 경우, 생산라인에서는 구동기의 작동을 또 다시 중지시킴으로써, PCB(1)가 제 2 드라이 하우징(14)의 수납공간 내부에 멈추도록 한다.
이 상태에서, 제 2 드라이 하우징(14)은 2차 드라이 단계를 진행하여, PCB(1)로 예컨대, 100℃~170℃ 정도의 온도를 갖는 열을 다시 가함으로써, PCB(1)에 상존하는 습기가 좀더 완벽하게 제거될 수 있도록 한다. 이러한 2차 드라이 단계는 예컨대, 2분50초~10분 동안 진행된다. 이 경우, PCB는 제 1 드라이하우징(13)에 의한 제습과정 뿐만 아니라, 제 2 드라이 하우징(14)에 의한 제습과정을 또 한번 거치게 됨으로써, 자신이 함유하고 있는 습기를 좀더 완전하게 제거받을 수 있게 되고, 결국, 추후의 공정에 의해 조립이 완료되어, 전자제품에 실장되더라도, 습기에 의한 변형을 일으키지 않는다.
요컨대, 본 발명에서는 상술한 클리닝에어 송풍기(12)에 의한 클리닝과정이 진행된 후, 제 1 및 제 2 드라이 하우징(13,14)에 의한 드라이 과정을 예컨대, 5분~10분 정도 더 진행시킴으로써, PCB의 표면에 상존하는 파티클, 버 뿐만 아니라 습기까지도 모두 제거될 수 있도록 유도한다.
한편, 상술한 1·2차 드라이 과정이 모두 완료되면, 생산라인에서는 구동기의 작동을 또 다시 재개시켜, 가이드 벨트(19)의 회전을 유도함으로써, 가이드 벨트(19)에 얹혀진 PCB(1)가 다이어태치 설비(20)쪽으로 또 다시 전진할 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 예컨대, 램프 하우징(16)의 수납공간에 다다르는 경우, 생산라인에서는 구동기의 작동을 또 다시 중지시킴으로써, PCB(1)가 램프 하우징(16)의 수납공간에 멈추도록 한다.
이 상태에서, 램프 하우징(16)은 자외선 클리닝 단계를 진행하여, 자외선 램프(18)로부터 출력되는 자외선광을 PCB(1)로 예컨대, 1분~2분 동안 조사함으로써, PCB(1)에 상존하는 오염물질이 모두 제거될 수 있도록 한다. 이 경우, PCB(1)는 자외선 램프에 의한 오염물 제거과정을 통해 자신의 표면에 상존하는 오염물질을 대부분 제거받을 수 있게 됨으로써, 추후에 공정에 의해 조립이 완료되더라도, 반도체칩의 박리, 와이어의 박리, 몰드물과 PCB의 박리 등의 문제점을 일으키지 않는다.
더욱이, PCB(1)는 상술한 클리닝에어 송풍기(12)에 의한 기본적인 클리닝 과정을 미리 거친 상태이기 때문에, 본 발명의 자외선 클리닝 과정이 모두 완료되는 경우, 좀더 안정적인 클리닝 상태를 유지할 수 있다.
이때, 상술한 자외선 클리닝 단계에서 조사되는 자외선광은 예컨대, 가시광의에 해당하는 파장을 유지함과 아울러, 70mmJ/㎠~90mmJ/㎠의 세기를 유지한다.
종래와 같이, 플라즈마를 PCB의 클리닝 공정에 이용하는 경우, 생산라인에서는 공정환경을 반드시 진공상태로 유지하여야 하는 부담 때문에, 여러 가지 문제발생을 깊이 인식하면서도, 현실적으로 플라즈마 클리닝 챔버 및 조립설비를 인-라인 타입으로 배치하지 못하였다.
그러나, 본 발명과 같이, 자외선광을 PCB의 클리닝 공정에 이용하는 경우, 생산라인에서는 공정환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 도면에 도시된 바와 같이, PCB 드라잉/클리닝툴(10) 및 다이어태치 설비(20)를 길게 연결하는 PCB 운반용 가이드 벨트(19)를 자유롭게 설치할 수 있으며, 결국, PCB 드라잉/클리닝툴(10) 및 다이어태치 설비(20)를 인-라인 타입으로 구현할 수 있다.
한편, 상술한 자외선 클리닝 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(19)의 회전을 유도함으로써, 가이드 벨트(19)에 얹혀진 PCB(1)가 다이어태치 설비(20)쪽으로 또 다시 빠르게 전진할 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 예컨대, 쿨링에어 송풍기(17)의 저부에 다다르는 경우, 생산라인에서는 구동기의 작동을 또 다시 중지시킴으로써, PCB(1)가 쿨링에어 송풍기(17)의 저부에 멈추도록 한다.
이 상태에서, 쿨링에어 송풍기(17)는 에어쿨링 과정을 진행하여, 일정 시간, 예컨대, 30초~60초 동안 상술한 PCB(1)로 클리닝에어, 예컨대, N2를 분사시킴으로써, PCB(1)를 쿨링한다. 이 경우, PCB(1)의 표면은 분사되는 쿨링에어에 의해 신속하게 냉각되기 때문에, 상술한 드라이 공정, 자외선 클리닝 공정 등에 의해, 고온의 환경에 노출된 후라도, 즉시, 정상적인 온도상태로 회복될 수 있다.
한편, 상술한 쿨링 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(19)의 회전을 유도함으로써, 가이드 벨트(19)에 얹혀진 PCB(1)가 다이어태치 설비(20)의 로딩부에 안정적으로 로딩될 수 있도록 한다.
이때, 상술한 바와 같이, 본 발명의 PCB 드라잉/클리닝툴(10) 및 다이어태치 설비(20)는 서로 인-라인 타입을 이루고 있기 때문에, 각 PCB들(1)은 클리닝 공정이 완료되는 즉시, 가이드 벨트(19)를 따라, 본격적인 다이어태치 공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들(1)이 다이어태치 설비(20)의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.
이러한 본 발명의 경우, PCB(1)의 클리닝 시점 및 다이어태치 시점의 시간차이가 대폭 줄어들기 때문에, 생산라인에서는 PCB(1)의 초기 클리닝 상태를 장시간 유지시킬 수 있으며, 그 결과, PCB(1)가 안고 있는 고유의 문제점, 예컨대, 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 쉽게 해결할 수 있다.
더욱이, 본 발명이 달성되는 경우, 생산라인에서는 클리닝 공정이 완료된 PCB(1)를 자동화된 운반과정을 통해 다이어태치 설비(20)로 로딩시킬 수 있음으로써, 클리닝 공정을 전담하는 작업자를 별도로 배치하여야 하는 부담감을 덜 수 있다.
통상, 생산라인에서는 PCB(1)의 표면에 물방울을 떨어뜨린 후, 이 물방울이 PCB(1)의 표면과 이루는 접촉각을 측정함으로써, PCB(1)의 오염정도를 판단하고 있다. 이때, PCB(1)의 오염이 심각할수록 물방울이 PCB(1)의 표면과 이루는 접촉각은 더 커지게 된다.
후술하는 <표 1>에는 종래의 기술에 따라, 플라즈마 클리닝 공정을 실시한 경우와, 본 발명의 기술에 따라, 자외선 클리닝 공정을 실시한 경우에 대한 <물방울의 접촉각 측정결과>가 각각 제시되어 있다.
5 6 7 8 9 10 11 12
종래기술 35.2 38.4 39.3 40.2 41.5 40.7 42.3 40.1
본 발명 28.7 27.5 31.2 31.4 32.6 30.8 28.9 27.5
이때, <표 1>의 맨 윗줄에 표기된 '5,6,7‥‥' 등의 숫자는 샘플로 채택된 PCB(1)의 ㎝길이를 나타내며, 두 번째 및 세 번째 줄에 표기된'35.2,38.4‥‥,28.7,27.5‥‥' 등의 숫자는 이 PCB(1)의 표면과 물방울이 이루는 접촉각을 나타낸다.
이러한 <표 1>에 제시된 바와 같이, 종래의 플라즈마 클리닝 공정이 실시되는 경우, 물방울은 PCB(1)와 35.2°~42.3°사이에 분포하는 높은 접촉각을 나타내는데 반해, 본 발명의 자외선 클리닝 공정이 실시되는 경우, 물방울은 PCB(1)와 27.5°~32.6°사이에 분포하는 낮은 접촉각을 나타낸다.
이를 미루어 보더라도, 본 발명이 실시되는 경우, PCB(1)는 종래보다 훨씬 안정적인 클리닝상태를 보유할 수 있음을 알 수 있다.
계속해서, 다이어태치 설비(20)는 상술한 쏘우잉 공정을 통해 개별적으로 분리된 반도체칩들을 PCB(1)의 다이패드에 어태치하는 공정을 진행하며, 이후, 생산라인에서는 다이어태치 완료된 PCB(1)들을 예컨대, PCB 메거진(Magazine)에 탑재하여 후속공정, 예컨대, 와이어본딩 공정으로 이송한다.
한편, 상술한 생산라인의 영역 B에 배치된 본 발명의 다른 실시예에 따른 반도체칩 패키징 시스템은 도 3에 도시된 바와 같이, 로딩부 및 언로딩부를 구비한 상태에서, 예컨대, 다이어태치 완료된 반도체칩들(3)의 본딩패드들을 PCB(1)의 리드들과 전기적으로 연결하는 와이어본딩 설비(40)와, 이 와이어본딩 설비(40)의 로딩부에 인-라인으로 배치되는 제 1 PCB 클리닝툴(30)의 조합으로 이루어진다.
이때, 제 1 PCB 클리닝툴(30)은 PCB(1)를 자동으로 운반하면서 PCB(1)로 자외선광을 조사하여 PCB(1)에 상존하는 오염물을 제거하고, 오염물이 제거된 PCB(1)를 와이어본딩 설비(40)의 로딩부로 로딩시키는 역할을 수행한다.
여기서, 도면에 도시된 바와 같이, 제 1 PCB 클리닝툴(30)은 가이드 벨트(36) 및 이 가이드 벨트(36)의 상부에 배치되는 자외선 램프(34)의 조합으로 이루어진다.
이때, 가이드 벨트(36)는 단부가 와이어본딩 설비(40)의 로딩부와 연결되는 구조를 이루며, 상술한 다이어태치 공정이 완료된 PCB(1)를 와이어본딩 설비(40)의 로딩부로 운반하는 역할을 수행한다.
또한, 자외선 램프(34)는 가이드 벨트(36)의 일정지점, 예컨대, 중간지점 상부에 배치되는 구조를 이루며, PCB(1)가 가이드 벨트(36)에 얹혀진 상태로 운반되다가 자신의 저부에 일정 시간 머무르는 경우, 이 PCB(1)로 자외선을 가함으로써, PCB(1)에 상존하는 오염물이 제거될 수 있도록 하는 역할을 수행한다.
이때, 도면에 도시된 바와 같이, 자외선 램프(34)는 가이드 벨트(36)의 상부에 배치된 램프박스(33) 내부에 장착되는데, 이 램프박스(33)는 지지바(32)에 지지된 상태로 업·다운 가이드축(31)에 끼워져 업·다운되는 동작을 수행한다. 이 경우, 상술한 가이드 벨트(36)는 램프박스(33)의 저부에서 길게 연장되는 구조를 이룬다.
통상, 와이어본딩 설비(40)의 주변은 다른 구조물을 설치하기 힘들 만큼, 여유공간이 매우 부족한 것이 현실이기 때문에, 자외선 램프(34)를 설치하면서도, 와이어본딩 설비(40) 주변의 여유공간을 충분히 활용하기 위해서는 본 발명의 다른 실시예와 같이, 자외선 램프(34)를 가이드 벨트(36)의 상부에 이격 배치하는 것이 유리하다.
이하, 상술한 구성을 갖는 본 발명의 다른 실시예에 따른 반도체칩 패키징 시스템을 이용한 반도체칩 패키징 방법을 설명하면 다음과 같다.
먼저, 생산라인에서는 상술한 다이어태치 공정에 의해 각 반도체칩들(3)이 다이어태치된 상태의 PCB(1)를 PCB 메거진(35)으로부터 반출한 후, 이 PCB(1)를 가이드 벨트(36)상에 얹어 놓는다. 이 경우, 가이드 벨트(36)는 구동기의 작동에 의해 일정 속도로 회전함으로써, 자신의 상부에 얹혀진 PCB(1)가 와이어본딩 설비(40)쪽으로 빠르게 운반될 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 예컨대, 램프박스(33)의 저부에 다다르는 경우, 생산라인에서는 구동기의 작동을 중지시킴으로써, PCB(1)가 램프박스(33)의 저부에 멈추도록 한다.
이 상태에서, 생산라인에서는 자외선 클리닝 단계를 진행하여, 자외선 램프(34)로부터 출력되는 자외선광을 PCB(1)로 예컨대, 1분~2분 동안 조사함으로써, PCB(1)에 상존하는 오염물질이 모두 제거될 수 있도록 한다. 이 경우, PCB(1)는 자외선 램프(34)에 의한 오염물 제거과정을 통해, 예컨대, 상술한 다이어태치 공정 중에 생성된 오염물질을 대부분 제거받을 수 있게 됨으로써, 추후에 진행되는 공정에 의해 조립이 완료되더라도, 와이어가 박리되는 문제점, 몰드물과 PCB가 박리되는 문제점 등을 일으키지 않는다.
이때, 상술한 자외선 클리닝 단계에서 조사되는 자외선광은 예컨대, 가시광의에 해당하는 파장을 유지함과 아울러, 70mmJ/㎠~90mmJ/㎠의 세기를 유지한다.
이와 같이, 본 발명의 다른 실시예에 따라, PCB(1)의 클리닝 공정에 자외선광이 되는 경우, 생산라인에서는 공정환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 도면에 도시된 바와 같이, 제 1 PCB 클리닝툴(30) 및 와이어본딩 설비(40)를 길게 연결하는 PCB 운반용 가이드 벨트(36)를 자유롭게 설치할 수 있으며, 결국, 제 1 PCB 클리닝툴(30) 및 와이어본딩 설비(40)를 인-라인 타입으로 구현할 수 있다.
한편, 상술한 자외선 클리닝 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(36)의 회전을 유도함으로써, 가이드 벨트(36)에 얹혀진 PCB(1)가 와이어본딩 설비(40)의 로딩부에 안정적으로 로딩될 수 있도록 한다.
이때, 상술한 바와 같이, 본 발명의 제 1 PCB 클리닝툴(30) 및 다이어태치 설비(40)는 서로 인-라인 타입을 이루고 있기 때문에, 각 PCB들(1)은 클리닝 공정이 완료되는 즉시, 가이드 벨트(36)를 따라, 본격적인 와이어본딩 공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들(1)이 와이어본딩 설비(40)의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.
이러한 본 발명의 경우, PCB(1)의 클리닝 시점 및 와이어본딩 시점의 시간차이가 대폭 줄어들기 때문에, 생산라인에서는 PCB(1)의 초기 클리닝 상태를 장시간 유지시킬 수 있으며, 그 결과, PCB(1)가 안고 있는 고유의 문제점, 예컨대, 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 쉽게 해결할 수 있다.
더욱이, 본 발명이 달성되는 경우, 생산라인에서는 클리닝 공정이 완료된 PCB(1)를 자동화된 운반과정을 통해 와이어본딩 설비(40)로 로딩시킬 수 있음으로써, 클리닝 공정을 전담하는 작업자를 별도로 배치하여야 하는 부담감을 덜 수 있다.
계속해서, 와이어본딩 설비(40)는 PCB(1)에 다이어태치된 반도체칩들(3)을 PCB(1)의 리드들과 와이어로 연결하는 와이어본딩 공정을 진행하며, 이후, 생산라인에서는 와이어본딩 완료된 PCB들(1)을 예컨대, PCB 메거진(35)에 탑재하여 후속공정, 예컨대, 몰딩공정으로 이송한다.
한편, 상술한 생산라인의 영역 C에 배치된 본 발명의 또 다른 실시예에 따른 반도체칩 패키징 시스템은 도 4에 도시된 바와 같이, 로딩부 및 언로딩부를 구비한 상태에서, 예컨대, 와이어본딩 완료된 반도체칩들(3)이 커버되도록 PCB(1)를 성형수지로 몰딩하는 몰딩설비(60)와, 이 몰딩설비(60)의 로딩부에 인-라인으로 배치되는 제 2 PCB 클리닝툴(50)의 조합으로 이루어진다.
이때, 제 2 PCB 클리닝툴은 PCB(1)를 자동으로 운반하면서 PCB(1)로 자외선광을 조사하여 PCB(1)에 상존하는 오염물을 제거하고, 오염물이 제거된 PCB(1)를 몰딩설비의 로딩부로 로딩시키는 역할을 수행한다.
여기서, 도면에 도시된 바와 같이, 제 2 PCB 클리닝툴(50)은 가이드 벨트(53) 및 이 가이드 벨트(53)의 상부에 배치되는 자외선 램프(52)의 조합으로 이루어진다.
이때, 가이드 벨트(53)는 단부가 몰딩설비(60)의 로딩부와 연결되는 구조를이루며, 와이어본딩 공정이 완료된 PCB(1)를 몰딩설비(60)의 로딩부로 운반하는 역할을 수행한다.
또한, 자외선 램프(52)는 가이드 벨트(53)의 일정 지점 상부에 배치되는 구조를 이루며, PCB(1)가 가이드 벨트(53)에 얹혀진 상태로 운반되다가 자신의 저부에 일정 시간 머무르는 경우, 이 PCB(1)로 자외선을 가함으로써, PCB(1)에 상존하는 오염물이 제거될 수 있도록 하는 역할을 수행한다.
이때, 도면에 도시된 바와 같이, 자외선 램프(1)는 통체형상의 램프 하우징 (51) 상판에 장착된다. 이 경우, 램프 하우징(51)은 일정 크기의 수납공간이 정의되도록 예컨대, 박스형상의 사각 프레임을 이루며, 상술한 가이드 벨트(53)가 자신의 몸통을 관통할 수 있도록 전·후면이 개방된 구조를 이룬다.
통상, 몰딩설비의 주변은 상술한 와이어본딩 설비와 달리, 다른 구조물을 설치하기에 적당한 만큼의 충분한 여유공간이 확보되어 있기 때문에, 자외선 램프를 본 발명의 또 다른 실시예에 따라, 비교적 점유영역이 큰 램프 하우징의 내부에 장착하더라도, 생산라인에서는 별다른 공간부족을 느끼지 않는다.
이하, 상술한 구성을 갖는 본 발명의 또 다른 실시예에 따른 반도체칩 패키징 시스템을 이용한 반도체칩 패키징 방법을 설명하면 다음과 같다.
먼저, 생산라인에서는 상술한 와이어본딩 공정에 의해 각 반도체칩들(3)이 와이어본딩된 상태의 PCB(1)를 PCB 메거진(35)으로부터 반출한 후, 이 PCB(1)를 가이드 벨트(53)상에 얹어 놓는다. 이 경우, 가이드 벨트(53)는 구동기의 작동에 의해 일정 속도로 회전함으로써, 자신의 상부에 얹혀진 PCB(1)가 몰딩설비(60)쪽으로빠르게 운반될 수 있도록 한다.
이때, PCB(1)가 일정 속도의 운반상태를 유지하다가 예컨대, 램프 하우징(51)의 수납공간에 다다르는 경우, 생산라인에서는 구동기의 작동을 중지시킴으로써, PCB(1)가 램프 하우징(51)의 수납공간에 멈추도록 한다.
이 상태에서, 생산라인에서는 자외선 클리닝 단계를 진행하여, 자외선 램프(52)로부터 출력되는 자외선광을 PCB(1)로 예컨대, 1분~2분 동안 조사함으로써, PCB(1)에 상존하는 오염물질이 모두 제거될 수 있도록 한다. 이 경우, PCB(1)는 자외선 램프(52)에 의한 오염물 제거과정을 통해 예컨대, 상술한 와이어본딩 공정 중에 생성된 오염물질을 대부분 제거받을 수 있게 됨으로써, 추후에 공정에 의해 조립이 완료되더라도, 몰드물과 PCB(1)가 박리되는 문제점 등을 일으키지 않는다.
이때, 상술한 자외선 클리닝 단계에서 조사되는 자외선광은 예컨대, 가시광의에 해당하는 파장을 유지함과 아울러, 70mmJ/㎠~90mmJ/㎠의 세기를 유지한다.
이와 같이, 본 발명의 또 다른 실시예에 따라, PCB의 클리닝 공정에 자외선광이 이용되는 경우, 생산라인에서는 공정환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 제 2 PCB 클리닝툴(50) 및 몰딩설비(60)를 길게 연결하는 PCB 운반용 가이드 벨트(53)를 자유롭게 설치할 수 있으며, 결국, 제 2 PCB 클리닝툴(50) 및 몰딩설비(60)를 인-라인 타입으로 구현할 수 있다.
한편, 상술한 자외선 클리닝 과정이 완료되면, 생산라인에서는 구동기의 작동을 재개시켜, 가이드 벨트(53)의 회전을 유도함으로써, 가이드 벨트(53)에 얹혀진 PCB(1)가 와이어본딩 설비(60)의 로딩부에 로딩될 수 있도록 한다.
이때, 상술한 바와 같이, 본 발명의 제 2 PCB 클리닝툴(50) 및 몰딩설비(60)는 서로 인-라인 타입을 이루고 있기 때문에, 각 PCB들(1)은 클리닝 공정이 완료되는 즉시, 가이드 벨트(53)를 따라, 본격적인 몰딩공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들(1)이 몰딩설비(60)의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.
이러한 본 발명의 경우, PCB(1)의 클리닝 시점 및 몰딩시점의 시간차이가 대폭 줄어들기 때문에, 생산라인에서는 PCB(1)의 초기 클리닝 상태를 장시간 유지시킬 수 있으며, 그 결과, PCB(1)가 안고 있는 고유의 문제점, 예컨대, 습기를 너무 빨리 빨아들이는 문제, 외부 오염원에 너무 쉽게 오염되는 문제 등을 쉽게 해결할 수 있다.
더욱이, 본 발명이 달성되는 경우, 생산라인에서는 클리닝 공정이 완료된 PCB를 자동화된 운반과정을 통해 몰딩설비로 로딩시킬 수 있음으로써, 클리닝 공정을 전담하는 작업자를 별도로 배치하여야 하는 부담감을 덜 수 있다.
계속해서, 몰딩설비는 와이어본딩 완료된 반도체칩들(3)이 커버되도록 PCB(1)를 성형수지로 몰딩하는 몰딩공정을 진행하며, 이후, 생산라인에서는 몰딩공정이 완료된 PCB들(1)을 상술한 PCB 메거진(35)에 탑재하여, 후속공정, 예컨대, 싱귤레이션(Singulation)공정으로 이송하고, 싱귤레이션 설비(70)를 통해 이PCB들(1)을 개별적으로 분리함으로써, 최종의 반도체칩 패키지를 완성한다.
이상의 설명에서와 같이, 본 발명에서는 PCB의 클리닝 방식을 개선하여, 클리닝 설비 및 조립설비가 인-라인 타입의 구성을 이룰 수 있도록 유도하고, 이를 통해, PCB가 클리닝 공정을 마치는 즉시 조립설비로 투입될 수 있도록 함으로써, PCB의 클리닝 상태를 장시간 유지시킬 수 있다.
이러한 본 발명은 상술한 BGA, FBGA 타입의 패키지 조립공정 뿐만 아니라, PCB를 사용하는 다양한 반도체 제조공정에서 전반적으로 유용한 효과를 나타낸다.
그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.
이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법에서는 PCB의 클리닝 공정을 플라즈마 가스가 아닌 자외선광을 이용하여 달성한다. 이는 종래의 PCB 클리닝 공정이 플라즈마를 이용하여 달성된 것과 비교하면, 매우 상이한 방식이다.
이와 같이, PCB의 클리닝 공정에 자외선광을 이용하는 경우, 생산라인에서는 자외선 램프의 주위환경을 반드시 진공상태로 유지하여야 하는 부담을 덜 수 있기 때문에, 자외선 클리닝툴 및 조립설비를 길게 연결하는 PCB 운반용 가이드 벨트를자유롭게 설치할 수 있으며, 결국, 자외선 클리닝 챔버 및 조립설비를 인-라인 타입으로 구현할 수 있다.
이러한 본 발명의 실시에 따라, 자외선 클리닝 챔버 및 조립설비가 인-라인 타입으로 배치되는 경우, 클리닝 공정이 완료된 각 PCB들은 가이드 벨트를 따라, 그 즉시 본격적인 조립공정에 투입될 수 있으며, 결국, 생산라인에서는 PCB들이 조립설비의 외부에서 장시간 대기하여야 하는 문제점을 해결할 수 있다.

Claims (23)

  1. 로딩부 및 언로딩부를 각기 구비한 상태에서, 일련의 공정순서에 따라 반도체칩 및 PCB를 조립하는 조립설비와; 상기 조립설비의 로딩부에 인-라인으로 배치되며, 상기 PCB를 자동으로 운반하면서 상기 PCB로 자외선광을 조사하여 상기 PCB에 상존하는 오염물을 제거하고, 오염물이 제거된 상기 PCB를 상기 조립설비의 로딩부로 로딩시키는 PCB 클리닝툴을 포함하는 것을 특징으로 하는 반도체칩 패키징 시스템에 있어서,
    .상기 PCB 클리닝툴은,
    상기 조립설비들의 각 로딩부와 연결되며, 상기 PCB를 상기 로딩부로 운반하는 가이드 벨트와;
    상기 가이드 벨트의 상부에 배치되어 업·다운되는 램프박스 내부에 장착되며, 상기 PCB로 자외선광을 출력하는 자외선 램프를 포함하는 것을 특징으로 하는 반도체칩 패키징 시스템
  2. 제 1 항에 있어서, 상기 조립설비는 와이어본딩 설비 또는 몰딩설비 중 어느 하나인 것을 특징으로 하는 반도체칩 패키징 시스템.
  3. 삭제
  4. 제 1 항에 있어서, 상기 자외선 램프는 상기 가이드 벨트가 관통되도록 전·후면을 개방시킨 상태에서, 일정 크기의 수납공간을 정의하는 통체형상의 램프 하우징 내부에 장착되는 것을 특징으로 하는 반도체칩 패키징 시스템.
  5. 삭제
  6. 로딩부 및 언로딩부를 구비한 상태에서, 반도체칩을 PCB에 다이어태치하는 다이어태치 설비와;
    상기 다이어태치 설비의 로딩부에 인-라인으로 배치되며, 상기 PCB를 자동으로 운반하면서, 상기 PCB로 일정 온도의 열을 가하여 상기 PCB에 상존하는 습기를 제거함과 아울러, 상기 PCB로 자외선광을 조사하여, 상기 PCB에 상존하는 오염물을 제거하고, 상기 습기 및 오염물이 제거된 상기 PCB를 상기 다이어태치 설비의 로딩부로 로딩시키는 PCB 드라잉/클리닝툴을 포함하며,
    상기 PCB 드라잉/클리닝툴은,
    상기 다이어태치 설비의 로딩부와 연결되며, 상기 PCB를 상기 로딩부로 운반하는 가이드 벨트와;
    상기 가이드 벨트가 관통되도록 전·후면을 개방시킨 상태에서, 일정 크기의 수납공간을 정의하며, 상기 PCB가 상기 수납공간에 머무르는 경우, 상기 PCB를 드라잉하는 드라이 하우징과;
    자외선 램프를 장착한 상태로 상기 드라이 하우징의 후단에 배치되며, 상기 가이드 벨트가 관통되도록 전·후면을 개방시킨 상태에서, 일정 크기의 수납공간을 정의하고, 상기 PCB가 상기 수납공간에 머무르는 경우, 상기 자외선 램프로부터 출력되는 자외선광을 상기 PCB로 조사하는 램프 하우징을 포함하는 것을 특징으로 하는 반도체칩 패키징 시스템.
  7. 삭제
  8. 제 6 항에 있어서, 상기 드라이 하우징은 서로 이격된 상태에서 복수개로 분리되는 것을 특징으로 하는 반도체칩 패키징 시스템.
  9. 제 6 항에 있어서, 상기 드라이 하우징의 전단에는 상기 가이드 벨트의 상부에 배치되며, 상기 PCB가 상기 드라이 하우징으로 진입되기 이전에 상기 PCB로 클리닝 에어를 분사하는 클리닝에어 송풍기가 더 배치되는 것을 특징으로 하는 반도체칩 패키징 시스템.
  10. 제 6 항에 있어서, 상기 램프 하우징의 후단에는 상기 가이드 벨트의 상부에 배치되며, 상기 PCB가 상기 다이어태치 설비로 로딩되기 이전에 상기 PCB로 쿨링 에어를 분사하는 쿨링에어 송풍기가 더 배치되는 것을 특징으로 하는 반도체칩 패키징 시스템.
  11. 웨이퍼로부터 반도체칩들을 개별적으로 분리하는 일련의 전처리 단계와;
    개별적으로 분리된 상기 반도체칩들을 PCB의 다이패드에 어태치하는 다이 어태치 단계와;
    상기 다이어태치 완료된 상기 반도체칩들의 본딩패드들을 PCB의 리드들과 전기적으로 연결하는 와이어 본딩 단계와;
    상기 와이어본딩 완료된 상기 반도체칩들이 커버되도록 상기 PCB를 성형수지로 몰딩하는 몰딩단계와;
    상기 몰딩 완료된 상기 PCB를 개별적으로 분리하는 일련의 후처리 단계와;
    상기 다이 어태치 단계, 와이어 본딩 단계, 몰딩단계 중 적어도 한 단계의 전 단계(Pre-step)에는 상기 PCB를 자외선광을 이용하여 클리닝하는 자외선 클리닝 단계를 더 포함하며,
    상기 자외선 클리닝 단계가 상기 다이 어태치 단계 이전에 진행되는 경우, 상기 자외선 클리닝 단계의 전 단계에는 일정 온도의 열을 이용하여 상기 PCB를 드라이 하는 드라이 단계를 더 포함하는 것을 특징으로 하는 반도체칩 패키징 방법.
  12. 제 11 항에 있어서, 상기 자외선 클리닝 단계는 1분~2분 동안 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  13. 제 12 항에 있어서, 상기 자외선 클리닝 단계에서 조사되는 자외선광은 가시광의에 해당하는 파장을 갖는 것을 특징으로 하는 반도체칩 패키징 방법.
  14. 제 13 항에 있어서, 상기 자외선 클리닝 단계에서 조사되는 자외선광은 70mmJ/㎠~90mmJ/㎠의 세기를 갖는 것을 특징으로 하는 반도체칩 패키징 방법.
  15. 삭제
  16. 제 15 항에 있어서, 상기 드라이 단계는 5분~10분 동안 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  17. 제 15 항에 있어서, 상기 드라이 단계는 100℃~170℃ 사이의 온도에서 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  18. 제 15 항에 있어서, 상기 드라이 단계의 전 단계에는 클리닝 에어의 분사를 이용해 상기 PCB를 클리닝하는 에어 클리닝 단계가 더 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  19. 제 18 항에 있어서, 상기 클리닝 에어는 N2인 것을 특징으로 하는 반도체칩패키징 방법.
  20. 제 18 항에 있어서, 상기 에어 클리닝 단계는 30초 ~60초 동안 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  21. 제 10 항에 있어서, 상기 자외선 클리닝 단계가 상기 다이 어태치 단계 이전에 진행되는 경우, 상기 자외선 클리닝 단계가 진행되고 난 직후에는 쿨링 에어의 분사를 이용해 상기 PCB를 쿨링하는 쿨링 단계가 더 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
  22. 제 21 항에 있어서, 상기 쿨링 에어는 N2인 것을 특징으로 하는 반도체칩 패키징 방법.
  23. 제 21 항에 있어서, 상기 쿨링 단계는 30초~60초 동안 진행되는 것을 특징으로 하는 반도체칩 패키징 방법.
KR1019990031717A 1999-08-02 1999-08-02 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법 KR100339020B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990031717A KR100339020B1 (ko) 1999-08-02 1999-08-02 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
US09/632,079 US6392286B1 (en) 1999-08-02 2000-08-02 Semiconductor chip packaging system and a semiconductor chip packaging method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031717A KR100339020B1 (ko) 1999-08-02 1999-08-02 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법

Publications (2)

Publication Number Publication Date
KR20010016694A KR20010016694A (ko) 2001-03-05
KR100339020B1 true KR100339020B1 (ko) 2002-05-31

Family

ID=19606042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031717A KR100339020B1 (ko) 1999-08-02 1999-08-02 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법

Country Status (2)

Country Link
US (1) US6392286B1 (ko)
KR (1) KR100339020B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901984B1 (en) 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US6931298B1 (en) * 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
JP2004071611A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 電子部品装着装置および電子部品装着方法
US7103959B2 (en) * 2002-12-17 2006-09-12 Asm Technology Singapore Pte Ltd. Conduit for preventing oxidation of a electronic device
DE202005011948U1 (de) * 2005-07-29 2005-10-27 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Anlage zur Fertigung elektronischer Baugruppen und/oder Leiterplatten sowie Anlage zur Fertigung elektronischer Baugruppen und/oder Leiterplatten, welche RFID-Chips oder mit Temperatursensoren ausgestattet oder verbundene RFID-Chips umfassen
KR100839059B1 (ko) * 2006-09-20 2008-06-19 비전세미콘 주식회사 자동식 회로기판 크리닝 및 칩 몰딩장치
KR100965831B1 (ko) * 2008-03-07 2010-06-24 주식회사 하이닉스반도체 접착제 도포 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022842A (ko) * 1996-09-24 1998-07-06 김광호 자외선-오존 세정 기능을 겸비한 몰딩장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4640719A (en) * 1985-07-01 1987-02-03 Petroleum Fermentations N.V. Method for printed circuit board and/or printed wiring board cleaning
JPH0794539A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
US5564159A (en) * 1994-05-26 1996-10-15 The John Treiber Company Closed-loop multistage system for cleaning printed circuit boards
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
KR0131389B1 (ko) * 1994-09-27 1998-04-14 황인길 비지에이 반도체패키지의 와이어본딩 검사방법
KR0147259B1 (ko) * 1994-10-27 1998-08-01 김광호 적층형 패키지 및 그 제조방법
US5663593A (en) 1995-10-17 1997-09-02 National Semiconductor Corporation Ball grid array package with lead frame
KR0157906B1 (ko) 1995-10-19 1998-12-01 문정환 더미볼을 이용한 비지에이 패키지 및 그 보수방법
JPH09123206A (ja) * 1995-10-30 1997-05-13 Towa Kk 電子部品の樹脂封止成形装置
KR100201380B1 (ko) 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
US5796589A (en) 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5796170A (en) 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
KR100206894B1 (ko) 1996-03-11 1999-07-01 구본준 바지에이 패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980022842A (ko) * 1996-09-24 1998-07-06 김광호 자외선-오존 세정 기능을 겸비한 몰딩장치

Also Published As

Publication number Publication date
KR20010016694A (ko) 2001-03-05
US6392286B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
US9805980B2 (en) Method of manufacturing a semiconductor device
US6282812B1 (en) Multi air-knife box and method of use
KR100476591B1 (ko) 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
KR100339020B1 (ko) 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
KR20150042133A (ko) 웨이퍼의 가공 방법
JP5155035B2 (ja) 基板処理装置および基板処理方法
WO2008097012A1 (en) Vision system of sawing and placement equipment
JP2011181936A (ja) 半導体装置の製造方法
US7531432B2 (en) Block-molded semiconductor device singulation methods and systems
JP5507725B2 (ja) 半導体装置の製造方法
JP4769839B2 (ja) 半導体装置の製造方法
GB2320964A (en) Method for testing electronic devices attached to a leadframe
KR100640597B1 (ko) 웨이퍼레벨패키지 제조설비 및 제조방법
KR19980022842A (ko) 자외선-오존 세정 기능을 겸비한 몰딩장치
KR0133388Y1 (ko) 반도체 제조장비의 파티클 제거장치
KR100595363B1 (ko) 자외선 조사장치, 자외선 조사장치를 구비한 반도체처리장치 및 웨이퍼 쏘잉 장치를 구비한 반도체 처리장치
KR100293415B1 (ko) 반도체 실장에 있어서 도전볼 고정 장치
KR20030060523A (ko) 패키지 리드 도금설비
KR20040076601A (ko) Ｑｆｎ 기판의 처리방법
KR19980058599A (ko) Bga 반도체패키지용 백 앤드 오토 인스팩션 시스템의 pcb 이송장치
US20100184255A1 (en) Manufacturing method for package structure
KR19990027831A (ko) 리드프레임 검사장치
KR19980058597A (ko) Bga 반도체패키지용 백 앤드 오토 인스팩션 시스템의 pcb 가이드
KR19980058600A (ko) Bga 반도체패키지용 백 앤드 오토 인스팩션 시스템의 pcb 배출장치
KR19980058598A (ko) Bga 반도체패키지용 백 앤드 오토 인스팩션 시스템의 인스팩션장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee