KR20120026855A - 임베디드 볼 그리드 어레이 기판 및 그 제조 방법 - Google Patents

임베디드 볼 그리드 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120026855A
KR20120026855A KR1020100089021A KR20100089021A KR20120026855A KR 20120026855 A KR20120026855 A KR 20120026855A KR 1020100089021 A KR1020100089021 A KR 1020100089021A KR 20100089021 A KR20100089021 A KR 20100089021A KR 20120026855 A KR20120026855 A KR 20120026855A
Authority
KR
South Korea
Prior art keywords
layer
copper foil
circuit
insulating layer
grid array
Prior art date
Application number
KR1020100089021A
Other languages
English (en)
Inventor
정태성
이두환
이승은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100089021A priority Critical patent/KR20120026855A/ko
Priority to JP2010263577A priority patent/JP2012060096A/ja
Priority to US12/972,310 priority patent/US8692391B2/en
Publication of KR20120026855A publication Critical patent/KR20120026855A/ko
Priority to US14/187,202 priority patent/US20140170815A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32155—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 임베디드 볼 그리드 어레이 기판 및 그 제조 방법에 관한 것으로, 절연물질로 형성되며 내부에 공동을 구비하고 있는 코어층; 코어층의 공동에 실장되어 내장되는 반도체 소자; 코어층의 일면에 형성되어 있으며 와이어 본딩 패드를 포함한 회로패턴이 형성되어 있는 제1 회로층; 코어층의 다른면에 형성되어 있으며 솔더 볼 패드를 포함한 회로패턴이 형성되어 있는 제2 회로층; 및 반도체 소자와 와이어 본딩 패드를 전기적으로 연결하는 와이어를 포함하는 임베디드 볼 그리드 어레이 기판 및 그 제조방법이 제공되어, 연결 신뢰성을 높이고 미세 패턴 형성이 가능하도록 한다.

Description

임베디드 볼 그리드 어레이 기판 및 그 제조 방법{Embedded ball grid array substrate and manufacturing method thereof}
본 발명은 임베디드 볼 그리드 어레이 기판 및 그 제조 방법에 관한 것이다.
전자 산업이 발전함에 따라 반도체 집적회로(IC)의 집적도가 급격히 증가하게 되었다. 이동 통신 분야의 휴대용 단말기는 초기에 음성 통화, 단문 메시지 전송등의 서비스에 한정되었으나, 최근 게임, 데이터 전송, 디지털 카메라, 음악/동영상 파일 재생 등 기본적인 통신 기능으로부터 멀티미디어 서비스 영역으로 점차 확대되고 있다.
한편, 이동 통신의 기능을 수행하는 휴대용 단말기의 휴대성을 고려하여 단말기의 소형, 경량화는 필수적으로 요구되고 있다.
회로 장치들의 집적도 향상을 위해 볼 그리드 어레이(BGA:ball grid array) 방식의 패키징 기술과 랜드 그리드 어레이(LGA:land grid array) 방식의 패키징 기술이 있다.
BGA 방식의 패키징 기술은 솔더볼(solder ball)을 융착시켜 반도체 집적회로가 몰딩된 칩을 기판에 결합시키는 기술로서, 융착된 솔더볼은 반도체 집적회로의 입출력 단자로 이용된다. 이 때, 솔더볼을 융착하지 않고 기판상에 제공되는 솔더 패드로 반도체 집적회로의 입출력 단자를 구성하는 기술이 LGA 방식의 패키징 기술이다.
도 1 은 종래기술에 의한 패키징 방식을 나타낸다.
도 1은 기판상에 수지 몰딩하고, 볼 그리드 어레이 방식으로 패키징한 구조의 단면도이다.
여기서는 기판(11)상에 집적회로 및 수동소자(12)를 실장하고, 상기 수동소자를 덮는 몰딩부(15)를 형성하였다. 상기 몰딩부(15)는 외부환경이나 영향으로부터 실장소자(12)를 보호하는 기능을 하고, 또한, 실장소자(12)를 기판(11)상에 견고하게 고정시킬 수 있다.
이러한 경우, 기판의 일면에 집적회로 및 수동 소자가 실장되므로 부피 감소에 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 코어층에 공동(cavity)을 형성하고 형성된 공동에 반도체 칩을 내장하여 두께를 줄일 수 있도록 한 임베디드 볼 그리드 어레이 기판 및 그 제조 방법을 제공하는 데 있다.
상기와 같은 본 목적을 달성하기 위한 본 발명은 절연물질로 형성되며 내부에 공동을 구비하고 있는 코어층; 코어층의 공동에 실장되어 내장되는 반도체 소자; 코어층의 일면에 형성되어 있으며 와이어 본딩 패드를 포함한 회로패턴이 형성되어 있는 제1 회로층; 코어층의 다른면에 형성되어 있으며 솔더 볼 패드를 포함한 회로패턴이 형성되어 있는 제2 회로층; 및 반도체 소자와 와이어 본딩 패드를 전기적으로 연결하는 와이어를 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연물질로 형성되며 반도체 소자를 에워싸도록 형성되어 반도체 소자가 고정되도록 지지하는 지지층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 코어층은, 일면이 상기 제1 회로층과 접하고 있으며 내부에 공동을 구비하고 있어 구비된 공동에 반도체 소자가 실장되어 내장된 제1 절연층; 및 절연물질로 형성되며 일면이 제1 절연층에 접하고 있으며 다른면은 제2 회로층과 접하고 있는 제2 절연층을 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 코어층의 관통하여 제1 회로층과 제2 회로층의 전기적 접속을 제공하는 비아홀을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 제1 회로층의 일면에 적층된 제1 솔더 레지스트; 제2 회로층의 일면에 적층된 제2 솔더 레지스트; 및 제1 솔더 레지스트층을 덮고 있는 몰딩층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 (A) 제1 절연층의 양면에 동박이 형성된 동박적층판을 준비하여 공동을 형성한 후에 일면의 동박을 제거하는 단계; (B) 상기 동박적층판의 동박이 제거된 면의 반대면에 내열 테이프를 부착하는 단계; (C) 상기 동박 적층판의 공동에 반도체 소자를 실장하고 동박이 제거된 면에 제2 절연층과 동박을 적층하는 단계; (D) 상기 제1 절연층에 접하는 동박에 와이어 본딩 패드를 포함한 회로패턴이 형성된 제1 회로층을 그리고 제2 절연층에 접하는 동박에 솔더 볼 패드가 포함된 회로패턴을 형성하는 단계; 및 (E) 상기 반도체 소자와 와이어 본딩 패드를 와이어로 본딩하여 전기적 접속을 제공하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (C) 단계 이후에, (F) 상기 제1 절연층과 제2 절연층을 관통하여 비아홀을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (D) 단계 이후에, (G) 제1 회로층에 제1 솔더 레지스트를 적층하고, 제2 회로층에 제2 솔더 레지스트를 적층하는 단계; (H) 상기 제1 솔더 레지스트에 제1 회로층의 와이어 본딩 패드에 대응되는 위치에 홀을 형성하는 단계; 및 (I) 상기 제2 솔더 레지스트에 제2 회로층의 솔더 볼 패드에 대응되는 위치에 홀을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 (B) 단계의 내열 테이프는 폴리미이드 필름인 것을 특징으로 한다.
또한, 본 발명의 상기 (C) 단계는, (C-1) 상기 동박 적층판의 공동에 반도체 소자를 실장하는 단계; (C-2) 상기 동박이 제거된 면에 제2 절연층을 적층하는 단계; (C-3) 상기 제2 절연층에 동박을 캐리어를 이용하여 적층하는 단계; 및 (C-4) 상기 캐리어를 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 (D) 단계는 (D-1) 상기 제1 절연층에 접하는 동박과 제2 절연층에 접하는 동박에 드라이 필름을 적층하는 단계; (D-2) 제1 절연층에 접하는 동박에 적층된 제1 드라이 필름에 와이어 본딩 패드를 포함한 제1 회로층의 회로패턴에 대응되는 패턴을 형성하고, 제2 절연층에 접하는 동박에 적층된 제2 드라이 필름에 솔더 볼 패드가 포함된 제2 회로층의 회로패턴에 대응되는 패턴을 형성하는 단계; 및 (D-3) 상기 제1 드라이 필름과 제2 드라이 필름의 패턴에 따라 동박을 에칭하여 와이어 본딩 패드와 솔더 볼 패드를 포함하는 회로패턴이 형성된 제1 회로층과 제2 회로층을 완성하는 단계를 포함하는 것을 특징으로 한다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
상기와 같은 본 발명에 따르면 반도체 소자와 와이어 본딩 패드간에 와이어로 연결함으로서 내장 부품의 연결 상태를 육안으로 검사가 가능하여 연결 신뢰성을 높일 수 있도록 한다.
또한, 본 발명에 따르면 반도체 소자와 본딩 패드를 와이어로 연결하여 미세 회로 패턴 형성이 가능하도록 하는 효과가 있다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 종래기술에 의한 패키징 방식을 나타낸 도면이다.
도 2는 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판의 구조도이다.
도 3 내지 도 16는 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판의 제조 방법을 나타낸 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판의 구조도이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판은 절연물질로 형성되며 내부에 공동(110aa)을 구비하고 있는 코어층(110)과, 코어층(110)의 공동(110aa)에 실장되어 내장되는 반도체 소자(120)와, 절연물질로 형성되며 반도체 소자(120)를 에워싸도록 형성되어 반도체 소자(120)가 고정되도록 지지하는 지지층(130)과, 코어층(110)의 상부에 형성되어 있으며 와이어 본딩 패드(140aa)를 포함한 회로패턴이 형성되어 있는 제1 회로층(140a)과, 코어층(110)의 하부에 형성되어 있으며 솔더 볼 패드(140ba)를 포함한 회로패턴이 형성되어 있는 제2 회로층(140b)과, 코어층(110)의 상하부면을 전기적으로 연결하는 비아홀(150)과, 반도체 소자(120)와 와이어 본딩 패드(140aa)를 전기적으로 연결하는 와이어(160)와, 제1 회로층(140a)의 상부에 적층된 제1 솔더 레지스트층(170a)와, 제2 회로층(140a)의 하부에 적층된 제2 솔더 레지스트층(170b) 및 제1 솔더 레지스트층(170a)을 덮고 있는 몰딩층(180)을 구비하고 있다.
여기에서, 코어층(110)은 절연물질로 이루어진 2개의 절연층(110a, 110b)으로 이루어져 있다.
상기 제1 절연층(110a)은 일면이 제1 회로층(140a)과 접하고 있으며 내부에 공동(110aa)을 구비하고 있어 구비된 공동(110aa)에 반도체 소자(120)가 실장되어 내장된다.
그리고, 제2 절연층(110b)은 절연물질로 형성되며 일면이 제1 절연층(110a)에 접하고 있으며 다른면은 제2 회로층(140b)과 접하고 있다.
이와 같은 제1 절연층(110a)과 제2 절연층(110b)은 서로 동일한 물질로 형성할 수도 있고 다른 물질로 형성할 수도 있다.
한편, 이러한 코어층(110)의 일면에는 솔더 볼 패드(140ba)에 접속된 솔더볼(190)이 어레이 형상으로 배열되어 있으며 이와 같은 솔더볼(190)을 통하여 모기판(미도시)에 실장된다.
상기 솔더볼(190)이 솔더 볼 패드(140ba)에 접속될 때 Ni/Au 도금층(140bb)를사이에 두고 접속할 수 있다.
다음으로, 코어층(110)에 실장되는 반도체 소자(120)는 예를 들면, 트랜지스터, 다이오드, IC 칩 등이다.
이러한 반도체 소자(120)는 코어층(110)의 상부에 형성된 제1 회로층(140a)의 와이어 본딩 패드(140aa)에 와이어(160)을 통하여 접속된다.
이와 같은 반도체 소자(120)를 에워싸도록 지지층(130)이 형성되어 있으며, 이러한 지지층(130)은 상기 제2 절연층(110b)의 절연 물질과 동일 물질인 것이 바람직하다.
그리고, 상기 솔더 레지스트층(170a, 170b)는 제1 회로층(140a) 또는 제2 회로층(140b)에 적층되며 와이어 본딩 패드(140aa)나 솔더볼 패드(140ba)를 위하여 윈도우가 형성되어 있다.
다음으로, 몰딩층(180)은 상부의 솔더 레지스트층(170a)에 형성되어 외부환경이나 영향으로부터 반도체 소자(130)를 보호하는 기능을 하고, 또한 반도체 소자(130)를 코어층(110)상에 견고하게 고정되도록 한다.
이러한 몰딩층(180)은 가열함으로써 연화하는 재료는 어떠한 것이든 이용할 수 있다. 일예로, 몰딩층(180)의 재료로는 에폭시 수지, BT 레진 등의 멜라민 유도체, 액정 폴리머, PPE수지, 폴리이미드 수지, 불소 수지, 페놀 수지, 폴리아미드 비스말레이미드 등을 이용할 수 있다. 또한, 몰딩층(180)은 필러 또는 섬유 등의 충전재를 포함할 수 있다.
한편, 본 발명의 제1 실시예에 따른 볼 그리드 어레이 기판은 코어층(110)의 상부에 하나의 회로층(140a)만이 형성되어 있으나, 그 위에 절연층과 회로층을 연속적으로 적층하여 복수의 회로층을 구비한 기판을 형성할 수 있다.
도 3 내지 도 16은 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판의 제조 방법의 공정도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 임베디드 볼 그리드 어레이 기판은 제1 절연층(200)에 동박(210a, 210b)이 적층된 동박적층원판(CCL:copper cladded laminate)을 준비한다.
여기서 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박적층판, 내열수지 동박적층판, 종이/페놀 동박적층판, 고주파용 동박적층판, 플렉시블 동박적층판(폴리이미드 필름) 및 복합 동박적층판 등 여러 가지가 있으나, 양면 인쇄회로기판 및 다층 인쇄회로기판의 제작에는 주로 유리/에폭시 동박 적층판이 사용된다.
그리고, 도 4에 도시된 바와 같이, 제1 절연층(200)의 내부에 공동(220)를 형성하고, 어느 한 쪽의 동박(여기에서는 상부 동박(210a))을 제거한다. 여기에서 공동(220)를 형성하는 방법으로는 펀칭 또는 드릴 비트로 형성할 수 있다.
이후에, 도 5에 도시된 바와 같이 공동(220)이 형성된 제1 절연층(200)의 일면에 내열 테이프(230)을 적층한다. 여기에서, 내열 테이프(230)는 열에 대하여 둔감한 여러 소재가 사용될 수 있는데 바람직하게는 폴리이미드 필름이 사용될 수 있다.
다음에, 도 6에 도시된 바와 같이 공동(220)에 반도체 소자(240)를 실장한다. 이때, 반도체 소자(240)가 이후의 공정에서 제1 절연층(200)의 내열 테이프(230)와 접하는 면에 형성되는 와이어 본딩 패드와 와이어에 의해 전기적 접속이 가능하도록 반도체 소자(240)의 와이어 본딩 패드가 내열 테이프(230)을 향하도록 하여 실장한다.
그리고, 도 7에 도시된 바와 같이 반도체 소자(240)를 덮도록 제2 절연층(250b)을 적층하고, 그 위에 동박(260)을 적층한 후에 도 8에 도시된 바와 같이 압착한다.
여기에서, 제2 절연층(250b)은 프리프레그인 것이 바람직하며, 제2 절연층(250b)이 반도체 소자(240)를 덮도록 적층될 때 도 8에서 알 수 있는 바와 같이 반도체 소자(240)와 공동(220) 사이의 갭에는 제2 절연층(250b)이 충진되어 지지층(280)을 형성한다.
상기 동박(260)은 제2 절연층(250b)에 적층될 때 캐리어(270)를 사용하여 용이하게 제2 절연층(250b)에 적층될 수 있다. 이때, 캐리어(270)는 동박(260)이 제2 절연층(250b)에 적층된 후에 제거된다. 여기에서 두개의 절연층, 도면부호 200과 250b의 절연층은 본 발명에서 코어층을 형성한다.
이후에, 내열 테이프(230)를 제거하며, 내열 테이프(230)가 제거된 면에 동박(210b)가 노출된다.
그 다음, 도 9에서와 같이, 절연층(200, 250b)의 상부 및 하부면을 전기적으로 연결하기 위한 비아홀을 형성하기 위하여 관통홀(290)을 가공하여 형성한다.
여기서 관통홀을 형성하는 과정은 CNC 드릴(Computer Numerical Control Drill) 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 관통홀을 형성하는 방식을 사용하는 것이 바람직하다.
한편, 관통홀(290)을 형성한 후에, 형성 시 발생하는 열로 인하여 절연층(200, 250b) 등이 녹아서 관통홀(290)의 측벽에 발생하는 스미어(smear)를 제거하는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
이후, 도 10에서와 같이, 절연층(200, 250b)의 표면과, 관통홀(290)의 내벽에 무전해 도금 및 전해 도금을 하여 전기적으로 도통시키는 동도금층(300a, 300b)을 형성한다.
여기서 절연층(200, 250b)의 관통홀(290)의 측벽이 절연 물질로 되어 있어 관통홀(290) 형성 후 바로 전해 동도금을 수행할 수 없다.
따라서, 형성된 관통홀(290)의 전기적 연결 및 전해 동도금 수행하기 위하여 무전해 동도금을 수행하여 무전해 동도금층(300a)를 형성한다. 무전해 동도금이 완료된 후, 절연층(200, 250b)을 동도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 동도금을 수행하여 전해 동도금층(300b)를 형성한다.
이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금은 동도금층의 물리적 특성이 무전해 동도금층보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
다음, 도 11에서와 같이, 절연층(200, 250b)의 상하 동도금층(300a, 300b)에 드라이 필름(310a, 310b)을 각각 도포한다.
여기서 드라이 필름(310a, 310b)은 커버 필름(cover film), 포토레지스트 필름(photo-resist film) 및 마일러 필름(mylarfilm)의 3층으로 구성되며, 실질적으로 레지스트 역할을 하는 층은 포토레지스트 필름이다.
다음, 도 12에서와 같이 , 소정의 패턴이 인쇄된 드라이 필름(310a, 310b)을 노광 및 현상함으로써, 드라이 필름(310a, 310b)에 소정의 패턴을 형성한다. 여기서 소정의 패턴은 회로패턴, 비아홀(E)의 랜드(land), 와이어 본딩 패드 패턴(wire bonding pad pattern), 솔더 볼 패드 패턴(solder ball pad pattern)을 포함한다.
상기 드라이 필름(310a, 310b)의 노광 및 현상 공정은 소정의 패턴이 인쇄된 아트 워크 필름을 드라이 필름(310a, 310b) 위에 밀착시킨 후 자외선을 조사한다. 이때, 아트 워크 필름의 패턴이 인쇄된 검은 부분은 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 아트 워크 필름 아래의 드라이 필름을 경화시키게 된다. 이렇게 드라이 필름(310a, 310b)이 경화된 절연층(200, 250b)을 현상액에 담그면 경화되지 않은 드라이 필름(310a, 310b) 부분이 현상액에 의해 제거되고, 경화된 드라이 필름(310a, 310b) 부분만 남아서 에칭 레지스트 패턴을 형성한다.
그리고, 도 13에서와 같이, 소정의 패턴이 형성된 드라이 필름(310a, 310b)을 에칭 레지스트(etching resist)로 사용하고,절연층(200, 250b)에 에칭액을 분무시킴으로써, 드라이 필름(310a, 310b)의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(210b, 260) 및 동도금층(300a, 300b)을 에칭하여 제거한다.
이후, 도 14에서와 같이, 절연층(200, 250b)의 상하 양면에 도포된 드라이 필름(310a, 310b)을 박리하여 제거하고, 솔더 레지스트(320a, 320b)를 도포한 후 가건조시킨다.
여기서 드라이 필름(310a, 310b)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 포함된 박리액을 사용하여 제거한다.
상술한 도 11 내지 도 14의 과정에서, 에칭 레지스트로 드라이 필름(310a, 310b)을 사용하였으나, 액체 상태의 감광재를 에칭 레지스트로 사용할 수 있다.
이 경우, 자외선에 감광되는 액체 상태의 감광재를 절연층(200, 250b)의 동도금층(300a, 300b)에 도포한 후, 건조시킨다. 다음으로, 소정의 패턴이 형성된 아트 워크 필름을 이용하여 감광재를 노광 및 현상함으로써, 감광재에 소정의 패턴을 형성한다.
그 다음으로, 소정의 패턴이 형성된 감광재를 에칭 레지스트로 사용하고, 절연층(200, 250b)에 에칭액을 분무시킴으로써, 감광재의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박(210b, 250b) 및 동도금층(300a, 300b)을 에칭하여 제거한다. 그 후, 감광재를 제거한다. 여기서 액체 상태의 감광재를 코팅하는 방식은 딥 코팅(dip coating) 방식, 롤 코팅(roll coating) 방식, 전기증착(electro-deposition) 방식 등이 있다.
이러한 액체 상태의 감광재를 이용하는 방식은 드라이 필름(310a, 310b)보다 얇게 도포할 수 있으므로, 보다 미세한 회로 패턴을 형성할 수 있는 장점이 있다. 또한, 절연층(200, 250b)의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
한편, 솔더 레지스트(320a, 320b)와 동도금층(300b)이 완전히 밀착되지 않는 문제가 발생할 수 있다.
따라서, 솔더 레지스트(320a, 320b)를 도포하기 전에, 솔더 레지스트(320a, 320b)와 동도금층(300b)과의 밀착력을 향상시키기위하여 기판 표면을 세정하고 기판 표면에 거칠기를 부여하는 전처리를 수행하는 것이 바람직하다.
상기 솔더 레지스트(320a, 320b)를 도포하는 방식은 스크린 인쇄(screen printing) 방식, 롤러 코팅(roller coating) 방식, 커튼 코팅(curtain coating) 방식, 스프레이 코팅(spray coating) 방식 등을 사용할 수 있다.
여기서 스크린 인쇄 방식은 솔더 레지스트 패턴을 직접 인쇄하는 방식이고, 롤러 코팅 방식은 스크린 인쇄법에 사용되는 것보다 점도가 낮은 솔더 레지스트 잉크를 고무로 된 롤러에 얇게 발라 기판에 코팅하는 방식이다.
또한, 상기 커튼 코팅 방식은 롤러 코팅에 사용되는 것보다 더 점도가 낮은 솔더 레지스트 잉크를 사용하는 방식이며, 스프레이 코팅 방식은 레지스트 잉크를 분무하여 코팅하는 방식이다.
다음, 상하 솔더 레지스트(320a, 320b)에 솔더 레지스트 패턴이 인쇄된 아트 워크 필름을 밀착시킨 후, 솔더 레지스트(320a, 320b)를 노광 및 현상함으로써, 솔더 레지스트 패턴에 대응하는 솔더 레지스트(320a, 320b)를 경화시킨다.
여기서 아트 워크 필름의 솔더 레지스트 패턴이 인쇄된 검은 부분은 노광공정에서 자외선이 투과하지 못하고, 인쇄되지 않은 부분은 자외선이 투과하여 솔더 레지스트(320a, 320b)를 경화시키게 된다.
이후, 아트 워크 필름을 제거한 후, 경화되지 않은 부분의 솔더 레지스트(320a, 320b)를 현상 공정에서 제거하여 솔더 레지스트 패턴을 형성한다.
다음, 자외선을 조사하여 자외선 경화시키고, 건조기(도시되지 않음)를 이용하여 솔더 레지스트(320a, 320b)를 완전 경화시킨다.
여기서 솔더 레지스트(320a, 320b)가 제거된 부분에 잔존하는 솔더 레지스트(320a, 320b)의 잔사, 이물질등을 플라즈마 등을 이용하여 제거하는 공정을 더 수행하는 것이 바람직하다.
다음, 도 16에서와 같이, 솔더볼 패드 패턴에 Ni/Au 도금층(330)을 형성한다.
다음으로, 와이어(340)를 사용하여 반도체 소자(240)와 와이어 본딩 패드를 본딩하여 전기적으로 연결하며, 솔더 볼(350)을 형성한 후, 몰딩(360)을 형성하면 볼 그리드 어레이 기판이 형성된다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
110 : 코어층 110a, 110b : 절연층
110aa : 공동 120 : 반도체 소자
130 : 지지층 140a, 140b : 회로층
140aa : 와이어 본딩 패드 140ba : 솔더 볼 패드
140bb : Ni/AU 도금층 150 : 비아홀
160 : 와이어 170a, 170b : 솔더 레지스트
180 : 몰딩 200, 250b : 절연층
220 : 공동 230 : 내열 테이프
240 : 반도체 소자 260 : 동박
270 : 캐리어 280 : 지지층
290 : 관통홀 300a, 300b : 동도금층
310a, 310b : 드라이 필름 320a, 320b : 솔더 레지스트
330 : Ni/Au 도금층 340 : 와이어
350 : 솔더볼 360 : 몰딩

Claims (11)

  1. 절연물질로 형성되며 내부에 공동을 구비하고 있는 코어층;
    코어층의 공동에 실장되어 내장되는 반도체 소자;
    코어층의 일면에 형성되어 있으며 와이어 본딩 패드를 포함한 회로패턴이 형성되어 있는 제1 회로층;
    코어층의 다른면에 형성되어 있으며 솔더 볼 패드를 포함한 회로패턴이 형성되어 있는 제2 회로층; 및
    반도체 소자와 와이어 본딩 패드를 전기적으로 연결하는 와이어를 포함하는 임베디드 볼 그리드 어레이 기판.
  2. 청구항 1에 있어서,
    절연물질로 형성되며 반도체 소자를 에워싸도록 형성되어 반도체 소자가 고정되도록 지지하는 지지층을 더 포함하는 임베디드 볼 그리드 어레이 기판.
  3. 청구항 1에 있어서,
    상기 코어층은,
    일면이 상기 제1 회로층과 접하고 있으며 내부에 공동을 구비하고 있어 구비된 공동에 반도체 소자가 실장되어 내장된 제1 절연층; 및
    절연물질로 형성되며 일면이 제1 절연층에 접하고 있으며 다른면은 제2 회로층과 접하고 있는 제2 절연층을 포함하는 임베디드 볼 그리드 어레이 기판.
  4. 청구항 1에 있어서,
    상기 코어층의 관통하여 제1 회로층과 제2 회로층의 전기적 접속을 제공하는 비아홀을 더 포함하는 임베디드 볼 그리드 어레이 기판.
  5. 청구항 1에 있어서,
    제1 회로층의 일면에 적층된 제1 솔더 레지스트;
    제2 회로층의 일면에 적층된 제2 솔더 레지스트; 및
    제1 솔더 레지스트층을 덮고 있는 몰딩층을 더 포함하는 임베디드 볼 그리드 어레이 기판.
  6. (A) 제1 절연층의 양면에 동박이 형성된 동박적층판을 준비하여 공동을 형성한 후에 일면의 동박을 제거하는 단계;
    (B) 상기 동박적층판의 동박이 제거된 면의 반대면에 내열 테이프를 부착하는 단계;
    (C) 상기 동박 적층판의 공동에 반도체 소자를 실장하고 동박이 제거된 면에 제2 절연층과 동박을 적층하는 단계;
    (D) 상기 제1 절연층에 접하는 동박에 와이어 본딩 패드를 포함한 회로패턴이 형성된 제1 회로층을 그리고 제2 절연층에 접하는 동박에 솔더 볼 패드가 포함된 회로패턴을 형성하는 단계; 및
    (E) 상기 반도체 소자와 와이어 본딩 패드를 와이어로 본딩하여 전기적 접속을 제공하는 단계를 포함하는 임베디드 볼 그리드 어레이 기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (C) 단계 이후에,
    (F) 상기 제1 절연층과 제2 절연층을 관통하여 비아홀을 형성하는 단계를 더 포함하는 임베디드 볼 그리드 어레이 기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 (D) 단계 이후에,
    (G) 제1 회로층에 제1 솔더 레지스트를 적층하고, 제2 회로층에 제2 솔더 레지스트를 적층하는 단계;
    (H) 상기 제1 솔더 레지스트에 제1 회로층의 와이어 본딩 패드에 대응되는 위치에 홀을 형성하는 단계; 및
    (I) 상기 제2 솔더 레지스트에 제2 회로층의 솔더 볼 패드에 대응되는 위치에 홀을 형성하는 단계를 더 포함하는 임베디드 볼 그리드 어레이 기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 (B) 단계의 내열 테이프는 폴리미이드 필름인 것을 특징으로 하는 임베디드 볼 그리드 어레이 기판의 제조방법.
  10. 청구항 6에 있어서,
    상기 (C) 단계는,
    (C-1) 상기 동박 적층판의 공동에 반도체 소자를 실장하는 단계;
    (C-2) 상기 동박이 제거된 면에 제2 절연층을 적층하는 단계;
    (C-3) 상기 제2 절연층에 동박을 캐리어를 이용하여 적층하는 단계; 및
    (C-4) 상기 캐리어를 제거하는 단계를 포함하는 임베디드 볼 그리드 어레이 기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 (D) 단계는
    (D-1) 상기 제1 절연층에 접하는 동박과 제2 절연층에 접하는 동박에 드라이 필름을 적층하는 단계;
    (D-2) 제1 절연층에 접하는 동박에 적층된 제1 드라이 필름에 와이어 본딩 패드를 포함한 제1 회로층의 회로패턴에 대응되는 패턴을 형성하고, 제2 절연층에 접하는 동박에 적층된 제2 드라이 필름에 솔더 볼 패드가 포함된 제2 회로층의 회로패턴에 대응되는 패턴을 형성하는 단계; 및
    (D-3) 상기 제1 드라이 필름과 제2 드라이 필름의 패턴에 따라 동박을 에칭하여 와이어 본딩 패드와 솔더 볼 패드를 포함하는 회로패턴이 형성된 제1 회로층과 제2 회로층을 완성하는 단계를 포함하는 임베디드 볼 그리드 어레이 기판의 제조방법.
KR1020100089021A 2010-09-10 2010-09-10 임베디드 볼 그리드 어레이 기판 및 그 제조 방법 KR20120026855A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100089021A KR20120026855A (ko) 2010-09-10 2010-09-10 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2010263577A JP2012060096A (ja) 2010-09-10 2010-11-26 埋め込みボールグリッドアレイ基板及びその製造方法
US12/972,310 US8692391B2 (en) 2010-09-10 2010-12-17 Embedded ball grid array substrate and manufacturing method thereof
US14/187,202 US20140170815A1 (en) 2010-09-10 2014-02-21 Embedded ball grid array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100089021A KR20120026855A (ko) 2010-09-10 2010-09-10 임베디드 볼 그리드 어레이 기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20120026855A true KR20120026855A (ko) 2012-03-20

Family

ID=45805852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100089021A KR20120026855A (ko) 2010-09-10 2010-09-10 임베디드 볼 그리드 어레이 기판 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8692391B2 (ko)
JP (1) JP2012060096A (ko)
KR (1) KR20120026855A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150117195A (ko) * 2014-04-09 2015-10-19 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 칩 제조 방법
CN113196890A (zh) * 2018-12-10 2021-07-30 Lg伊诺特有限公司 印刷电路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
KR102340053B1 (ko) * 2015-06-18 2021-12-16 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
CN106672888B (zh) * 2015-11-11 2022-03-11 恩智浦美国有限公司 封装集成电路管芯的方法和器件
WO2018003391A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 部品内蔵基板及びその製造方法、並びに高周波モジュール
DE102017105330B4 (de) * 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
JP2022108036A (ja) * 2021-01-12 2022-07-25 株式会社デンソー プリント基板

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
KR100206894B1 (ko) * 1996-03-11 1999-07-01 구본준 바지에이 패키지
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP3398721B2 (ja) * 1999-05-20 2003-04-21 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ及びその製造方法
US6876554B1 (en) 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
JP4270769B2 (ja) 2000-12-15 2009-06-03 イビデン株式会社 多層プリント配線板の製造方法
JP2003303919A (ja) * 2002-04-10 2003-10-24 Hitachi Ltd 半導体装置及びその製造方法
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP2005014266A (ja) 2003-06-24 2005-01-20 Eggs:Kk 化粧シートおよびその製造方法
US7141884B2 (en) 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
JP4012496B2 (ja) * 2003-09-19 2007-11-21 カシオ計算機株式会社 半導体装置
JP4324732B2 (ja) 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
JP4361826B2 (ja) 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP2005347299A (ja) 2004-05-31 2005-12-15 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4575071B2 (ja) 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
KR100688857B1 (ko) * 2004-12-17 2007-03-02 삼성전기주식회사 윈도우를 구비한 볼 그리드 어레이 기판 및 그 제조방법
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
JP4407527B2 (ja) 2005-02-14 2010-02-03 パナソニック株式会社 部品内蔵モジュールの製造方法
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
CN101263752B (zh) 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP4920335B2 (ja) 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
JP2008270485A (ja) 2007-04-19 2008-11-06 Toyota Industries Corp 半導体装置
KR100811034B1 (ko) 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
KR100821154B1 (ko) 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
KR100982795B1 (ko) 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
JP5161732B2 (ja) 2008-11-11 2013-03-13 新光電気工業株式会社 半導体装置の製造方法
KR101015704B1 (ko) 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150117195A (ko) * 2014-04-09 2015-10-19 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 칩 제조 방법
CN113196890A (zh) * 2018-12-10 2021-07-30 Lg伊诺特有限公司 印刷电路板
US11470721B2 (en) 2018-12-10 2022-10-11 Lg Innotek Co., Ltd. Printed circuit board
CN113196890B (zh) * 2018-12-10 2024-02-06 Lg伊诺特有限公司 印刷电路板

Also Published As

Publication number Publication date
US8692391B2 (en) 2014-04-08
JP2012060096A (ja) 2012-03-22
US20120061833A1 (en) 2012-03-15
US20140170815A1 (en) 2014-06-19

Similar Documents

Publication Publication Date Title
KR20120026855A (ko) 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US20090250253A1 (en) Printed circuit board and manufacturing method thereof
US9900989B2 (en) Printed circuit board and method of manufacturing the same
KR100697980B1 (ko) 전자부품을 내장하는 인쇄회로기판의 제조방법
JP2010157709A (ja) プリント配線板及びその製造方法
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR20130008346A (ko) 인쇄회로기판 및 그 제조방법
KR20150024093A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20120120789A (ko) 인쇄회로기판의 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
KR100815320B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR20150022560A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR100771308B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100942820B1 (ko) 도금 인입선이 없는 반도체 패키지 기판 제조 방법
KR100722637B1 (ko) 전도성 드라이 필름을 이용한 인쇄회로기판 및 그 제조방법
KR20030011434A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR101531101B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application