JP5779970B2 - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法 Download PDFInfo
- Publication number
- JP5779970B2 JP5779970B2 JP2011108414A JP2011108414A JP5779970B2 JP 5779970 B2 JP5779970 B2 JP 5779970B2 JP 2011108414 A JP2011108414 A JP 2011108414A JP 2011108414 A JP2011108414 A JP 2011108414A JP 5779970 B2 JP5779970 B2 JP 5779970B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- semiconductor element
- external terminal
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9413—Dispositions of bond pads on encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図8、図9を参照して本発明の第1実施形態に係るプリント配線板が以下に説明されている。
図8は第1実施形態に係るプリント配線板10の断面を示している。図9は、第1実施形態のプリント配線板の用途を示している。図9では、図8のプリント配線板がマザーボード210に搭載され、さらに、別のPKG基板200が第1実施形態のプリント配線板に搭載されている。
さらに、X/Yは0.7以上であることが好ましい。樹脂絶縁層に半導体素子が内蔵されると、プリント配線板が反りやすい。その反りにより、外部端子と第1ビア導体間に応力が働く。しかしながら、第1実施形態のプリント配線板では、第1ビア導体用の開口の深さが浅くなるので、第1ビア導体と外部端子との接合面積が大きくなる。そのため、第1ビア導体と外部端子間の接続信頼性が向上する。
さらに、X/Yは0.9以上であることが好ましい。第1実施形態のプリント配線板は第1の樹脂絶縁層に半導体素子などの電子部品を内蔵し、その半導体素子の電極と第1導体層は第1の樹脂絶縁層に形成されている接続ビア導体で接続されている。半導体素子などの電子部品と樹脂絶縁層の熱膨張係数は10倍程度異なる。そのため、プリント配線板が温度変化すると、接続ビア導体と電子部品の電極間に大きな応力が働くと考えられる。しかしながら、第1実施形態のプリント配線板では、電子部品の電極とほぼ同一平面に外部端子の副面が位置する。そのため、電子部品の電極と略同じ高さに位置している第1の樹脂絶縁層の強度が増す。その結果、電子部品の電極と接続ビア導体の界面に働く応力が小さくなると考えられる。従って、電子部品の電極と接続ビア導体間の接続信頼性が向上する。
さらに、外部端子42の副面Uの高さと半導体素子の電極92の上面の高さの差(Z)が7.5μm以下であることが好ましい。第1ビア導体と外部端子との接合面積と接続ビア導体と電子部品の電極との接合面積が略同じになるので、第1ビア導体と外部端子間及び接続ビア導体と電子部品の電極間の接続信頼性が共に向上する。
さらに、Zが5μm以下であることが好ましい。第1ビア導体の開口と接続ビア導体の開口がほぼ同時に金属で充填されるので、第1導体層が薄くなる。第1導体層の厚みが必要最低限の厚みになる。第1導体層に微細な導体回路が形成される。
銅張積層板30と、厚さ3〜20μmの銅箔40が準備される(図1(A))。銅張積層板30に銅箔40が接着剤又は超音波接続により接合され、銅張積層板の外周と銅箔の外周が所定の幅で接合される(図1(B))。図10に、銅箔40の接合箇所CUTが鎖線で示される。接合箇所の外側の銅箔40が除去される(図1(C))。
図11は第2実施形態に係るプリント配線板10の断面を示している。
第2実施形態では、外部端子42の主面Mは、第1の樹脂絶縁層50の第1面Sと同一面に位置している。半田バンプ96Dは、第1の樹脂絶縁層50の第1面(S)上に形成されているソルダーレジスト層700の開口700a内に形成される。第2実施形態では、外部端子の厚みが厚くなるため、第1の樹脂絶縁層の応力が更に緩和され易くなる。
図1〜図10を参照して実施例のプリント配線板の製造方法が以下に説明されている。
銅張積層板30と、厚さ5μmの銅箔40が準備される(図1(A))。銅張積層板の厚みは0.8mmである。銅張積層板30に銅箔40が超音波接続により接合され、銅張積層板の外周と銅箔の外周が接合される(図1(B))。接合箇所の幅は5mmである。接合箇所の外側の銅箔40が除去される(図1(C))。
30 銅張積層板
40 銅箔
42 外部端子
50 第1の樹脂絶縁層
58 第1導体層
60a 第1ビア導体
60b 接続ビア導体
90 半導体素子
92 電極
Claims (8)
- 第1面と該第1面とは反対側の第2面とを有する第1の樹脂絶縁層と、
前記第1の樹脂絶縁層の第1面側に埋まっていて、前記第1の樹脂絶縁層の第1面に向いている主面と前記第1の樹脂絶縁層の第2面に向いている副面とを有する外部端子と、
前記第1の樹脂絶縁層の第1面側に内蔵され、前記第1の樹脂絶縁層の第2面に向いている電極を有する電極面と該電極面の反対側の電極を有しない背面とを備える半導体素子と、
前記第1の樹脂絶縁層の第2面に形成されている第1導体層と、
前記外部端子と前記第1導体層とを接続する第1ビア導体と、
前記半導体素子の電極と前記第1導体層とを接続する接続ビア導体と、
前記半導体素子の前記背面に一面が接し、反対面が前記第1の樹脂絶縁層の前記第1面と同一面上で該第1の樹脂絶縁層から露出している接着層と、を有するプリント配線板において:
前記第1の樹脂絶縁層の第1面から前記外部端子の副面までの距離(X)は前記第1導体層の厚みより大きく、
前記第1の樹脂絶縁層の第1面から前記外部端子の副面までの距離(X)と、前記第1の樹脂絶縁層の第1面から前記半導体素子の電極の上面までの距離(Y)との比(X/Y)は0.9〜1.1であり、
前記外部端子の主面は、前記第1の樹脂絶縁層の第1面から凹んでおり、凹み量は、前記接着層の厚みよりも大きい。 - 請求項1のプリント配線板において、前記接着層は銀ペーストから成る。
- 請求項1のプリント配線板において、前記外部端子の副面と前記半導体素子の電極の上面との間の距離(Z)が7.5μm以下である。
- 請求項1のプリント配線板において、前記外部端子はめっき膜で形成されている。
- 支持板を用意することと;
前記支持板上に外部端子を所定厚みで形成することと;
前記支持板上に、前記外部端子よりも薄い接着層を形成し、該接着層上に電極を備える半導体素子を、該半導体素子の背面が支持板と対向するように搭載することと;
前記支持板上に第1面と該第1面とは反対側の第2面とを有する第1の樹脂絶縁層を該第1の樹脂絶縁層の第1面が前記支持板に向くように形成することと;
前記第1の樹脂絶縁層に前記外部端子に至る第1ビア導体用の開口を形成することと;
前記第1の樹脂絶縁層に前記半導体素子の電極に至る接続ビア導体用の開口を形成することと;
前記第1の樹脂絶縁層の第2面上に第1導体層を形成することと;
前記第1ビア導体用の開口に前記第1導体層と前記外部端子を接続する第1ビア導体を形成することと;
前記接続ビア導体用の開口に前記第1導体層と前記半導体素子の電極を接続する接続ビア導体を形成することと;
前記支持板を除去することと;を有するプリント配線板の製造方法において、
前記第1の樹脂絶縁層の第1面から前記外部端子の副面までの距離(X)は、前記第1導体層の厚みより大きく、
前記第1の樹脂絶縁層の第1面から前記外部端子の副面までの距離(X)と、前記第1の樹脂絶縁層の第1面から前記半導体素子の電極の上面までの距離(Y)との比(X/Y)は0.9〜1.1である。 - 請求項5のプリント配線板の製造方法において、前記第1導体層を形成することと前記第1ビア導体を形成することと前記接続ビア導体を形成することは同時に行われる。
- 請求項5のプリント配線板の製造方法において、前記半導体素子の厚みは前記半導体素子の背面から前記電極の上面までの距離である。
- 請求項1のプリント配線板において、前記半導体素子の厚みは30μm〜150μmである。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108414A JP5779970B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板及びプリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108414A JP5779970B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板及びプリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012238805A JP2012238805A (ja) | 2012-12-06 |
| JP5779970B2 true JP5779970B2 (ja) | 2015-09-16 |
Family
ID=47461434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108414A Active JP5779970B2 (ja) | 2011-05-13 | 2011-05-13 | プリント配線板及びプリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5779970B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015045710A1 (ja) | 2013-09-26 | 2015-04-02 | シャープ株式会社 | 表示パネル及びそれを備えた表示装置 |
| KR102250997B1 (ko) | 2014-05-02 | 2021-05-12 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4361826B2 (ja) * | 2004-04-20 | 2009-11-11 | 新光電気工業株式会社 | 半導体装置 |
| US20100103634A1 (en) * | 2007-03-30 | 2010-04-29 | Takuo Funaya | Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment |
| JPWO2010101163A1 (ja) * | 2009-03-04 | 2012-09-10 | 日本電気株式会社 | 機能素子内蔵基板及びそれを用いた電子デバイス |
| JP5649490B2 (ja) * | 2011-03-16 | 2015-01-07 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2011
- 2011-05-13 JP JP2011108414A patent/JP5779970B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012238805A (ja) | 2012-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101169B2 (ja) | 配線基板とその製造方法 | |
| US8745860B2 (en) | Method for manufacturing printed wiring board | |
| CN104284511B (zh) | 印刷布线板 | |
| US20080308308A1 (en) | Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board | |
| US8754336B2 (en) | Wiring board and method of producing the same | |
| TWI585926B (zh) | 設有加強層及整合雙路由電路之半導體組體及製作方法 | |
| CN105702649B (zh) | 具有整合双布线结构的线路板及其制作方法 | |
| JP2015028986A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| TW201328447A (zh) | 印刷電路板及其製造方法 | |
| JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| JP5173758B2 (ja) | 半導体パッケージの製造方法 | |
| US20160353576A1 (en) | Electronic component built-in substrate and electronic device | |
| JP2015146384A (ja) | プリント配線板 | |
| JP2011124555A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP5660462B2 (ja) | プリント配線板 | |
| TW201735290A (zh) | 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法 | |
| JP5779970B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2008047843A (ja) | 回路装置およびその製造方法、配線基板およびその製造方法 | |
| CN103650652A (zh) | 印刷电路板及其制造方法 | |
| JP2016115823A (ja) | プリント配線板 | |
| JP2016100352A (ja) | プリント配線板およびその製造方法 | |
| JP2015103535A (ja) | プリント配線板 | |
| JP7535463B2 (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| JP5511922B2 (ja) | 配線基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5779970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |