CN103650652A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN103650652A
CN103650652A CN201280033324.4A CN201280033324A CN103650652A CN 103650652 A CN103650652 A CN 103650652A CN 201280033324 A CN201280033324 A CN 201280033324A CN 103650652 A CN103650652 A CN 103650652A
Authority
CN
China
Prior art keywords
layer
via layer
insulating barrier
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280033324.4A
Other languages
English (en)
Inventor
朴忠植
金德南
安宰贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN103650652A publication Critical patent/CN103650652A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

所公开的是一种印刷电路板以及其制造方法。所述印刷电路板包括第一绝缘层、位于所述第一绝缘层上的第二绝缘层，以及贯穿所述第一和第二绝缘层并且具有层结构的至少一个通孔。所述通孔包括贯穿所述第一绝缘层的第一通孔层、形成于所述第一通孔层上并且通过所述第二绝缘层的第二通孔层，以及介于所述第一通孔层与所述第二通孔层之间的粘结层。所述第一通孔层的横截面不同于所述第二通孔层的横截面。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法。
背景技术
电路板是指印刷有电路图案的电绝缘衬底，用于将电子组件安装在上面。
近来，提出了一种薄型多层的电路板类型。为了制造这种薄型多层的电路板，人们尝试了各种办法，试图制造一种薄型支撑衬底，以在中间中央层的工艺期间支持对于该中间中央层的弯曲。
图1是示出了根据相关技术的印刷电路板10的截面图。
根据相关技术的印刷电路板10包括介于多个多层绝缘层1之间的多层电路图案4和5，同时，印刷电路板10中具有通孔2和3，用于将电路图案4和5彼此连接。
在这种情形中，通过机械造孔法来将通孔2和3填满导电膏，或者采用激光打孔方案、在实施完造孔法后通过电镀法形成通孔2和3。
在这种情形中，如果因为通孔2的尺寸太大而导致无法采用电镀方案，则采用通过导电膏来形成通孔2的方案。但是，用导电膏来形成通孔2这种方法产生的电阻很大，因此，传输信号可能带上噪声。这样，可靠性可能会降级。
同时，如果通孔3是由激光打孔方案形成，那么每一个绝缘层1都需要执行造孔过程，如此便会引发经济问题。
发明内容
技术问题
本实施例提供了一种具有新颖结构的印刷电路板以及制造这种印刷电路板的方法。
本实施例提供了一种印刷电路板以及制造这种印刷电路板的方法，其中通过简单的工艺形成通孔。
技术方案
根据本实施例，提供了一种印刷电路板，其包括：第一绝缘层、位于所述第一绝缘层上的第二绝缘层，以及贯穿所述第一和第二绝缘层并且具有层结构的至少一个通孔。所述通孔包括贯穿所述第一绝缘层的第一通孔层、形成于所述第一通孔层上并且通过所述第二绝缘层的第二通孔层，以及介于所述第一通孔层与所述第二通孔层之间的粘结层。所述第一通孔层的横截面不同于所述第二通孔层的横截面。
根据本实施例，提供了一种印刷电路板的制造方法。所述方法包括：在多个块体金属层中的每一层的通孔区域中形成用于形成通孔层的通孔槽；在一个块体金属层的通孔槽中填入第一绝缘层；在所述一个块体金属层的多个通孔槽上形成粘结层；将另一块体金属层的通孔层布置到所述粘结层上并使得所述块体金属层彼此粘结，同时将第二绝缘层填入通孔槽中；以及蚀刻所述块体金属层以暴露所述第一和第二绝缘层。
有益效果
如上文所述，根据本发明，铜层与绝缘层之间的粘结特性提高，同时因为使用了块体铜，所以热辐射特性也可提高。
此外，对于用以将层间电路彼此连接的通孔，在将它们形成于多个绝缘层之间时不再采用激光法或抛光法，而是用蚀刻法替代，这样便可以提高处理能力，同时还可以降低制造成本。
附图说明
图1是示出了根据相关技术的印刷电路板的截面图；
图2是示出了一个器件芯片封装的截面图，其中所述器件芯片封装采用了根据本发明实施例的印刷电路板；
图3到图16是示出了一种用于制造图2的印刷电路板的方法的截面图；以及
图17是示出了一个器件芯片封装的截面图，其中所述器件芯片封装采用图2的印刷电路板。
具体实施方式
下文将结合附图具体描述各实施例，以便让本领域的技术人员可以轻松地实施它们。但是，这些实施例可以具有各种变体。
然而，本发明还可以实施为各种变体，并不限于这些实施例。
在下文的描述中，当一个预定部分“包括”一个预定部件时，所述预定部分并不排除其他的部件，如果说明书中进行了特定相反情况的说明，那么所述预定部分还可以进一步包括其他部件。
为了方便或清楚起见，附图中所示的每一层的厚度和尺寸均有可能被夸大、被省略或者示意性地示出。此外，各元件的尺寸并不完全反映其实际尺寸。所有附图中都用相同的附图标记来表示相同的元件。
应了解，在对实施例进行的描述中，当将一个层（或薄膜）、一个区域或一个板称作位于另一个层（或薄膜）、另一个区域或另一个板“上”或“下”时，其可以“直接”或“间接”处于另一个层（或薄膜）、区域或板上，或者也可以存在一个或多个中间层。说明书已经结合附图描述了层的这种定位。
本发明提供了一种印刷电路板，这种印刷电路板的通孔不采用激光打孔方案。
下文将结合图2到图16描述根据本发明的实施例的热辐射电路衬底。
图2是示出了根据本发明的实施例的印刷电路板以及采用了所述印刷电路板的器件芯片封装100的截面图。
参看图2，根据本发明的器件芯片封装100包括印刷电路板以及安装在所述印刷电路板上的器件芯片200。
所述印刷电路板包括多个绝缘层120、150、176及186，贯穿绝缘层120、150、176及186的多个通孔以及覆盖通孔的覆盖层195。
绝缘层120、150、176及186包括第一绝缘层120、形成于所述第一绝缘层120上的第二绝缘层150，以及分别形成于所述第一绝缘层176上和所述第四绝缘层186下的第三和第四绝缘层176和186。
第一到第四绝缘层120、150、176以及186可以包括表现出低热导率（约0.2W/mK到约0.4W/mK）的绝缘环氧树脂。或者，第一到第四绝缘层120、150、176以及186可以包括表现出高热导率的聚酰亚胺树脂。此外，第一到第四绝缘层120、150、176以及186可以包括同种材料。或者，第一到第四绝缘层120、150、176以及186可以包括彼此不同的材料。
此外，用预定的材料填充相邻的通孔，这样来形成第一到第四绝缘层120、150、176以及186，它们的截面形状根据通孔形状的不同而不同。
这些通孔可以彼此隔开并且可以包括贯穿通孔（through via），贯穿通孔是指从印刷电路板的顶部表面一直穿孔到印刷电路板的底部表面形成的通孔。
每一个通孔具有一个包括多个层的层结构。
每一个通孔包括对第一绝缘层120穿孔而形成的第一通孔层、贯穿第二绝缘层150并且与所述第一通孔层110对齐的第二通孔层140，以及分别形成于第一通孔层110上和第二通孔层140下的第三和第四通孔层170和180，第三和第四通孔层170和180是分别对第三和第四绝缘层176和186穿孔而形成。
尽管在这种情形中，对本发明作出的描述是将印刷电路板限制为一个具有四个绝缘层120、150、176以及186的多层结构，因此将通孔也形成为一个四层结构，通孔设计采用的层数可以与绝缘层120、150、176以及186的层数一样多。此外，通孔的层结构所包括的层，其数量小于绝缘层120、150、176以及186的数量，这样，所表示的可以是被填充的通孔的形状而不是贯穿通孔的形状。
下文中描述的通孔具有四层结构。
第一通孔层110形成在印刷电路板的中央区域，其截面形状为向着自身下部逐渐扩大。
第二通孔层140从第一通孔层110的顶部表面延伸，其截面形状为向着自身上部逐渐扩大。
第三通孔层170可以形成在第二通孔层140上，其形状可以与第二通孔层140的相同。第四通孔层180可以形成在第一通孔层110下，其形状可以与第一通孔层110的相同。
换言之，这种多层结构可以关于中央区域对称。
第一到第四通孔层110、140、170以及180可以包括同种材料。优选地，第一到第四通孔层110、140、170以及180可以包括铜这种表现出较高热辐射特性的导电材料。
同时，可以在这些通孔层之间形成多个粘结层131、161以及191。
粘结层131、161以及191包括形成于第一通孔层110与第二通孔层140之间的第一粘结层131、分别形成于第二通孔层140与第三通孔层170之间以及第一通孔层110与第四通孔层180之间的第二粘结层161，以及形成于第三通孔层170表面上的（通过印刷电路板的顶部表面暴露）及形成于第四通孔层180表面上的（通过印刷电路板的底部表面暴露）第三粘结层191。
粘结层131、161以及191可以包含同种材料，并且用于将通过不同工艺形成的多个通孔层彼此接合。粘结层131、161以及191可以包含与这些通孔层的材料相同的材料。
换言之，粘结层131、161以及191可以包括含有铜的合金。
印刷电路板的顶部表面和底部表面上提供了覆盖层195，从覆盖层195中暴露通孔的若干部分以形成焊盘198和199。
焊盘198和199可以包括含有银、金、镍或钯等金属的合金，并且包括内部引线198和外部引线199，内部引线198形成于将要形成芯片的一个表面上，外部引线199形成于与这个将要形成芯片的表面的位置相反的背部表面上。
通孔的暴露的顶部表面上涂覆焊膏220，器件芯片200安装在焊膏220上。
器件芯片200可以包括半导体芯片、发光二极管芯片以及其他的驱动芯片。此外，器件芯片200通过电缆210与内部引线198电连接。
用树脂230对器件芯片200进行覆盖，以此来保护器件芯片200不受外界影响。
下文中，将结合图3到图16描述图2的印刷电路板的制造方法。
首先，如图3中所示，制备第一块体金属板111。
第一块体金属板111可以包括铜板，铜板的厚度大于每一个通孔层的厚度。
接着，在通孔之间蚀刻出空间，但保留通孔的形成区域，以此形成第一绝缘槽115，如图4所示。
可以在铜板111上形成抗蚀图案后，执行湿式蚀刻方案来形成第一绝缘槽115，第一绝缘槽115可以具有弯曲段。
因此，在各个第一绝缘槽115之间形成了构成第一通孔层110的突出部。
接着，如图6中所示，在第一绝缘层120中形成了对应于第一通孔层110的孔后，将第一绝缘层120压到第一金属板111上，这样来将第一绝缘层120填入第一金属板111的第一绝缘槽115中。
接着，如图7中所示，第一金属层130形成于第一通孔层110和第一绝缘层120上。
第一金属层130可以通过气溶胶沉积方案沉积铜来形成。换言之，使铜与气体的混合物雾化并使用喷嘴喷涂到第一通孔层110和第一绝缘层120上，以此来形成第一金属层130。
在执行气溶胶沉积法形成金属层130时，用室温代替高温，完成沉积过程。
接着，如图8中所示，蚀刻第一金属层130，但保留第一通孔层110的上部，以此形成图2的第一粘结层131。
在这种情形中，可以在形成抗蚀图案后，执行湿式蚀刻法来蚀刻出第一金属层130。在这种情形中，第一粘结层131具有延伸到第一绝缘层120的上部的表面，使第一粘结层131的表面的宽度比第一通孔层110的顶部表面宽。
接着，如图9中所示，当在第二金属板141中通过重复图2到图4的过程形成第二绝缘槽145后，第二金属板141布置成以下状态：其中第二绝缘槽145面向第一绝缘层115。然后，设置对应于第二绝缘槽145的第二绝缘层150，然后对第一和第二金属板111和141施加热和压力，以此得到图10的形状。
随后，如图11所示，蚀刻第一和第二金属板111和141两个表面，直到暴露第一和第二绝缘层120和150为止，以此形成图2的第一和第二通孔层110和140。
接着，如图12所示，在第一和第二通孔层110和140以及暴露的第一和第二绝缘层120和150上形成第二金属层160。
通过图7所示的气溶胶沉积方案使用铜层形成每一个第二金属层160，再蚀刻第二金属层160的若干部分以在第一和第二通孔层110和140上形成第二粘结层161，如图13所示。
由于第一和第二通孔层110和140的形状不同，导致第二粘结层161的区域比第一粘结层131的区域宽。
随后，重复图3到图13的过程，形成图14的多层结构。
在图14的多层结构中，第三通孔层170形成在第二通孔层140上，第四通孔层180形成在第一通孔层110下，并且第三粘结层191形成在第一和第四通孔层110和180的暴露表面上。
第三粘结层191的形状可以和第二粘结层161的相同，并且第三粘结层191具有延伸到第三和第四绝缘层176和186的上部的区域。
随后，暴露内部引线198、外部引线199和器件芯片200所在的区域并形成覆盖层195。
覆盖层195可以包括阻焊剂或干膜。
接着，对覆盖层195的暴露表面进行电镀来形成内部引线198和外部引线199。内部引线198和外部引线199可以包括含有银、金、镍或钯等金属的合金，并且可以接受电镀，使得内部引线198和外部引线199可以具有多层结构。
如图16中所示，如果内部引线198和外部引线199上形成了焊盘，那么便完成了印刷电路板的制造。
如图17中所示，在将焊膏220涂覆到图16的印刷电路板的器件芯片200的安装区域上后，安装所述器件芯片200，然后将器件芯片200通过电缆210与内部引线198电连接，以此完成器件芯片200的封装100。
如上文所述，当在印刷电路板中形成具有一个多层绝缘层的多层通孔时，通过蚀刻法形成通孔，这样可以降低成本。此外，在通孔层与通孔层之间形成粘结层，这样可以确保粘结强度和信号特性。
尽管为进行说明而描述了本发明的示例性实施例，但是本领域的技术人员应了解，在不脱离随附权利要求书所揭露的本发明的精神和范围的情况下，可以有各种变体、添加和替代。

Claims (15)

1.一种印刷电路板，包括：
第一绝缘层；
位于所述第一绝缘层上的第二绝缘层；以及
形成为贯穿所述第一绝缘层和所述第二绝缘层并且具有层结构的至少一个通孔，
其中，所述通孔包括：
形成为贯穿所述第一绝缘层的第一通孔层；
形成于所述第一通孔层上并且通过所述第二绝缘层的第二通孔层；以及
介于所述第一通孔层与所述第二通孔层之间的粘结层，并且
其中，所述第一通孔层的横截面不同于所述第二通孔层的横截面。
2.根据权利要求1所述的印刷电路板，其中，所述第一通孔层的所述横截面和所述第二通孔层的所述横截面关于所述粘结层对称。
3.根据权利要求2所述的印刷电路板，其中，随着所述第一通孔层和所述第二通孔层远离所述粘结层，所述第一通孔层的所述横截面和所述第二通孔层的所述横截面被放大。
4.根据权利要求3所述的印刷电路板，其中，所述第一通孔层和所述第二通孔层的侧边凹陷成凹形。
5.根据权利要求1所述的印刷电路板，其中，所述第一通孔层包括与所述第二通孔层的材料相同的材料。
6.根据权利要求1所述的印刷电路板，其中，所述粘结层包括与所述第一通孔层的材料相同的材料。
7.根据权利要求1所述的印刷电路板，其中，所述粘结层和所述第一通孔层以及所述第二通孔层包括含铜的合金。
8.根据权利要求1所述的印刷电路板，其中，所述粘结层通过气溶胶沉积方案形成。
9.根据权利要求1所述的印刷电路板，进一步包括分别延伸到所述第一通孔层的上部和延伸到所述第二通孔层的下部的第三通孔层和第四通孔层。
10.根据权利要求9所述的印刷电路板，进一步包括在所述第一通孔层到所述第四通孔层之间的额外粘结层。
11.根据权利要求1所述的印刷电路板，其中，所述粘结层包括延伸到所述第一绝缘层和所述第二绝缘层的区域。
12.一种印刷电路板的制造方法，所述方法包括：
在多个块体金属层中的每一层的通孔区域中形成通孔槽，以形成通孔层；
在一个块体金属层的通孔槽中填入第一绝缘层；
在所述一个块体金属层的多个通孔槽上形成粘结层；
将另一块体金属层的通孔层布置到所述粘结层上，并且在将第二绝缘层填入所述通孔槽中的同时，将所述块体金属层彼此接合；以及
蚀刻所述块体金属层，以暴露所述第一绝缘层和所述第二绝缘层。
13.根据权利要求12所述的方法，其中，在形成所述通孔槽的过程中，对除了所述通孔区域以外的区域进行湿式蚀刻。
14.根据权利要求12所述的方法，其中，形成所述粘结层的过程包括：
通过气溶胶沉积方案在所述块体金属层的整个表面上沉积金属；以及
通过对所沉积的金属进行湿式蚀刻来形成所述粘结层。
15.根据权利要求14所述的方法，其中，所述粘结层的一部分延伸到所述第一绝缘层和所述第二绝缘层。
CN201280033324.4A 2011-05-03 2012-04-26 印刷电路板及其制造方法 Pending CN103650652A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2011-0042157 2011-05-03
KR1020110042157A KR20120124319A (ko) 2011-05-03 2011-05-03 인쇄회로기판 및 그의 제조 방법
PCT/KR2012/003236 WO2012150777A2 (en) 2011-05-03 2012-04-26 The printed circuit board and the method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN103650652A true CN103650652A (zh) 2014-03-19

Family

ID=47108111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033324.4A Pending CN103650652A (zh) 2011-05-03 2012-04-26 印刷电路板及其制造方法

Country Status (6)

Country Link
US (1) US20140060908A1 (zh)
EP (1) EP2705736B1 (zh)
KR (1) KR20120124319A (zh)
CN (1) CN103650652A (zh)
TW (1) TWI479959B (zh)
WO (1) WO2012150777A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377187B (zh) * 2013-08-16 2017-06-23 碁鼎科技秦皇岛有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
US9153550B2 (en) * 2013-11-14 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design with balanced metal and solder resist density
KR102320158B1 (ko) * 2020-04-29 2021-11-01 엘지이노텍 주식회사 회로기판
KR20220098997A (ko) * 2021-01-05 2022-07-12 삼성전기주식회사 인쇄회로기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
CN1571621A (zh) * 2003-03-31 2005-01-26 能洲股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
US20080060838A1 (en) * 2006-09-13 2008-03-13 Phoenix Precision Technology Corporation Flip chip substrate structure and the method for manufacturing the same
JP2008205014A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 配線基板の製造方法
US20090139751A1 (en) * 2007-11-29 2009-06-04 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JP3488888B2 (ja) * 2000-06-19 2004-01-19 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用回路基板の製造方法及びそれを用いた半導体パッケージ用回路基板
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
US8826531B1 (en) * 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP2008135645A (ja) * 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8826530B2 (en) * 2009-03-31 2014-09-09 Ibiden Co., Ltd. Method for manufacturing substrate with metal film
KR101068466B1 (ko) * 2009-07-27 2011-09-28 한국과학기술원 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104045A (ja) * 2002-09-13 2004-04-02 Nippon Mektron Ltd 多層回路配線基板
CN1571621A (zh) * 2003-03-31 2005-01-26 能洲股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
US20080060838A1 (en) * 2006-09-13 2008-03-13 Phoenix Precision Technology Corporation Flip chip substrate structure and the method for manufacturing the same
JP2008205014A (ja) * 2007-02-16 2008-09-04 Fujitsu Ltd 配線基板の製造方法
US20090139751A1 (en) * 2007-11-29 2009-06-04 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof

Also Published As

Publication number Publication date
TWI479959B (zh) 2015-04-01
EP2705736A4 (en) 2014-11-26
KR20120124319A (ko) 2012-11-13
EP2705736A2 (en) 2014-03-12
TW201309117A (zh) 2013-02-16
US20140060908A1 (en) 2014-03-06
WO2012150777A2 (en) 2012-11-08
WO2012150777A3 (en) 2013-03-21
EP2705736B1 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
US9913385B2 (en) Methods of making stackable wiring board having electronic component in dielectric recess
US8013434B2 (en) Thin double-sided package substrate and manufacture method thereof
CN102867798B (zh) 无核心层的封装基板及其制造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
CN102867807B (zh) 无核心层的封装基板的制造方法
CN1551708B (zh) 多层布线板
US9825009B2 (en) Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
JP4674120B2 (ja) 配線基板およびその製造方法
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN105307382A (zh) 印刷电路板及其制造方法
WO2009004855A1 (ja) 配線基板の製造方法
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
CN103871998A (zh) 单层无芯基板
CN104284514A (zh) 印刷电路板及其制造方法
US8410376B2 (en) Printed wiring board and method for manufacturing the same
CN103650652A (zh) 印刷电路板及其制造方法
CN109587928A (zh) 印刷电路板
CN114450788A (zh) 用于电子构件的接触装置以及用于制造电子构件的方法
CN100584155C (zh) 内埋元件的基板制程
WO2019107289A1 (ja) フレキシブルプリント配線板の製造方法及びフレキシブルプリント配線板
JP2006303338A (ja) 多層回路基板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140319