JP4674120B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4674120B2
JP4674120B2 JP2005166075A JP2005166075A JP4674120B2 JP 4674120 B2 JP4674120 B2 JP 4674120B2 JP 2005166075 A JP2005166075 A JP 2005166075A JP 2005166075 A JP2005166075 A JP 2005166075A JP 4674120 B2 JP4674120 B2 JP 4674120B2
Authority
JP
Japan
Prior art keywords
plating film
connection pad
electroless
solder
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005166075A
Other languages
English (en)
Other versions
JP2006339609A (ja
Inventor
清吾 松園
義博 細井
征一 高見
隆一 中馬
Original Assignee
京セラＳｌｃテクノロジー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラＳｌｃテクノロジー株式会社 filed Critical 京セラＳｌｃテクノロジー株式会社
Priority to JP2005166075A priority Critical patent/JP4674120B2/ja
Publication of JP2006339609A publication Critical patent/JP2006339609A/ja
Application granted granted Critical
Publication of JP4674120B2 publication Critical patent/JP4674120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板およびその製造方法に関するものである。
従来、半導体素子等の電子部品を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁板やエポキシ樹脂等から成る絶縁層が複数層積層された絶縁基板の内部および表面に銅箔や銅めっき膜等の銅から成る配線導体が設けられてなる。この配線基板においては、絶縁基板の表面に設けられた配線導体の一部が半導体素子等の電子部品の電極に電気的に接続される複数の接続パッドを形成している。そして、これらの接続パッドに、配線基板に搭載される電子部品の電極が、錫を含有する合金から成る半田や金から成るボンディングワイヤ等の電気的接続手段を介して接続される。
このような配線基板においては、銅から成る接続パッドの酸化腐食を防止するとともに接続パッドと半田やボンディングワイヤ等の電気的接続手段との接続を良好なものとするために、接続パッドの露出表面にニッケルめっき皮膜を下地として金めっき皮膜が被着されていた。このようなニッケルめっき皮膜および金めっき皮膜としては、配線導体および接続パッドの微細化に対応可能な無電解めっきによるニッケルめっき皮膜および金めっき皮膜が採用されていた。
そして、接続パッドに半田を溶融させて接続すると、溶融した半田中に金めっき皮膜が急速に拡散して半田とニッケルめっき皮膜とが接触するとともに、ニッケルめっき皮膜と半田との間にニッケルと錫を含有する合金層が形成され、この合金層を介してニッケルめっき皮膜と半田とが接続される。また、接続パッドにボンディングワイヤを熱圧着や超音波圧着して接続すると、ボンディングワイヤと金めっき皮膜とが熱拡散や固相拡散により直接接続される。
ところが、銅から成る接続パッドの露出表面に無電解ニッケルめっき皮膜を下地として無電解金めっき皮膜を被着させた場合には、配線基板に熱が加わると、接続パッドと半田やボンディングワイヤ等の電気的接続手段との間の接続強度が低下してしまい、配線基板とこれに搭載された電子部品との間の電気的接続信頼性が低いという問題点があった。
そこで、特許文献１には、銅から成るワイヤボンディング端子の表面に無電解ニッケルめっき皮膜、置換パラジウムめっき皮膜または無電解パラジウムめっき皮膜、置換金めっき皮膜、無電解金めっき皮膜をこの順に形成した半導体素子搭載用基板が記載されている。この構成によれば、配線基板に熱が加わったとしても、接続パッドとボンディングワイヤ等の電気的接続手段との間の接続強度が低下することはなく、搭載された電子部品との間の電気的接続信頼性に優れた配線基板を提供することができるとしている。
特許第３３４５５２９号公報
しかしながら、銅から成る接続パッドの表面に無電解ニッケルめっき皮膜、置換パラジウムめっき皮膜または無電解パラジウムめっき皮膜、置換金めっき皮膜、無電解金めっき皮膜をこの順に形成した場合、パラジウムめっき皮膜の上に置換金めっき皮膜を形成する際に、金との置換作用による下地のパラジウムめっき皮膜の腐食および該パラジウムめっき皮膜のピンホールを介した無電解ニッケル皮膜の腐食が進行しやすい。
さらに、上記構成において、パラジウムめっき皮膜として置換パラジウムめっき皮膜を用いた場合には、無電解ニッケルめっき皮膜の上に置換パラジウムめっき皮膜を形成する際に、下地のニッケルめっき皮膜がパラジウムとの置換作用により腐食された状態となりやすい。
このように接続パッドに被着させた金めっき皮膜の下地のパラジウムめっき皮膜や、パラジウムめっき皮膜の下地のニッケルめっき皮膜が腐食されると、接続パッドに半田を接続させる場合であれば、半田を溶融させた際にニッケルめっき皮膜と半田との濡れ性が低下する。
また、接続パッドにボンディングワイヤを接続する場合であれば、ニッケルめっき皮膜とパラジウムめっき皮膜との間、あるいはパラジウムめっき皮膜と金めっき皮膜との間の強固な密着が阻害される。
そして、そのような状態の接続パッドに電子部品の電極を半田やボンディングワイヤ等の電気的接続手段を介して接続させると、例えば落下等により配線基板に外部から強い衝撃が加えられた際には、接続パッドと半田やボンディングワイヤ等の電気的接続手段との間で剥離が発生しやすい。
本発明は、上述の問題点に鑑み完成されたものであり、その目的は、接続パッドと半田やボンディングワイヤ等の電気的接続手段とを強固に密着させることが可能であり、配線基板に外部から強い衝撃が加えられた場合であっても、接続パッドと半田やボンディングワイヤ等の電気的接続手段との間で剥離が発生することがなく、電子部品の電極と接続パッドとを常に正常に電気的に接続することが可能な配線基板を提供することにある。
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、銅から成る接続パッドの表面に被着された無電解ニッケルめっき皮膜上に被着するパラジウムめっき皮膜として還元型無電解パラジウムめっき皮膜を用い、さらにそのパラジウムめっき皮膜上に被着する金めっき皮膜として置換還元型無電解金めっき皮膜を用いることにより、ニッケルめっき皮膜およびその上のパラジウムめっき皮膜の酸化を抑制し、これらの無電解ニッケルめっき皮膜とその上のパラジウムめっき皮膜との間、およびこのパラジウムめっき皮膜とその上の金めっき皮膜との間の密着性に優れる配線基板が得られるという新たな知見を見出し、本発明を完成するに至った。
すなわち、本発明における配線基板およびその製造方法は以下の構成から成る。
（１）配線導体を有する絶縁基板の表面に、フリップチップタイプの第一の半導体素子の電極が半田を介して接続される銅から成る第一の接続パッドと、ワイヤボンディングタイプの第二の半導体素子の電極がボンディングワイヤを介して接続される銅から成る第二の接続パッドとが形成されているととともに、前記第一の接続パッドおよび第二の接続パッドの表面にリンを３〜１０質量％含有する無電解ニッケルめっき皮膜と、リンを２〜５質量％含有する厚みが０．０１〜０．２μｍの還元型無電解パラジウムめっき皮膜と、厚みが０．０３〜０．１μｍの置換還元型無電解金めっき皮膜とが順次被着されていることを特徴とする配線基板。
（２）無電解ニッケルめっき皮膜の厚みが０．５〜１０μｍである前記（１）記載の配線基板。
（３）配線導体を有する絶縁基板の表面に形成された、フリップチップタイプの第一の半導体素子の電極が半田を介して接続される銅から成る第一の接続パッドおよびワイヤボンディングタイプの第二の半導体素子の電極がボンディングワイヤを介して接続される銅から成る第二の接続パッドの表面に、リンを３〜１０質量％含有する無電解ニッケルめっき皮膜と、リンを２〜５質量％含有する厚みが０．０１〜０．２μｍの還元型無電解パラジウムめっき皮膜と、厚みが０．０３〜０．１μｍの置換還元型無電解金めっき皮膜とを順次被着させることを特徴とする配線基板の製造方法。
本発明の配線基板およびその製造方法によれば、銅から成る接続パッドの表面に被着された無電解ニッケルめっき皮膜上に被着するパラジウムめっき皮膜として還元型無電解パラジウムめっき皮膜を用い、さらにそのパラジウムめっき皮膜上に被着する金めっき皮膜として置換還元型無電解金めっき皮膜を用いたことから、接続パッド上のニッケルめっき皮膜およびその上のパラジウムめっき皮膜の腐食を抑制し、これらの無電解ニッケルめっき皮膜とその上のパラジウムめっき皮膜との間、およびこのパラジウムめっき皮膜とその上の金めっき皮膜との間の密着性に優れ、それにより接続パッドと半田やボンディングワイヤ等の電気的接続手段とを強固に密着させることが可能であり、配線基板に外部から強い衝撃が加えられた場合であっても、接続パッドと半田やボンディングワイヤ等の電気的接続手段との間で剥離が発生することがなく、電子部品の電極と接続パッドとを常に正常に電気的に接続することが可能な配線基板を提供することができる。
つぎに、本発明の配線基板およびその製造方法について図面に基づき詳細に説明する。図１は、本発明の配線基板をフリップチップタイプの半導体素子とワイヤボンディングタイプの半導体素子の両方を搭載するための配線基板に適用した場合における実施の形態の一例を示す概略断面図であり、図２は、図１に示した配線基板の要部を示す拡大断面図である。
図１中、１は絶縁基板、２は配線導体であり、主としてこれらで本実施の形態例の配線基板１００が構成されている。絶縁基板１の上面には配線導体２の一部から成る第一の接続パッド２ａと第二の接続パッド２ｂとが形成されており、この上面にフリップチップタイプの第一の半導体素子３ａとワイヤボンディングタイプの第二の半導体素子３ｂとが積み重ねられて搭載される。
そして、第一の半導体素子３ａの電極と第一の接続パッド２ａとが半田７を介して電気的に接続され、第二の半導体素子３ｂと第二の接続パッド２ｂとがボンディングワイヤ８を介して電気的に接続される。
絶縁基板１は、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂、アリル変性ポリフェニレンエーテル樹脂等の熱硬化性樹脂を含浸させて成る板状のコア基板１ａの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層１ｂをそれぞれ複数層ずつ積層して成り、その上面から下面にかけては銅箔や銅めっき皮膜から成る複数の配線導体２が形成されている。
絶縁基板１を構成するコア基板１ａは、厚みが０．１〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．２〜１．０ｍｍ程度の複数のスルーホール４を有している。そして、その上下面および各スルーホール４の内壁には配線導体２の一部が被着されており、上下面の配線導体２がスルーホール４を介して電気的に接続されている。このようなコア基板１ａは、ガラス織物に熱硬化性樹脂を含浸させて成る板にスルーホール４をドリル加工やレーザ加工により穿孔することによって形成される。
また、コア基板１ａの上下面およびスルーホール４内に被着された配線導体２は、コア基板１ａ用の板の上下全面に厚みが５〜５０μｍ程度の銅箔を予め貼着しておき、これを貫通するようにスルーホール４用の穿孔を施した後、スルーホール４内壁および銅箔表面に無電解銅めっきおよび電解銅めっきより成る銅めっき皮膜を５〜５０μｍ程度の厚みに被着させ、しかる後、コア基板１ａ上下面の銅箔および銅めっき皮膜を所定のパターンにエッチング加工することにより形成される。
さらに、コア基板１ａは、そのスルーホール４の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂５が充填されている。孔埋め樹脂５は、スルーホール４を塞ぐことによりスルーホール４の直上および直下に絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を配線導体２用の銅めっき皮膜が被着されたスルーホール４内にスクリーン印刷法により充填し、これを熱硬化させることにより形成される。そして、この孔埋め樹脂５を含むコア基板１ａの上下面に絶縁層１ｂが積層されている。
コア基板１ａの上下面に積層された絶縁層１ｂは、それぞれの厚みが２０〜５０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール６を有している。これらの絶縁層１ｂは、配線導体２を高密度に配線するための絶縁間隔を提供するためのものであり、絶縁層１ｂにはその表面およびビアホール６内に配線導体２の一部が被着されている。
そして、上層の配線導体２と下層の配線導体２とをビアホール６を介して電気的に接続することにより高密度配線を立体的に形成可能としている。このような絶縁層１ｂは、厚みが２０〜５０μｍ程度の未硬化の熱硬化性樹脂フィルムをコア基板１ａ上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール６を穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。
なお、各絶縁層１ｂ表面およびビアホール６内に被着された配線導体２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール６内に５〜５０μｍ程度の厚みの銅めっき皮膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
さらに、最表層の絶縁層１ｂ上にはソルダーレジスト層１０が被着されている。ソルダーレジスト層１０は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成り、表層の配線導体２同士の電気的絶縁信頼性を高めるとともに、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに後述する第三の接続パッド２ｃの絶縁基板１への接合強度を大きなものとする作用をなす。
このようなソルダーレジスト層１０は、その厚みが１０〜５０μｍ程度であり、感光性を有するソルダーレジスト層１０用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層１ｂ上に塗布し、これを乾燥させた後、露光および現像処理を行ない第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃの中央部を露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層１０用の未硬化の樹脂フィルムを最上層の絶縁層１ｂ上に貼着した後、これを熱硬化させ、しかる後、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃに対応する位置にレーザビームを照射し、硬化した樹脂フィルムを部分的に除去することによって各接続パッド２ａ，２ｂ，２ｃを露出させる開口部を有するように形成される。
絶縁基板１の上面から下面にかけて形成された配線導体２は、半導体素子３の各電極を外部電気回路基板に接続するための導電路として機能し、絶縁基板１の上面に露出している部位が、第一の半導体素子３ａの各電極に半田７を介して接続される第一の接続パッド２ａおよび第二の半導体素子３ｂの各電極にボンディングワイヤ８を介して接続される第二の接続パッド２ｂを、また、絶縁基板１の下面に露出した部位が、外部電気回路基板に半田９を介して接続される外部接続用の第三の接続パッド２ｃを形成している。
上記のような配線基板１００は、第一の半導体素子３ａをその各電極が第一の接続パッド２ａに半田７を介して接続されるようにして搭載した後、第一の半導体素子３ａの上に第二の半導体素子３ｂを搭載し、その第二の半導体素子３ｂの各電極と第二の接続パッド２ｂとをボンディングワイヤ８を介して接続することによって電子装置となり、この電子装置における外部接続用の第三の接続パッド２ｃを外部電気回路基板の配線導体に半田９を介して接続することにより電子装置が外部電気回路基板に実装される。
本発明にかかる配線基板１００は、図２に示すように、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃの露出表面に、それぞれ無電解ニッケルめっき皮膜１１と還元型無電解パラジウムめっき皮膜１２と置換還元型無電解金めっき皮膜１３とがこの順に被着されている。
これらの無電解ニッケルめっき皮膜１１と還元型無電解パラジウムめっき皮膜１２と置換還元型無電解金めっき皮膜１３は、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃの酸化腐食を防止するとともに、第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続を、ならびに第三の接続パッド２ｃと半田９との接続を容易且つ強固とするためのものである。
無電解ニッケルめっき皮膜１１は、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃに還元型無電解パラジウムめっき皮膜１２および置換還元型無電解金めっき皮膜１３を被着させるための下地金属として機能し、例えば硫酸ニッケルとクエン酸ナトリウム、酢酸ナトリウム、次亜リン酸ナトリウム、塩化アンモニウム等を含有する無電解ニッケル−リンめっき液を用いて第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃ上にリンを３〜１０質量％程度含有する無電解ニッケルめっき皮膜を析出させることにより形成される。
この無電解ニッケルめっき皮膜１１は、その厚みが０．５μｍ未満では、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃを良好に被覆することができずに、第一の接続パッド２ａおよび第二の接続パッド２ｂならびに第三の接続パッド２ｃの表面に酸化や変色をきたして第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱いものとなる傾向にある。他方、１０μｍを超えると、無電解ニッケルめっき皮膜１１の内部応力により無電解ニッケルめっき皮膜１１にクラックや剥がれが発生しやすい。したがって、無電解ニッケルめっき皮膜１１の厚みは０．５〜１０μｍの範囲が好ましい。
また、無電解ニッケルめっき皮膜１１中のリンの含有量が３質量％未満では、その上に還元型無電解パラジウムめっき皮膜１２を被着させる際に、無電解ニッケルめっき皮膜が腐食されやすく、そのため第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱くなる傾向にある。また、１０質量％を超えると、還元型無電解パラジウムめっき皮膜が十分に被着されず、第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱くなる傾向にある。したがって、無電解ニッケルめっき皮膜１１中のリンの含有量は、３〜１０質量％の範囲であることが好ましい。
還元型無電解パラジウムめっき皮膜１２は、置換還元型無電解金めっき皮膜１３とともに無電解ニッケルめっき皮膜１１の酸化腐食を防止し、第一の接続パッド２ａに半田７を溶融させて接続する際および第三の接続パッド２ｃに半田９を溶融させて接続する際には、溶融した半田７や半田９の中に置換還元型無電解金めっき皮膜１３とともに拡散して半田７や半田９と無電解ニッケルめっき皮膜１１とを良好に接触させる作用を為し、第二の接続パッド２ｂにボンディングワイヤ８を接続する際には、置換還元型無電解金めっき皮膜１３へのニッケルの不要な拡散を防止するバリアとして作用する。
還元型無電解パラジウムめっき皮膜１２は、例えば塩化テトラアンミンパラジウムとエチレンジアミン、次亜燐酸ナトリウム等を含有する還元型無電解パラジウム−リンめっき液を用いて無電解ニッケルめっき皮膜１１上にリンを２〜５質量％含有する還元型無電解パラジウムめっき皮膜を析出させることにより形成される。このとき、還元型無電解パラジウムめっき皮膜１２は、次亜燐酸ナトリウムによる還元作用により、非常にゆっくりとした析出速度で均一かつ緻密に、置換作用なく下地の無電解ニッケルめっき皮膜１１上に析出するので、無電解ニッケルめっき皮膜１１に酸化や腐食が発生することは無い。したがって、無電解ニッケルめっき皮膜１１と還元型無電解パラジウムめっき皮膜１２とは強固に密着し、両者間での剥がれが有効に防止される。
この還元型無電解パラジウムめっき皮膜１２は、その厚みが０．０１μｍ未満では、第一の接続パッド２ａに半田７を溶融させて接続する際や第三の接続パッド２ｃに半田９を溶融させて接続する際に、無電解ニッケルめっき皮膜１１と半田７や半田９との間に形成されるニッケルと錫とを含有する合金を薄く均一な厚みで形成することが困難となって、第一の接続パッド２ａと半田７および第三の接続パッド２ｃと半田９とを強固に接続することができなくなるとともに、第二の接続パッド２ｂにボンディングワイヤ８を接続する際に、無電解ニッケルめっき皮膜１１中のニッケル原子が置換還元型無電解金めっき皮膜１３に拡散することを有効に防止することができずに、熱を加えた場合に第二の接続パッド２ｂとボンディングワイヤ８との接続が弱くなる。他方、０．２μｍを超えると、第一の接続パッド２ａに半田７を溶融させて接続する際や第三の接続パッド２ｃに半田９を溶融させて接続する際に、半田７や半田９の中にパラジウムが多量に拡散して半田７や半田９が脆くなってしまう。したがって、還元型無電解パラジウムめっき皮膜１２の厚みは０．０１〜０．２μｍ範囲が好ましく、０．０３〜０．１μｍの範囲が特に好ましい。
また、還元型無電解パラジウムめっき皮膜１２中のリンの含有量が２質量％未満では、還元型無電解パラジウムめっき皮膜１２の上に置換還元型無電解金めっき皮膜１３を被着する際に還元型無電解パラジウムめっき皮膜１２が腐食される危険性が高くなり、第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱くなる傾向にある。また、５質量％を超えると、還元型無電解パラジウムめっき皮膜１２が十分に被着されず、第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱くなる傾向にある。したがって、還元型無電解パラジウムめっき皮膜１２中のリンの含有量は、２〜５質量％の範囲であることが好ましい。
置換還元型無電解金めっき皮膜１３は、下地の還元型無電解パラジウムめっき皮膜１２の酸化を防止し、第一の接続パッド２ａに半田７を溶融させて接続する際や第三の接続パッド２ｃに半田９を溶融させて接続する際には、溶融した半田７や半田９中に還元型無電解パラジウムめっき皮膜１２とともに拡散して半田７や半田９と無電解ニッケルめっき皮膜１１とを良好に接触させる作用を為し、第二の接続パッド２ｂにボンディングワイヤ８を接続する際には、ボンディングワイヤ８と熱拡散や固相拡散により直接接続する接続金属として作用する。
置換還元型無電解金めっき皮膜１３は、例えばシアン化金カリウムと水酸化カリウム、スルホン酸塩、シアン化カリウム、アミノアルコール等を含有する置換還元型無電解金めっき液を用いて置換型無電解パラジウムめっき皮膜１２上に置換還元型無電解金めっき皮膜を析出させることにより形成される。このとき、置換還元型無電解金めっき皮膜１３は、シアン化カリウムによる置換作用により還元型無電解パラジウムめっき皮膜１２上に還元めっきのための核となる金を析出させた後、その核となる金上にスルホン酸塩等による還元作用によって更に金を析出させるので、還元型無電解パラジウムめっき皮膜１２やその下地の無電解ニッケルめっき皮膜１１に殆ど酸化をきたすことなく、置換還元無電解金めっき皮膜１３を被着させることができる。
置換還元型無電解金めっき皮膜１３は、その厚みが０．０３μｍ未満では、還元型無電解パラジウムめっき皮膜１２を良好に被覆することができずに第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続が弱いものとなる傾向にあり、他方、０．１μｍを超えると、置換還元型無電解金めっき皮膜１３を形成するのに長時間を要し、配線基板１００の生産性が低下してしまう。したがって、置換還元型無電解金めっき皮膜１３の厚みは０．０３〜０．１μｍの範囲が好ましい。
したがって、本発明によれば、無電解ニッケルめっき皮膜１１とその上の還元型無電解パラジウムめっき皮膜１２との間、およびこの還元型無電解パラジウムめっき皮膜１２とその上の置換還元型無電解金めっき皮膜１３との間の密着性に優れ、それにより第一の接続パッド２ａと半田７との接続および第二の接続パッド２ｂとボンディングワイヤ８との接続ならびに第三の接続パッド２ｃと半田９との接続を強固とすることが可能であり、配線基板１００に外部から強い衝撃が加えられた場合であっても、第一の接続パッド２ａと半田７との間および第二の接続パッド２ｃとボンディングワイヤ８との間ならびに第三の接続パッド２ｃと半田９との間で剥離が発生することがなく、第一の半導体素子３ａの電極と第一の接続パッド２ａおよび第二の半導体素子３ｂと第二の接続パッド２ｂとを常に正常に電気的に接続することが可能な配線基板を提供することができる。
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の実施の形態例では、無電解ニッケルめっき皮膜１１上に還元型無電解パラジウムめっき皮膜１２と置換還元型無電解金めっき皮膜１３とを順次被着させた例を示したが、還元型無電解パラジウムめっき皮膜１２上の置換還元型無電解金めっき皮膜１３の上に更に還元型無電解金めっき皮膜を０．１〜１．０μｍの厚みに被着させてもよい。この場合、置換還元型無電解金めっき皮膜１３の上に被着させた還元型無電解金めっき皮膜が第二の接続パッド２ｂとボンディングワイヤ８との接続性をさらに向上させることができる。
また、上述の実施の形態例では、電子部品の電極が接続される接続パッドとしてフリップチップ接続用の第一の接続パッド２ａおよびワイヤボンディング接続用の第二の接続パッド２ｂを両方具備する例を示したが、電子部品の電極が接続される接続パッドとしてフリップチップ接続用の接続パッドまたはワイヤボンディング接続用の接続パッドの何れか一方のみを具備してもよい。
以下、実施例および比較例を挙げて本発明の配線基板およびその製造方法をさらに詳細に説明するが、本発明は以下の実施例のみに限定されるものではない。なお、以下の実施例および比較例で用いた評価用ベース基板は、以下のようにして作成した。
（評価用ベース基板の作成）
評価用基板としてガラス織物にエポキシ樹脂を含浸させて成る一辺が２５ｍｍで厚みが０．５０ｍｍの正方形状のコア基板上にエポキシ樹脂から成る厚みが１００μｍの絶縁層を５層ずつ積層するとともに、最上層の絶縁層上に厚みが１２μｍの銅めっき皮膜から成る直径が０．５０ｍｍの第一の試験パッドおよび幅が０．０５ｍｍで長さが０．１ｍｍの第二の試験パッドをそれぞれ５００個ずつ形成し、評価用ベース基板を準備した。
前記評価用ベース基板の各試験パッドの露出表面を、上村工業株式会社製の酸性脱脂処理液ＡＣＬ００９を用いて５５℃の温度で５分脱脂処理した後、１５％の過硫酸ソーダ水溶液を用いて８分間ソフトエッチング処理し、さらに５質量％の硫酸溶液を用いて常温で１分酸洗浄処理し、その上に上村工業株式会社製の無電解ニッケルめっき液ＮＰＲ−４を用いて無電解ニッケルめっき皮膜を６μｍの厚みに被着させた。次に、その上に上村工業株式会社製の還元型の無電解パラジウムめっき液ＴＰＤ−３０を用いて還元型無電解パラジウムめっき皮膜を０．０５μｍの厚みに被着させ、その上に上村工業株式会社製の中性置換還元型無電解金めっき液ＴＳＢ−７２を用いて厚みが０．０５μｍの置換還元型無電解金めっき皮膜を被着させ、実施例１の評価用基板を得た。
還元型無電解パラジウムめっき皮膜の厚みを０．１μｍとした以外は、上述の実施例１と同様にして実施例２の評価用基板を得た。
還元型無電解パラジウムめっき皮膜の厚みを０．２μｍとした以外は、上述の実施例１および実施例２と同様にして実施例３の評価用基板を得た。
上述の実施例１の評価用基板と同様の基板における前記置換還元型無電解金めっき皮膜の上に、上村工業株式会社製の還元型無電解金めっき液ＴＭＸ−２２を用いて厚みが０．３μｍの還元型無電解金めっき皮膜を被着させ、実施例４の評価用基板を得た。
［比較例１］
前述の評価用ベース基板における各試験パッドの露出表面を、上村工業株式会社製の酸性脱脂処理液ＡＣＬ００９を用いて５５℃の温度で５分脱脂処理した後、１５％の過硫酸ソーダ水溶液を用いて８分間ソフトエッチング処理し、さらに５質量％の硫酸溶液を用いて常温で１分酸洗浄処理し、その上に上村工業株式会社製の無電解ニッケルめっき液ＮＰＲ−４を用いて無電解ニッケルめっき皮膜を６μｍの厚みに被着させた。次に、その上に上村工業株式会社製の置換型の無電解パラジウムめっき液ＭＳＲ−２８を用いて置換型無電解パラジウムめっき皮膜を０．０５μｍの厚みに被着させ、その上に上村工業株式会社製の中性置換還元型無電解金めっき液ＴＳＢ−７２を用いて厚みが０．０５μｍの置換還元型無電解金めっき皮膜を被着させ、比較例１の評価用基板を得た。
［比較例２］
前述の評価用ベース基板における各試験パッドの露出表面を、上村工業株式会社製の酸性脱脂処理液ＡＣＬ００９を用いて５５℃の温度で５分脱脂処理した後、１５％の過硫酸ソーダ水溶液を用いて８分間ソフトエッチング処理し、さらに５質量％の硫酸溶液を用いて常温で１分酸洗浄処理し、その上に上村工業株式会社製の無電解ニッケルめっき液ＮＰＲ−４を用いて無電解ニッケルめっき皮膜を６μｍの厚みに被着させた。次に、その上に上村工業株式会社製の還元型の無電解パラジウムめっき液ＴＰＤ−３０を用いて還元型無電解パラジウムめっき皮膜を０．０５μｍの厚みに被着させ、その上に上村工業株式会社製の置換型無電解金めっき液ＴＮＣ−２１を用いて厚みが０．０５μｍの置換型無電解金めっき皮膜を被着させ、さらにその上に上村工業株式会社製の還元型無電解金めっき液ＴＭＸ−２２を用いて厚みが０．３０μｍの還元型無電解金めっき皮膜を被着させ、比較例２の評価用基板を得た。
［比較例３］
前述の評価用ベース基板における各試験パッドの露出表面を、上村工業株式会社製の酸性脱脂処理液ＡＣＬ００９を用いて５５℃の温度で５分脱脂処理した後、１５％の過硫酸ソーダ水溶液を用いて８分間ソフトエッチング処理し、さらに５質量％の硫酸溶液を用いて常温で１分酸洗浄処理し、その上に上村工業株式会社製の無電解ニッケルめっき液ＮＰＲ−４を用いて無電解ニッケルめっき皮膜を６μｍの厚みに被着させた。次に、その上に上村工業株式会社製の置換型の無電解パラジウムめっき液ＭＳＲ−２８を用いて置換型無電解パラジウムめっき皮膜を０．０５μｍの厚みに被着させ、その上に上村工業株式会社製の置換型無電解金めっき液ＴＮＣ−２１を用いて厚みが０．０５μｍの置換型無電解金めっき皮膜を被着させ、さらにその上に上村工業株式会社製の還元型無電解金めっき液ＴＭＸ−２２を用いて厚みが０．３０μｍの還元型無電解金めっき皮膜を被着させ、比較例３の評価用基板を得た。
［比較例４］
前述の評価用ベース基板における各試験パッドの露出表面を、上村工業株式会社製の酸性脱脂処理液ＡＣＬ００９を用いて５５℃の温度で５分脱脂処理した後、１５％の過硫酸ソーダ水溶液を用いて８分間ソフトエッチング処理し、さらに５質量％の硫酸溶液を用いて常温で１分酸洗浄処理し、その上に上村工業株式会社製の無電解ニッケルめっき液ＮＰＲ−４を用いて無電解ニッケルめっき皮膜を６μｍの厚みに被着させた。次に、その上に上村工業株式会社製の中性置換還元型無電解金めっき液ＴＳＢ−７２を用いて厚みが０．０５μｍの置換還元型無電解金めっき皮膜を被着させ、さらにその上に上村工業株式会社製の還元型無電解金めっき液ＴＭＸ−２２を用いて厚みが０．３０μｍの還元型無電解金めっき皮膜を被着させ、比較例４の評価用基板を得た。
（せん断試験および引っ張り試験）
次に、上記実施例１〜４および比較例１〜４の評価用基板における第一の試験パッド上にＲＭＡ系のフラックスを塗布後、その上に錫９６．５質量％と銀３．０質量％と銅０．５質量％とから成る体積が０．２０ｍ3の半田ボールを搭載し、それを１５０〜１７０℃の温度で１２０秒間保持して予備加熱した後、２１７℃以上の保持時間が６０秒間でピーク温度が２５０℃となる加熱条件で窒素ガス雰囲気中においてリフローさせた後、常温に冷却することにより第一の試験パッドに半田ボールを接合した。
次に、第一の試験パッドに半田ボールが接合された前記各実施例１〜４および比較例１〜４の評価用基板における互いに隣接する第二の試験パッドに直径が２０μｍの金から成るボンディングワイヤをＫ＆Ｓ社製８０２８型ボンダを用いてヒーター温度１５０℃で接続した。
次に、第一の試験パッドに半田ボールが接合され、かつ第二の試験パッドにボンディングワイヤが接続された前記各実施例１〜４および比較例１〜４の評価用基板について、その側面の一つが下向きとなる姿勢で１５０ｃｍの高さから鉄製金属上に３回ずつ落下させた後、前記第一の試験パッドに接合した半田ボール２０個ずつに２〜６Ｎの力を上面と平行な方向に加えて半田ボールが第一の試験パッドから剥離するかどうかを確認するせん断試験を行なうとともに、二つのパッド間に接続されたボンディングワイヤの真中を基板の上面に対して垂直な方向に引っ張って切れたときの強度を測定する引っ張り試験を行なった。その結果を表１に示す。
Figure 0004674120
表１に示すように、せん断試験において、本発明による実施例１〜４の試験用基板では、いずれも５Ｎまで剥離が発生しないのに対して、本発明の範囲外である比較例１〜４では、いずれも３Ｎ以下で剥離が発生した。また、引っ張り試験においては、本発明による実施例１〜４の試験用基板では、いずれも0.05Ｎまで剥離が発生しないのに対して、本発明の範囲外である比較例１〜４では、いずれも0.04Ｎ以下で剥離が発生した。
以上の結果から分かるように、本発明によれば、外部から強い衝撃が加えられた場合であっても、接続パッドと半田やボンディングワイヤ等の電気的接続手段との間で剥離が発生することがなく、電子部品の電極と接続パッドとを常に正常に電気的に接続することが可能な配線基板を提供することができる。
本発明に係る配線基板の一実施の形態例を示す概略断面図である。 図１に示す配線基板の要部拡大断面図である。
符号の説明
１・・・・・絶縁基板
２・・・・・配線導体
２ａ，２ｂ・・・・・接続パッド
３ａ，３ｂ・・・・・電子部品としての半導体素子
７，９・・・・・半田
８・・・・・ボンディングワイヤ
１１・・・・・無電解ニッケルめっき皮膜
１２・・・・・還元型無電解パラジウムめっき皮膜
１３・・・・・置換還元型無電解金めっき皮膜
１００・・・・・配線基板

Claims (3)

  1. 配線導体を有する絶縁基板の表面に、フリップチップタイプの第一の半導体素子の電極が半田を介して接続される銅から成る第一の接続パッドと、ワイヤボンディングタイプの第二の半導体素子の電極がボンディングワイヤを介して接続される銅から成る第二の接続パッドとが形成されているととともに、前記第一の接続パッドおよび第二の接続パッドの表面にリンを３〜１０質量％含有する無電解ニッケルめっき皮膜と、リンを２〜５質量％含有する厚みが０．０１〜０．２μｍの還元型無電解パラジウムめっき皮膜と、厚みが０．０３〜０．１μｍの置換還元型無電解金めっき皮膜とが順次被着されていることを特徴とする配線基板。
  2. 無電解ニッケルめっき皮膜の厚みが０．５〜１０μｍである請求項１記載の配線基板。
  3. 配線導体を有する絶縁基板の表面に形成された、フリップチップタイプの第一の半導体素子の電極が半田を介して接続される銅から成る第一の接続パッドおよびワイヤボンディングタイプの第二の半導体素子の電極がボンディングワイヤを介して接続される銅から成る第二の接続パッドの表面に、リンを３〜１０質量％含有する無電解ニッケルめっき皮膜と、リンを２〜５質量％含有する厚みが０．０１〜０．２μｍの還元型無電解パラジウムめっき皮膜と、厚みが０．０３〜０．１μｍの置換還元型無電解金めっき皮膜とを順次被着させることを特徴とする配線基板の製造方法。
JP2005166075A 2005-06-06 2005-06-06 配線基板およびその製造方法 Active JP4674120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005166075A JP4674120B2 (ja) 2005-06-06 2005-06-06 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005166075A JP4674120B2 (ja) 2005-06-06 2005-06-06 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006339609A JP2006339609A (ja) 2006-12-14
JP4674120B2 true JP4674120B2 (ja) 2011-04-20

Family

ID=37559862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005166075A Active JP4674120B2 (ja) 2005-06-06 2005-06-06 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4674120B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5288362B2 (ja) * 2007-01-17 2013-09-11 奥野製薬工業株式会社 多層めっき皮膜及びプリント配線板
JP5013077B2 (ja) * 2007-04-16 2012-08-29 上村工業株式会社 無電解金めっき方法及び電子部品
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP5585080B2 (ja) * 2007-12-04 2014-09-10 日立金属株式会社 電極構造及びその製造方法、回路基板、半導体モジュール
JP2010031312A (ja) * 2008-07-28 2010-02-12 Ne Chemcat Corp パターンめっき皮膜、及びその形成方法
US8895871B2 (en) 2009-12-17 2014-11-25 Conti Temic Microelectronic Gmbh Circuit board having a plurality of circuit board layers arranged one over the other having bare die mounting for use as a gearbox controller
JPWO2011099597A1 (ja) * 2010-02-15 2013-06-17 株式会社Ｊｃｕ プリント配線板の製造方法
JP2011258597A (ja) * 2010-06-04 2011-12-22 Sumitomo Bakelite Co Ltd 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
JP2012009510A (ja) * 2010-06-22 2012-01-12 Sumitomo Bakelite Co Ltd 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
KR101310256B1 (ko) * 2011-06-28 2013-09-23 삼성전기주식회사 인쇄회로기판의 무전해 표면처리 도금층 및 이의 제조방법
KR20130007022A (ko) * 2011-06-28 2013-01-18 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP5844101B2 (ja) * 2011-09-15 2016-01-13 新光電気工業株式会社 発光装置用の配線基板、発光装置及び発光装置用配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208555A (ja) * 1995-06-20 2000-07-28 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JP2001107259A (ja) * 1999-10-04 2001-04-17 Shinko Electric Ind Co Ltd 置換型無電解金めっき液及び無電解金めっき方法
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2003221674A (ja) * 2002-01-30 2003-08-08 Kanto Chem Co Inc 無電解金めっき液

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204035B2 (ja) * 1995-03-30 2001-09-04 上村工業株式会社 無電解パラジウムめっき液及びめっき方法
JPH09172237A (ja) * 1995-12-20 1997-06-30 Seiichi Serizawa プリント配線板
JPH09172236A (ja) * 1995-12-20 1997-06-30 Seiichi Serizawa プリント配線板
JPH11140659A (ja) * 1997-11-05 1999-05-25 Hitachi Chem Co Ltd 半導体搭載用基板とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208555A (ja) * 1995-06-20 2000-07-28 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法並びにそのワイヤボンディング端子を用いた半導体搭載用基板の製造方法
JP2001107259A (ja) * 1999-10-04 2001-04-17 Shinko Electric Ind Co Ltd 置換型無電解金めっき液及び無電解金めっき方法
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2003221674A (ja) * 2002-01-30 2003-08-08 Kanto Chem Co Inc 無電解金めっき液

Also Published As

Publication number Publication date
JP2006339609A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
JP4674120B2 (ja) 配線基板およびその製造方法
WO2007007857A1 (ja) 多層プリント配線板
JP4062907B2 (ja) 回路基板およびその製造方法
JP5293185B2 (ja) 電子部品の製造方法
US6891198B2 (en) Film carrier tape for mounting an electronic part
JP3940617B2 (ja) 配線基板およびその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP2005136042A (ja) 配線基板及び電気装置並びにその製造方法
JP2014192177A (ja) 配線基板
JP4780857B2 (ja) 配線基板の製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP5311656B2 (ja) 配線基板
JP2002198461A (ja) プラスチックパッケージ及びその製造方法
KR101362306B1 (ko) 인쇄회로기판의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판
JP2003133474A (ja) 電子装置の実装構造
JP4238235B2 (ja) 配線基板
JP4511011B2 (ja) 配線基板の製造方法
JP4614528B2 (ja) 配線基板の製造方法
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP4562314B2 (ja) 電子装置の実装構造
JP2001274203A (ja) ２メタル基板とｂｇａ構造
JP2004165573A (ja) 配線基板の製造方法
JP2008251869A (ja) 配線基板およびその製造方法
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

R150 Certificate of patent or registration of utility model

Ref document number: 4674120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350