KR20130007022A - 인쇄회로기판 및 이의 제조방법 - Google Patents
인쇄회로기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20130007022A KR20130007022A KR20110062944A KR20110062944A KR20130007022A KR 20130007022 A KR20130007022 A KR 20130007022A KR 20110062944 A KR20110062944 A KR 20110062944A KR 20110062944 A KR20110062944 A KR 20110062944A KR 20130007022 A KR20130007022 A KR 20130007022A
- Authority
- KR
- South Korea
- Prior art keywords
- electroless
- plating layer
- copper pad
- printed circuit
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/1601—Process or apparatus
- C23C18/1633—Process of electroless plating
- C23C18/1646—Characteristics of the product obtained
- C23C18/165—Multilayered product
- C23C18/1651—Two or more layers only obtained by electroless plating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
- C23C18/1806—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by mechanical pretreatment, e.g. grinding, sanding
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/18—Pretreatment of the material to be coated
- C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
- C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
- C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/48—Coating with alloys
- C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48644—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 0.1~ 1.0 ㎛의 피치 주기로 표면 조도 처리된 구리 패드, 및 상기 구리 패드 위에 무전해 표면처리 도금층을 포함하는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
본 발명과 같이 구리 패드 위에 일정한 피치 주기의 조도를 형성하게 되면, 그 위에 형성되는 무전해 표면처리 도금층 역시 일정한 피치 주기의 조도를 갖게 되어 표면적이 넓어지는 효과가 있고, 외부 디바이스와 연결되는 와이어 본딩 작업시 그 작업성을 향상시킬 수 있다.
본 발명과 같이 구리 패드 위에 일정한 피치 주기의 조도를 형성하게 되면, 그 위에 형성되는 무전해 표면처리 도금층 역시 일정한 피치 주기의 조도를 갖게 되어 표면적이 넓어지는 효과가 있고, 외부 디바이스와 연결되는 와이어 본딩 작업시 그 작업성을 향상시킬 수 있다.
Description
본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것이다.
박판화, 고밀도화 되어가고 있는 PCB 제품들의 전기 입출력 단자는 갈수록 늘어나고 있으며, 이러한 추세에 대응하고자 단자 피치(pitch) 는 줄어들고 있다. 최근 와이어 본딩(Wire bonding) 전기 단자 역시 지속적으로 늘어나고 있으며 그 단자의 면적은 갈수록 줄어들고 있다. 또한 와이어 직경(wire diameter)도 줄어들고 있는 추세이며, 이러한 변화로 인하여 와이어 본딩 결합 불량이 증가하여 작업성이 떨어지고 있는 상황이다.
다음 도 1a와 1b는 각각 종래 와이어 본딩 방식을 이용한 디바이스를 연결시킬 때의 단면과 상부에서 본 도면을 나타내고 있다.
이를 참조하면, 우선, 인쇄회로기판 중 구리 층(10)을 제외한 부분에 고분자 수지층(20)을 형성하여 차후 도금에 대한 레지스트(resist) 역할을 하도록 하며, 상기 구리 층(10)을 보호하기 위한 도금층(30)으로서 Ni(31)/Pd(32)/Au(33)을 형성시킨다. 또한, 상기 Ni/Pd/Au 도금층(30)을 형성시킨 후 금 와이어(Au wire) 등을 이용하여 금속 간의 내부 연결(inter connection)을 형성시킨다.
상기 Ni/Pd/Au 도금층(30)에서, Ni(31)의 두께는 최소 3㎛로 다른 Pd(32)이나 Au(33)의 고가 금속 도금층에 비하여 두껍기 때문에, Ni도금층(31)의 조도를 추종하게 되는 경향이 있다.
그런데 이러한 Ni 층의 도금층을 형성하는 방법으로 전해 방식과 무전해 방식이 있으며, 각각의 도금 형상은 조금씩 다르다.
예를 들어, 다음 도 2a ~ 2c는 전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진이다. 도 2a는 도금층이 형성되기 전, 도 2b는 소프트 에칭 후, 도 2c는 전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이다. 각 표면 사진에서와 같이, 그 표면 형상은 조금씩 상이하나, 표면 조도는 비슷한 수준의 평탄한 계면을 가지는 것을 알 수 있다.
또한, 다음 도 3a~3c는 무전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진이다. 도 3a는 도금층이 형성되기 전, 도 3b는 소프트 에칭 후, 도 3c는 무전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이다. 무전해 방식으로 도금된 사진에서도 그 표면 형상은 조금씩 상이하나, 표면 조도는 비슷한 수준의 평탄한 계면을 가지는 것을 알 수 있다.
이는 전자 디바이스의 외층의 금속 노출부의 표면처리층의 니켈 두께가 최소한 3㎛이며, 표면이 기존에 알려진 대로 nodule 구조(무전해), 또는 결정 구조를 갖거나, 마이크로 사이즈 이하의 영역에서는 평활한 구조를 갖는다.
본 발명에서는 상기 종래 방식의 단점을 극복하여 와이어 본딩 결합 불량을 최소화시켜 와이어 본딩 작업성을 향상시킬 수 있는 인쇄회로기판을 제공하는 데 그 목적이 있다.
또한, 본 발명의 다른 목적은 상기 인쇄회로기판의 제조방법을 제공하는 데 있다.
상기 본 발명의 과제를 해결하기 위한 인쇄회로기판은 0.1~ 1.0 ㎛의 피치 주기로 표면 조도 처리된 구리 패드, 및 상기 구리 패드 위에 무전해 표면처리 도금층을 포함하는 구조를 가진다.
상기 무전해 표면처리 도금층은 Ni/Pd/Au 이고, 각각의 두께가 0.02~1㎛/0.01~0.3㎛/0.01~0.5㎛인 것이 바람직하다.
상기 구리 패드는 와이어 본딩 방식으로 전자 디바이스와 연결되는 것이 바람직하다.
상기 무전해 표면처리 도금층의 각 Ni/Pd/Au의 표면은 0.1~ 1.0 ㎛ 피치 주기의 조도를 가지는 것이 바람직하다.
본 발명의 다른 과제를 해결하기 위하여, 구리 패드의 표면에 일정한 피치 주기의 조도를 형성시키는 단계, 및 상기 조도 처리된 구리 패드 상에 무전해 표면처리 도금층을 형성시키는 단계를 포함하는 인쇄회로기판의 제조방법을 제공할 수 있다.
상기 구리 패드의 표면에 형성되는 조도는 0.1~1.0 ㎛의 피치 주기를 가지는 것이 바람직하다.
상기 조도 처리는 화학적 처리 또는 물리적 처리로 수행되는 것이 바람직하다.
상기 무전해 표면처리 도금층은 Ni/Pd/Au 이고, 각각의 두께가 0.02~1㎛/0.01~0.3㎛/0.01~0.5㎛인 것이 바람직하다.
상기 무전해 표면처리 도금층의 각 Ni/Pd/Au의 표면은 0.1~ 1.0 ㎛ 피치 주기의 조도를 가지는 것이 바람직하다.
본 발명과 같이 구리 패드 위에 일정한 피치 주기의 조도를 형성하게 되면, 그 위에 형성되는 무전해 표면처리 도금층 역시 일정한 피치 주기의 조도를 갖게 되어 표면적이 넓어지는 효과가 있고, 외부 디바이스와 연결되는 와이어 본딩 작업시 그 작업성을 향상시킬 수 있다.
1a와 1b는 각각 종래 와이어 본딩 방식을 이용한 디바이스를 연결시킬 때의 단면도와 평면도이고,
다음 도 2a ~ 2c는 전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진으로, 도 2a는 도금층이 형성되기 전, 도 2b는 소프트 에칭 후, 도 2c는 전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이며,
도 3a ~ 3c는 무전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진으로, 도 3a는 도금층이 형성되기 전, 도 3b는 소프트 에칭 후, 도 3c는 무전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이며,
도 4는 본 발명의 일 실시예에 따른 구리 패드 위에 조도가 형성된 인쇄회로기판의 단면이고,
도 5는 상기 도 4의 구리 패드 위에 무전해 표면처리 도금층을 형성시킨 후의 표면을 측정한 주사전자현미경 사진이다.
다음 도 2a ~ 2c는 전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진으로, 도 2a는 도금층이 형성되기 전, 도 2b는 소프트 에칭 후, 도 2c는 전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이며,
도 3a ~ 3c는 무전해 도금 방식을 이용하여 Ni 도금층을 형성하는 과정에서의 표면 조도를 측정한 주사전자현미경 사진으로, 도 3a는 도금층이 형성되기 전, 도 3b는 소프트 에칭 후, 도 3c는 무전해 Ni/Au 표면처리 도금층 형성 후의 표면 사진이며,
도 4는 본 발명의 일 실시예에 따른 구리 패드 위에 조도가 형성된 인쇄회로기판의 단면이고,
도 5는 상기 도 4의 구리 패드 위에 무전해 표면처리 도금층을 형성시킨 후의 표면을 측정한 주사전자현미경 사진이다.
이하에서 본 발명을 더욱 상세하게 설명하면 다음과 같다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
본 발명은 와이어 본딩 결합 불량을 최소화시켜 와이어 본딩 작업성을 향상시킬 수 있는 인쇄회로기판과 이의 제조방법에 관한 것이다.
본 발명의 인쇄회로기판은 0.1~1.0 ㎛의 피치 주기로 표면 조도 처리된 구리 패드, 및 상기 구리 패드 위에 무전해 표면처리 도금층을 포함하는 구조를 가진다.
다음 도 4는 본 발명에 따른 인쇄회로기판의 구조를 나타낸 것으로, 이를 참조하면, 우선, 인쇄회로기판 중 구리 패드(110)를 제외한 부분에 고분자 수지층(120)을 형성하여 차후 도금에 대한 레지스트(resist) 역할을 하도록 하며, 상기 구리 패드 (110)를 보호하기 위한 도금층(130)으로서 Ni(131)/Pd(132)/Au(133)을 형성시킨다. 또한, 상기 Ni/Pd/Au 도금층(130)을 형성시킨 후 금 와이어(Au wire) 등을 이용하여 금속 간의 내부 연결(inter connection)을 형성시킨다.
여기에서, 상기 구리 패드(110)는 0.1~1.0 ㎛의 피치 주기로 그 표면이 조도 처리된 것을 특징으로 한다. 상기 구리 패드(110) 표면에 조도 처리를 함으로써, 구리 패드(110)의 된 러프니스(roughness)를 증가시킬 수 있다. 상기 구리 패드의 표면 조도가 1.0㎛의 피치 주기를 초과하는 경우, 의도한 표면적을 충분히 증가시킬 수 없어 바람직하지 못하다.
상기 표면이 조도 처리된 구리 패드 상에 Ni(131)/Pd(132)/Au(133)의 무전해 표면처리 도금층(130)을 형성시킨다. 상기 Ni(131)/Pd(132)/Au(133) 각각의 두께가 0.02~1㎛/0.01~0.3㎛/0.01~0.5㎛인 것이 바람직하다.
상기 구리(Cu) 패드(110) 표면을 조도처리하여 러프니스를 증가시키고, 무전해 도금을 진행하게 되면, 상기 도금층은 구리 패드의 표면 형상대로 일정한 피치 주기의 조도가 형성된 구조를 얻을 수 있다. 따라서, 다음 도 4에서와 같이, 상기 무전해 표면처리 도금층(130)을 구성하는 각각의 Ni(131)/Pd(132)/Au(133) 도금 피막에 표면에도 일정한 조도가 형성된 것을 알 수 있다.
또한, 상기 Ni(131)/Pd(132)/Au(133)의 무전해 표면처리 도금층(130)이 매우 얇게 형성되기 때문에 표면에서의 표면적을 증가시킬 수 있다.
상기 니켈 피막 두께(131)는 0.02~1㎛가 바람직하며, 그 두께가 1㎛를 초과하는 경우 니켈층의 두께가 상당히 커져 하지의 Cu 층과는 다른 표면을 갖는 문제가 있고, 또한, 0.02㎛ 미만으로 형성되는 경우 니켈 층의 두께가 너무 낮아 두께 관리가 어려워 바람직하지 못하다.
또한, 상기 무전해 니켈 피막(131)을 형성시킨 다음, 상기 니켈 피막 위에 무전해 팔라듐(Pd) 피막(132)을 도금시킨다. 상기 무전해 Pd 피막(132)은 무전해 Ni 층이 Immersion Au 도금 도중 치환반응에 의한 부식되는 것을 최소화하는 역할을 수행하는 것으로, 본 발명에 따른 상기 무전해 팔라듐 피막은 0.01~0.3㎛의 두께를 가지는 것이 바람직하다. 상기 무전해 팔라듐(Pd) 피막의 두께가 0.3 ㎛를 초과하는 경우 비용이 증가하는 문제가 있어 바람직하지 못하다.
마지막으로, 상기 니켈 팔라듐 위에 무전해 금(Au) 피막(133)을 도금시킨다. 상기 무전해 Au 피막(133)은 보관 도중 산화막 방지역할을 수행하는 것으로, 본 발명에 따른 상기 무전해 금 피막은 0.01~0.5㎛의 두께를 가지는 것이 바람직하다. 상기 무전해 Au 피막의 두께가 0.5㎛를 초과하는 경우 비용이 증가하는 문제가 있어 바람직하지 못하다.
상기와 같이 무전해 Ni/Pd/Au 표면처리 도금층(130)을 형성시킨 후 금 와이어(Au wire) 등을 이용하여 와이어 본딩 방식으로 전자 디바이스와 연결되는 데 바람직하게 적용될 수 있다.
본 발명에 따른 인쇄회로기판의 제조 방법을 설명한다. 먼저, 첫 번째 단계는 구리 패드의 표면에 일정한 피치 주기의 조도를 형성시킨다. 상기 조도 처리는 에칭 약품을 이용한 화학적 처리, 또는 상기 구리 패드 표면에 상기 주기의 피치를 가지도록 물리적 처리를 사용할 수 있으며, 그 방법에 있어서 특별히 한정되는 것은 아니다. 상기 구리 층은 0.1~1.0 ㎛의 피치 주기를 가지도록 그 표면을 조도 처리하는 것이 바람직하다.
두 번째 단계는, 상기 조도 처리된 구리 패드 상에 무전해 표면처리 도금층을 형성시킨다.
본 발명에 따른 무전해 표면처리 도금층을 구성하는 니켈, 팔라듐, 및 금 도금액은 당업계에서 통상적으로 사용되는 것이면 특별히 한정되지 않고 사용될 수 있다. 또한, 구체적인 도금 방법도 통상적인 수준을 따르며, 특별히 한정되지 않는다.
다만, 본 발명의 무전해 표면처리 도금층은 상기 무전해 니켈, 팔라듐, 및 금 도금 피막의 그 두께가 각각 0.02~1㎛, 0.01~0.3㎛, 및 0.01~0.5㎛의 범위를 가지도록 도금시키는 조건이 필요하다.
본 발명의 실시예에 따르면, 상기 무전해 금 도금 피막은 치환/환원 타입으로 형성될 수 있다. 만일, 상기 무전해 금 도금 피막이 일반적 치환 타입으로 형성되는 경우에는 치밀하게 형성된 무전해 Ni 피막, 무전해 Pd 피막에 부식공을 형성하여 동(copper) 확산 방지 능력을 저하시키게 되는 문제점이 있다. 그러나, 치환/환원 타입으로 무전해 금 도금 피막을 형성하는 경우, 반응 초기의 극순간이 치환 반응이어서 바로 치환 반응으로 이행되기 때문에, Ni 피막과 Pd 피막에 대한 공격이 없어 결과적으로 치밀한 구조의 도금층을 얻을 수 있는 장점이 있어 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 다만, 이들 실시예는 본 발명을 예시하기 위한 것으로서, 본 발명의 범위가 이들 실시예에 의해 한정되는 것으로 해석되어서는 안된다.
실시예
1)구리 패드 의 조도 처리
전처리 공정을 거친 기판에 구리 패드를 형성하고, 상기 구리 패드 표면에 예를 들어, MEC사의 CZ8101를 이용한 화학적 처리의 방법을 이용하여 약 0.5㎛ 피치 주기의 조도를 형성시켰다.
2)무전해 Ni 도금
상기 표면 조도 처리된 구리 패드 상에 무전해 Ni 도금액(TOP NICORON LPH-LF:OKUNO사 제품)에 65℃에서 1분간 침지한 후 2분간 세정하여, 0.1㎛ 두께의 무전해 니켈 도금 피막을 얻었다.
3) 무전해 Pd 도금
상기 무전해 Ni 도금이 된 기판을, 무전해 Pd 도금액인 XTP(pH 7.2, UYEMURA사 제품)을 이용하여, 50℃에서 10분간 침지한 후, 2분간 세정하여 0.1㎛ 두께의 무전해 팔라듐 도금 피막을 얻었다.
4) 무전해 Au 도금
상기 무전해 니켈과 팔라듐이 도금된 기판을, 무전해 금 도금액(GoBright TSB-72, UYEMURA사 제품)에 80℃에서 5분간 침지시키고, 2분간 세정 후 150℃의 송풍 건조기로 5분 동안 건조시켜, 0.1㎛ 두께의 무전해 금 도금 피막이 형성된 인쇄회로기판을 얻었다.
5)와이어 본딩
상기 무전해 니켈/팔라듐/금 표면처리 도금층과 외부 디바이스를 금 와이어로 연결시켰다.
비교예
1
표면이 조도 처리되지 않은 구리 패드를 사용하고, 상기 구리 패드 상에 형성되는 표면처리 도금층을 무전해 방식이 아닌 전해 방식으로 수행하였다.
또한, 전해 니켈 도금 피막의 두께가 3㎛인 도금층을 포함하는 인쇄회로기판을 얻었다.
비교예
2
표면이 조도 처리되지 않은 구리 패드를 사용하고, 3㎛ 두께의 무전해 니켈 도금 피막을 형성시키는 것을 제외하고는, 상기 실시예 1과 동일한 과정으로 인쇄회로기판을 얻었다.
실험예
상기 실시예와 비교예 1~2에 따라 얻어진 인쇄회로기판의 단면 사진을 주사전자현미경으로 관찰하였다.
다음 도 2a~2c에서와 같이 전해 방식으로 형성된 표면처리 도금층을 포함하는 인쇄회로기판, 및 3a ~ 3c의 무전해 도금 방식으로 형성된 표면처리 도금층을 포함하는 인쇄회로기판의 표면은 모두 러프니스(roughness)가 거의 차이가 없는 평탄한 계면 형상을 나타내고 있다. 이는 구리 표면에 특별한 조도 처리 없이 도금층을 형성시켰기 때문에, 상기 도금층은 상대적으로 두께가 두꺼운 니켈층의 조도를 추종하여 형성되었기 때문에 전체적인 표면의 형상이 평탄한 것을 알 수 있다.
그러나, 본 발명 실시예 1에 따른 표면 사진인 도 5의 경우, 계면에서의 러프니스가 증가된 구조를 가지는 것을 알 수 있다. 이는, 본 발명과 같이 구리 패드 위에 일정한 피치 주기의 조도를 형성하게 되면, 그 위에 형성되는 무전해 표면처리 도금층 역시 일정한 피치 주기의 조도를 갖게 되어 표면적이 넓어지는 효과를 가진다. 또한, 이러한 구조는 외부 디바이스와 연결되는 와이어 본딩 작업시 그 작업성을 향상시킬 수 있다.
10, 110 : Cu 20, 120 : 고분자 수지층
31, 131 : Ni 32, 132 : Pd
33, 133 : Au
30, 130 : 무전해 Ni/Pd/Au 표면처리 도금층
31, 131 : Ni 32, 132 : Pd
33, 133 : Au
30, 130 : 무전해 Ni/Pd/Au 표면처리 도금층
Claims (9)
- 0.1~ 1.0 ㎛의 피치 주기로 표면 조도 처리된 구리 패드, 및
상기 구리 패드 위에 무전해 표면처리 도금층을 포함하는 인쇄회로기판.
- 제1항에 있어서,
상기 무전해 표면처리 도금층은 Ni/Pd/Au 이고, 각각의 두께가 0.02~1㎛/0.01~0.3㎛/0.01~0.5㎛인 것인 인쇄회로기판.
- 제1항에 있어서,
상기 구리 패드는 와이어 본딩 방식으로 전자 디바이스와 연결되는 것인 인쇄회로기판.
- 제2항에 있어서,
상기 무전해 표면처리 도금층의 각 Ni/Pd/Au의 표면은 0.1~ 1.0 ㎛ 피치 주기의 조도를 가지는 것인 인쇄회로기판.
- 구리 패드의 표면에 일정한 피치 주기의 조도를 형성시키는 단계, 및
상기 조도 처리된 구리 패드 상에 무전해 표면처리 도금층을 형성시키는 단계를 포함하는 인쇄회로기판의 제조방법.
- 제5항에 있어서,
상기 구리 패드의 표면에 형성되는 조도는 0.1~ 1.0 ㎛의 피치 주기를 가지는 것인 인쇄회로기판의 제조방법.
- 제5항에 있어서,
상기 조도 처리는 화학적 처리 또는 물리적 처리로 수행되는 것인 인쇄회로기판의 제조방법.
- 제5항에 있어서,
상기 무전해 표면처리 도금층은 Ni/Pd/Au 이고, 각각의 두께가 0.02~1㎛/0.01~0.3㎛/0.01~0.5㎛인 것인 인쇄회로기판의 제조방법.
- 제5항에 있어서,
상기 무전해 표면처리 도금층의 각 Ni/Pd/Au의 표면은 0.1~ 1.0 ㎛ 피치 주기의 조도를 가지는 것인 인쇄회로기판의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110062944A KR20130007022A (ko) | 2011-06-28 | 2011-06-28 | 인쇄회로기판 및 이의 제조방법 |
US13/472,299 US20130000960A1 (en) | 2011-06-28 | 2012-05-15 | Printed circuit board and method for manufacturing the same |
JP2012119328A JP2013012727A (ja) | 2011-06-28 | 2012-05-25 | プリント回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110062944A KR20130007022A (ko) | 2011-06-28 | 2011-06-28 | 인쇄회로기판 및 이의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20130007022A true KR20130007022A (ko) | 2013-01-18 |
Family
ID=47389437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20110062944A KR20130007022A (ko) | 2011-06-28 | 2011-06-28 | 인쇄회로기판 및 이의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130000960A1 (ko) |
JP (1) | JP2013012727A (ko) |
KR (1) | KR20130007022A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160372446A1 (en) * | 2015-06-18 | 2016-12-22 | Qualcomm Incorporated | Low profile integrated circuit (ic) package comprising a plurality of dies |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102605359A (zh) * | 2011-01-25 | 2012-07-25 | 台湾上村股份有限公司 | 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺 |
US9601472B2 (en) * | 2015-04-24 | 2017-03-21 | Qualcomm Incorporated | Package on package (POP) device comprising solder connections between integrated circuit device packages |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5434678A (en) * | 1977-08-22 | 1979-03-14 | Matsushita Electronics Corp | Semiconductor device |
JPH0628941B2 (ja) * | 1988-09-20 | 1994-04-20 | 株式会社日立製作所 | 回路基板及びその製造方法 |
JPH06268095A (ja) * | 1993-03-15 | 1994-09-22 | Seiko Epson Corp | Cob回路基板構造 |
US6742701B2 (en) * | 1998-09-17 | 2004-06-01 | Kabushiki Kaisha Tamura Seisakusho | Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus |
DE60027141T2 (de) * | 1999-10-26 | 2006-12-28 | Ibiden Co., Ltd., Ogaki | Gedruckte mehrschichtleiterplatte und herstellungsverfahren für gedruckte mehrschichtleiterplatte |
JP2004055624A (ja) * | 2002-07-16 | 2004-02-19 | Murata Mfg Co Ltd | 基板の製造方法 |
TW200500199A (en) * | 2003-02-12 | 2005-01-01 | Furukawa Circuit Foil | Copper foil for fine patterned printed circuits and method of production of same |
JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
JP4674120B2 (ja) * | 2005-06-06 | 2011-04-20 | 京セラSlcテクノロジー株式会社 | 配線基板およびその製造方法 |
US7704562B2 (en) * | 2006-08-14 | 2010-04-27 | Cordani Jr John L | Process for improving the adhesion of polymeric materials to metal surfaces |
JP5286893B2 (ja) * | 2007-04-27 | 2013-09-11 | 日立化成株式会社 | 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法 |
KR100893195B1 (ko) * | 2008-03-05 | 2009-04-16 | 주식회사 마블덱스 | 저임피던스 금 전극, 그 금 전극 제조 장치, 그 금 전극제조 방법 및 그 금 전극 제조용 전해질 용액 |
US9461296B2 (en) * | 2010-11-30 | 2016-10-04 | Hitachi Automotive Systems, Ltd. | Secondary battery and secondary battery module |
-
2011
- 2011-06-28 KR KR20110062944A patent/KR20130007022A/ko not_active Application Discontinuation
-
2012
- 2012-05-15 US US13/472,299 patent/US20130000960A1/en not_active Abandoned
- 2012-05-25 JP JP2012119328A patent/JP2013012727A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160372446A1 (en) * | 2015-06-18 | 2016-12-22 | Qualcomm Incorporated | Low profile integrated circuit (ic) package comprising a plurality of dies |
US9679873B2 (en) * | 2015-06-18 | 2017-06-13 | Qualcomm Incorporated | Low profile integrated circuit (IC) package comprising a plurality of dies |
Also Published As
Publication number | Publication date |
---|---|
JP2013012727A (ja) | 2013-01-17 |
US20130000960A1 (en) | 2013-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9743508B2 (en) | Electroless surface treatment plated layers of printed circuit board and method for preparing the same | |
US7954234B2 (en) | Method of manufacturing a wiring board | |
US7523548B2 (en) | Method for producing a printed circuit board | |
US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
JP5474500B2 (ja) | 印刷回路基板及びその製造方法 | |
CN1694604A (zh) | 布线电路板及其制造方法 | |
KR101224667B1 (ko) | 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법 | |
JPWO2008152974A1 (ja) | 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板の製造方法 | |
KR101402450B1 (ko) | 반도체소자 탑재용 기판 및 그 제조 방법 | |
US7982138B2 (en) | Method of nickel-gold plating and printed circuit board | |
KR20110038457A (ko) | 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법 | |
KR20130007022A (ko) | 인쇄회로기판 및 이의 제조방법 | |
KR101555014B1 (ko) | 미세배선용 인쇄회로기판 및 이의 제조방법 | |
KR100756751B1 (ko) | 미세회로용 동박 | |
KR100658974B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI715458B (zh) | 硬式電路板的製造方法 | |
WO2010021278A1 (ja) | 熱膨張係数の異なる樹脂フィルムを積層させた多層積層回路基板 | |
KR100857946B1 (ko) | 미세회로용 이층동박 | |
JP2000031612A (ja) | 配線基板 | |
JP2005197442A (ja) | ワイヤボンディング用端子とその製造方法及びそのワイヤボンディング用端子を有する半導体搭載用基板。 | |
KR20220001005A (ko) | 인쇄회로기관의 도금층 형성 방법 및 이에 의해 형성된 패키지용 인쇄회로기판 | |
JP2009215599A (ja) | 金めっき皮膜構造、金めっき皮膜形成方法およびガラスセラミック配線基板 | |
JP2006093231A (ja) | プリント配線板及びその製造方法 | |
JP2008198722A (ja) | 配線回路基板およびその製造方法 | |
US20120090172A1 (en) | Method of manufacturing printed circuit boad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |