JP2013012727A - プリント回路基板及びその製造方法 - Google Patents

プリント回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013012727A
JP2013012727A JP2012119328A JP2012119328A JP2013012727A JP 2013012727 A JP2013012727 A JP 2013012727A JP 2012119328 A JP2012119328 A JP 2012119328A JP 2012119328 A JP2012119328 A JP 2012119328A JP 2013012727 A JP2013012727 A JP 2013012727A
Authority
JP
Japan
Prior art keywords
layer
electroless
circuit board
printed circuit
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012119328A
Other languages
English (en)
Inventor
Don-Jun Lee
リ・ドン・ジュン
Dong Ju Jeon
ジョン・ドン・ジュ
Chong-Yong Pan
パン・チョン・ヨン
Jong-Min Cho
チョ・ション・ミン
Chi-Syon Kim
キム・チ・ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013012727A publication Critical patent/JP2013012727A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1806—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by mechanical pretreatment, e.g. grinding, sanding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1827—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment only one step pretreatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明は、プリント回路基板及びその製造方法に関する。
【解決手段】本発明は、０．１〜１．０μｍのピッチ周期で表面粗さ処理された銅パッド、及び前記銅パッド上に無電解表面処理めっき層を含むプリント回路基板及びその製造方法に関する。
本発明のように銅パッドの上に一定のピッチ周期の表面粗さを形成すると、その上に形成される無電解表面処理めっき層もまた一定のピッチ周期の表面粗さを有するようになり表面積が広くなる効果があり、外部デバイスと連結されるワイヤボンディング作業時にその作業性を向上させることができる。
【選択図】図４

Description

本発明は、プリント回路基板及びその製造方法に関する。
薄板化、高密度化されていくプリント回路基板（ＰＣＢ）製品の電気入出力端子はますます増加しており、このような傾向に伴って端子ピッチ（ｐｉｔｃｈ）は減少している。最近ワイヤボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）電気端子もまた持続的に増加しており、その端子の面積はますます減少している。またワイヤ径（ｗｉｒｅ ｄｉａｍｅｔｅｒ）も減少している傾向であり、このような変化のためワイヤボンディング結合不良が増加して作業性が落ちている状況である。
図１ａと図１ｂは、従来のワイヤボンディング方式を用いてデバイスを連結する場合の断面図と平面図をそれぞれ示している。
これを参照すると、まず、プリント回路基板のうち銅層１０を除いた部分に高分子樹脂層２０を形成して、その後めっきに対するレジスト（ｒｅｓｉｓｔ）の機能を行うようにし、前記銅層１０を保護するために、めっき層３０として、Ｎｉ層３１／Ｐｄ層３２／Ａｕ層３３を形成する。また、Ｎｉ／Ｐｄ／Ａｕめっき層３０を形成した後、金ワイヤ（Ａｕ ｗｉｒｅ）などを用いて前記金属層を相互連結（ｉｎｔｅｒｃｏｎｎｅｃｔ）させる。
前記Ｎｉ／Ｐｄ／Ａｕめっき層３０において、Ｎｉ層３１の厚さは少なくとも３μｍであり、他のＰｄ層３２やＡｕ層３３のような高価の金属めっき層に比べて厚いため、Ｎｉ／Ｐｄ／Ａｕめっき層３０の表面粗さはＮｉ層３１の表面粗さに追随する傾向がある。
しかし、このようなＮｉめっき層を形成する方法には電解方式と無電解方式があり、それぞれのめっき形状は少し相違している。
例えば、図２ａ〜図２ｃは、電解めっき方式を用いてＮｉめっき層を形成する過程における表面粗さを測定した走査型電子顕微鏡写真である。図２ａはめっき層が形成される前、図２ｂはソフトエッチング後、図２ｃは電解Ｎｉ／Ａｕ表面処理めっき層形成後の表面写真である。各表面写真のように、その表面形状は少しずつ相異しているが、表面粗さは類似したレベルの平坦な界面を有することが分かる。
また、図３ａ〜図３ｃは、無電解めっき方式を用いてＮｉめっき層を形成する過程における表面粗さを測定した走査型電子顕微鏡写真である。図３ａはめっき層が形成される前、図３ｂはソフトエッチング後、図３ｃは無電解Ｎｉ／Ａｕ表面処理めっき層形成後の表面写真である。無電解方式によりめっきされた形状の写真においてもその表面形状は少しずつ相異しているが、表面粗さは類似したレベルの平坦な界面を有することが分かる。
これは、電子デバイスの外層の金属露出部の表面処理層のニッケルの厚さが少なくとも３μｍであり、表面は公知のようにノジュール（ｎｏｄｕｌｅ）構造（無電解）または結晶構造を有し、マイクロサイズ以下の領域においては平滑な構造を有する。
韓国公開特許第１０−２００６−０１０１７１６号公報
本発明は、前記従来方式の短所を克服し、ワイヤボンディングの結合不良を最小化させてワイヤボンディング作業性を向上させることができるプリント回路基板を提供することを目的とする。
また、本発明は、前記プリント回路基板の製造方法を提供することを目的とする。
前記本発明の課題を解決するためのプリント回路基板は、０．１〜１．０μｍのピッチ周期で表面粗さ処理が施された銅パッド、及び前記銅パッド上に無電解表面処理めっき層を含む構造を有する。
前記無電解表面処理めっき層は、Ｎｉ／Ｐｄ／Ａｕめっき層であり、それぞれの厚さは０．０２〜１μｍ／０．０１〜０．３μｍ／０．０１〜０．５μｍであることが好ましい。
前記銅パッドはワイヤボンディング方式により電子デバイスと連結されることが好ましい。
前記無電解表面処理めっき層の各Ｎｉ／Ｐｄ／Ａｕの表面は、０．１〜１．０μｍのピッチ周期の表面粗さを有することが好ましい。
本発明の他の課題を解決するために、銅パッドの表面に一定のピッチ周期の表面粗さを形成させる段階と、前記粗さ処理された銅パッド上に無電解表面処理めっき層を形成させる段階と、を含むプリント回路基板の製造方法を提供することができる。
前記銅パッドの表面に形成される表面粗さは、０．１〜１．０μｍのピッチ周期を有することが好ましい。
前記粗さ処理は、化学的処理または物理的処理により行われることが好ましい。
前記無電解表面処理めっき層は、Ｎｉ／Ｐｄ／Ａｕめっき層であり、それぞれの厚さが０．０２〜１μｍ／０．０１〜０．３μｍ／０．０１〜０．５μｍであることが好ましい。
前記無電解表面処理めっき層の各Ｎｉ／Ｐｄ／Ａｕの表面は、０．１〜 １．０μｍのピッチ周期の表面粗さを有することが好ましい。
本発明のように銅パッドの上に一定のピッチ周期の表面粗さを形成すると、その上に形成される無電解表面処理めっき層もまた一定のピッチ周期の表面粗さを有するようになり、表面積が拡大される効果があり、外部デバイスと連結されるワイヤボンディング作業を行う場合その作業性を向上させることができる。
従来のワイヤボンディング方式を用いてデバイスを連結する場合の断面図である。 従来のワイヤボンディング方式を用いてデバイスを連結する場合の平面図である。 電解めっき方式を用いてＮｉめっき層を形成する前の表面粗さを測定した走査型電子顕微鏡写真である。 電解めっき方式を用いてＮｉめっき層をソフトエッチングした後の表面粗さを測定した走査型電子顕微鏡写真である。 電解めっき方式を用いて電解Ｎｉ／Ａｕ表面処理めっき層を形成した後の表面粗さを測定した走査型電子顕微鏡写真である。 無電解めっき方式を用いてＮｉめっき層を形成する前の表面粗さを測定した走査型電子顕微鏡写真である。 無電解めっき方式を用いてＮｉめっき層をソフトエッチングした後の表面粗さを測定した走査型電子顕微鏡写真である。 無電解めっき方式を用いて無電解Ｎｉ／Ａｕ表面処理めっき層を形成した後の表面粗さを測定した走査型電子顕微鏡写真である。 本発明の一実施形態による銅パッド上に表面粗さが形成されたプリント回路基板の断面を示した図面である。 前記図４の銅パッド上に無電解表面処理めっき層を形成した後の表面を測定した走査型電子顕微鏡写真である。
以下、本発明をより詳細に説明すると次のとおりである。
本明細書で用いられる用語は、特定の実施形態を説明するために用いられ、本発明を限定しようとするものではない。本明細書に用いられたように、単数型は文脈上異なる場合を明白に指摘するものでない限り、複数型を含むことができる。また、本明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」及び／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」は言及した形状、数字、段階、動作、部材、要素、及び／またはこれらの組み合わせが存在することを特定するものであり、一つ以上の他の形状、数字、段階、動作、部材、要素、及び／またはこれらの組み合わせの存在または付加を排除するものではない。
本発明は、ワイヤボンディング結合不良を最小化させてワイヤボンディングの作業性を向上させることができるプリント回路基板とその製造方法に関する。
本発明のプリント回路基板は、０．１〜１．０μｍのピッチ周期で表面粗さ処理が施された銅パッドと、前記銅パッドの上に無電解表面処理めっき層と、を含む構造を有する。
図４は、本発明によるプリント回路基板の構造を示したものであって、これを参照すると、まず、プリント回路基板のうち銅パッド１１０を除いた部分に高分子樹脂層１２０を形成して、その後、めっきに対するレジスト（ｒｅｓｉｓｔ）の機能を行うようにし、前記銅パッド１１０を保護するために、めっき層１３０として、無電解Ｎｉ層１３１／無電解Ｐｄ層１３２／無電解Ａｕ層１３３を形成する。また、前記Ｎｉ／Ｐｄ／Ａｕめっき層１３０を形成した後、金ワイヤ（Ａｕ ｗｉｒｅ）などを用いて前記金属層を相互連結（ｉｎｔｅｒｃｏｎｎｅｃｔ）させる。
ここで、前記銅パッド１１０は、０．１〜１．０μｍのピッチ周期でその表面が粗さ処理されたことを特徴とする。前記銅パッド１１０の表面に粗さ処理を施すことにより、銅パッド１１０の表面粗さ（ｒｏｕｇｈｎｅｓｓ）を増加させることができる。前記銅パッドの表面粗さが１．０μｍのピッチ周期を超える場合、表面積を意図したほどに充分に増加させることができないため、好ましくない。
前記表面が、粗さ処理された銅パッド上に無電解Ｎｉ層１３１／無電解Ｐｄ層１３２／無電解Ａｕ層１３３の無電解表面処理めっき層１３０を形成する。前記無電解Ｎｉ層１３１／無電解Ｐｄ層１３２／無電解Ａｕ層１３３それぞれの厚さは０．０２〜１μｍ／０．０１〜０．３μｍ／０．０１〜０．５μｍであることが好ましい。
前記銅（Ｃｕ）パッド１１０の表面を粗さ処理して粗さを増加させ、無電解めっきを行うと、前記めっき層は銅パッドの表面形状のように一定のピッチ周期の表面粗さが形成された構造を得ることができる。従って、図４のように、前記無電解表面処理めっき層１３０を構成するそれぞれの無電解Ｎｉ層１３１／無電解Ｐｄ層１３２／無電解Ａｕ層１３３の表面においても一定の粗さが形成されたことが分かる。
また、前記無電解Ｎｉ層１３１／無電解Ｐｄ層１３２／無電解Ａｕ層１３３の無電解表面処理めっき層１３０が非常に薄く形成されるため表面における表面積を増加させることができる。
前記無電解ニッケル層１３１の厚さは０．０２〜１μｍであることが好ましく、その厚さが１μｍを超える場合、ニッケル層の厚さが相当増加して下部に配置されたＣｕ層とは異なる表面を有する問題があり、また、０．０２μｍ未満に形成される場合、ニッケル層の厚さが薄すぎるため厚さを管理することが難しくて好ましくない。
また、前記無電解ニッケル層１３１を形成した後、前記ニッケル層の上に無電解パラジウム（Ｐｄ）層１３２をめっきする。前記無電解Ｐｄ層１３２は無電解Ｎｉ層がＩｍｍｅｒｓｉｏｎ Ａｕめっき途中に置換反応により腐食されることを最小化する機能を行うものであって、本発明による前記無電解パラジウム層は０．０１〜０．３μｍの厚さを有することが好ましい。前記無電解パラジウム（Ｐｄ）層の厚さが０．３μｍを超える場合、コストが増加する問題があるため好ましくない。
最後に、前記ニッケルパラジウム上に無電解金（Ａｕ）層１３３をめっきする。前記無電解Ａｕ層１３３は、保管途中に酸化膜防止の機能を行うものであって、本発明による前記無電解金層は０．０１〜０．５μｍの厚さを有することが好ましい。前記無電解Ａｕ層の厚さが ０．５μｍを超える場合、コストが増加する問題があって好ましくない。
前記のように無電解Ｎｉ／Ｐｄ／Ａｕ表面処理めっき層１３０を形成した後、金ワイヤ（Ａｕ ｗｉｒｅ）などを用いてワイヤボンディング方式により電子デバイスと連結することに好ましく適用されることができる。
本発明によるプリント回路基板の製造方法を説明する。先ず、第一の段階は銅パッドの表面に一定のピッチ周期の粗さを形成する段階である。前記粗さ処理にはエッチング薬品を用いた化学的処理、または前記銅パッドが、一定のピッチ周期の表面粗さを有するようにする物理的処理を施すことができ、その方法において特に限定されるものではない。前記銅層は０．１〜１．０μｍのピッチ周期の表面粗さを有するように粗さ処理を施すことが好ましい。
第二の段階は、前記粗さ処理された銅パッド上に無電解表面処理めっき層を形成させる段階である。
本発明による無電解表面処理めっき層を構成するニッケル、パラジウム、及び金めっき液は当業界において通常使用されるものであれば特に限定されず使用することができる。また、具体的なめっき方法も通常のレベルのものであり、特に限定されない。
但し、本発明の無電解表面処理めっき層は、前記無電解ニッケル、パラジウム、及び金めっき層の厚さがそれぞれ０．０２〜１μｍ、０．０１〜０．３μｍ、及び０．０１〜０．５μｍの範囲を有するようにめっきする条件が必要である。
本発明の実施例によると、前記無電解金めっき層は置換／還元型に形成されることができる。万が一、前記無電解金めっき層が一般的な置換型に形成される場合には、緻密に形成された無電解Ｎｉ層、無電解Ｐｄ層に腐食孔を形成して銅（ｃｏｐｐｅｒ）が拡散されることを防止する能力を低下させるという問題点がある。しかし、置換／還元型に無電解金めっき層を形成する場合、反応初期の極瞬間に置換反応が行われるため、Ｎｉ層とＰｄ層に対する攻撃がなく、その結果、緻密な構造のめっき層を得ることができるという長所があり好ましい。
以下、添付の図面を参照して本発明の好ましい実施例を説明する。但し、これらの実施例は例示に過ぎず、本発明の範囲はこれら実施例により限定されない。
実施例１
１）銅パッドの粗さ処理
前処理工程を経た基板に銅パッドを形成し、前記銅パッド表面に、例えば、ＭＥＣ社製ＣＺ８１０１を用いた化学的処理の方法を用いて約０．５μｍピッチ周期の表面粗さを形成した。
２）無電解Ｎｉめっき
前記表面粗さ処理が施された銅パッド上に無電解Ｎｉめっき液（ＴＯＰ ＮＩＣＯＲＯＮ ＬＰＨ−ＬＦ：ＯＫＵＮＯ社製）に６５℃で１分間浸漬した後、２分間洗浄して、厚さ０．１μｍの無電解ニッケルめっき層を得た。
３）無電解 Ｐｄめっき
前記無電解Ｎｉめっきが施された基板を、無電解Ｐｄめっき液であるＸＴＰ（ｐＨ７．２、ＵＹＥＭＵＲＡ社製）に、５０℃で１０分間浸漬した後、２分間洗浄して厚さ０．１μｍの無電解パラジウムめっき層を得た。
４）無電解Ａｕめっき
前記無電解ニッケルとパラジウムがめっきされた基板を、無電解金めっき液（ＧｏＢｒｉｇｈｔ ＴＳＢ-７２、ＵＹＥＭＵＲＡ社製）に、８０℃で５分間浸漬して、２分間洗浄した後、１５０℃の送風乾燥機により５分間乾燥させて、厚さ０．１μｍの無電解金めっき層が形成されたプリント回路基板を得た。
５）ワイヤボンディング
前記無電解ニッケル／パラジウム／金表面処理めっき層と外部デバイスを金ワイヤを用いて連結した。
比較例１
表面が粗さ処理されていない銅パッドを使用し、前記銅パッド上に形成される表面処理めっき層を無電解方式ではない電解方式により形成した。また、電解ニッケルめっき層の厚さが３μｍであるめっき層を含むプリント回路基板を得た。
比較例２
表面が粗さ処理されていない銅パッドを使用し、３μｍ厚さの無電解ニッケルめっき層を形成することを除いては、前記実施例１と同一の過程によりプリント回路基板を得た。
実験例
前記実施例と比較例１〜２により得られたプリント回路基板の断面を走査型電子顕微鏡で観察した。
図２ａ〜図２ｃのように電解方式により形成された表面処理めっき層を含むプリント回路基板、及び図３ａ〜図３ｃの無電解めっき方式により形成された表面処理めっき層を含むプリント回路基板の表面は、全て粗さ（ｒｏｕｇｈｎｅｓｓ）にほとんど差のない平坦な界面形状を示している。これは銅表面に特別な粗さ処理を施さずにめっき層を形成したため、前記めっき層は相対的に厚さの厚いニッケル層の表面粗さに追随して形成されたため、全体的な表面形状が平坦なことが分かる。
しかし、本発明の実施例１による表面写真である図５の場合、界面における粗さが増加された構造を有することが分かる。これは、本発明のように銅パッドの上に一定のピッチ周期の表面粗さを形成すると、その上に形成される無電解表面処理めっき層もまた一定のピッチ周期の表面粗さを有して表面積が増加する効果を有する。また、このような構造は、外部デバイスと連結されるワイヤボンディング作業時にその作業性を向上させることができる。
１０、１１０ Ｃｕパッド
２０、１２０ 高分子樹脂層
３１、１３１ 無電解Ｎｉ層
３２、１３２ 無電解Ｐｄ層
３３、１３３ 無電解Ａｕ層
３０、１３０ 無電解Ｎｉ／Ｐｄ／Ａｕ表面処理めっき層

Claims (9)

  1. ０．１〜１．０μｍのピッチ周期で表面粗さ処理が施された銅パッドと、
    前記銅パッド上に無電解表面処理めっき層を含むプリント回路基板。
  2. 前記無電解表面処理めっき層は、Ｎｉ層／Ｐｄ層／Ａｕ層であって、それぞれの厚さが０．０２〜１μｍ／０．０１〜０．３μｍ／０．０１〜０．５μｍである請求項１に記載のプリント回路基板。
  3. 前記銅パッドはワイヤボンディング方式により電子デバイスと連結されるものである請求項１に記載のプリント回路基板。
  4. 前記無電解表面処理めっき層の各Ｎｉ層／Ｐｄ層／Ａｕ層の表面は、０．１〜１．０μｍのピッチ周期の表面粗さを有するものである請求項２に記載のプリント回路基板。
  5. 銅パッドが一定のピッチ周期の表面粗さを有するように粗さ処理を施す段階と、
    前記粗さ処理された銅パッド上に無電解表面処理めっき層を形成させる段階と、を含むプリント回路基板の製造方法。
  6. 前記銅パッドの表面に形成される粗さは、０．１〜１．０μｍのピッチ周期を有する請求項５に記載のプリント回路基板の製造方法。
  7. 前記粗さ処理は、化学的処理または物理的処理により行われる請求項５に記載のプリント回路基板の製造方法。
  8. 前記無電解表面処理めっき層は、Ｎｉ層／Ｐｄ層／Ａｕ層で形成され、それぞれの厚さが０．０２〜１μｍ／０．０１〜０．３μｍ／０．０１〜０．５μｍである請求項５に記載のプリント回路基板の製造方法。
  9. 前記無電解表面処理めっき層の各Ｎｉ層／Ｐｄ層／Ａｕ層の表面は、０．１〜１．０μｍのピッチ周期の表面粗さを有する請求項５に記載のプリント回路基板の製造方法。
JP2012119328A 2011-06-28 2012-05-25 プリント回路基板及びその製造方法 Pending JP2013012727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0062944 2011-06-28
KR20110062944A KR20130007022A (ko) 2011-06-28 2011-06-28 인쇄회로기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2013012727A true JP2013012727A (ja) 2013-01-17

Family

ID=47389437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012119328A Pending JP2013012727A (ja) 2011-06-28 2012-05-25 プリント回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US20130000960A1 (ja)
JP (1) JP2013012727A (ja)
KR (1) KR20130007022A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102605359A (zh) * 2011-01-25 2012-07-25 台湾上村股份有限公司 化学钯金镀膜结构及其制作方法、铜线或钯铜线接合的钯金镀膜封装结构及其封装工艺
US9601472B2 (en) * 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
US9679873B2 (en) * 2015-06-18 2017-06-13 Qualcomm Incorporated Low profile integrated circuit (IC) package comprising a plurality of dies

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434678A (en) * 1977-08-22 1979-03-14 Matsushita Electronics Corp Semiconductor device
JPH06268095A (ja) * 1993-03-15 1994-09-22 Seiko Epson Corp Ｃｏｂ回路基板構造
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628941B2 (ja) * 1988-09-20 1994-04-20 株式会社日立製作所 回路基板及びその製造方法
US6742701B2 (en) * 1998-09-17 2004-06-01 Kabushiki Kaisha Tamura Seisakusho Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
TW200500199A (en) * 2003-02-12 2005-01-01 Furukawa Circuit Foil Copper foil for fine patterned printed circuits and method of production of same
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
US7704562B2 (en) * 2006-08-14 2010-04-27 Cordani Jr John L Process for improving the adhesion of polymeric materials to metal surfaces
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
KR100893195B1 (ko) * 2008-03-05 2009-04-16 주식회사 마블덱스 저임피던스 금 전극, 그 금 전극 제조 장치, 그 금 전극제조 방법 및 그 금 전극 제조용 전해질 용액
WO2012073331A1 (ja) * 2010-11-30 2012-06-07 日立ビークルエナジー株式会社 二次電池および二次電池モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434678A (en) * 1977-08-22 1979-03-14 Matsushita Electronics Corp Semiconductor device
JPH06268095A (ja) * 1993-03-15 1994-09-22 Seiko Epson Corp Ｃｏｂ回路基板構造
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
US20130000960A1 (en) 2013-01-03
KR20130007022A (ko) 2013-01-18

Similar Documents

Publication Publication Date Title
JP4283882B2 (ja) 耐熱エージング特性に優れた金属被覆ポリイミド樹脂基板の製造方法
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
KR101426038B1 (ko) 인쇄회로기판 및 그 제조방법
JP2014053608A (ja) 回路基板及びその製造方法
KR101402450B1 (ko) 반도체소자 탑재용 기판 및 그 제조 방법
JP5948881B2 (ja) 半導体装置用リードフレーム
JP2010080946A (ja) 電気回路の製造方法、及びその方法により得られる電気回路基板
KR101224667B1 (ko) 접속 단자의 와이어 본딩 결합 구조체 및 이의 제조 방법
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP2013012727A (ja) プリント回路基板及びその製造方法
TW526282B (en) Laminated structure for electronic equipment and method of electroless gold plating
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
JP2010037603A (ja) 接続端子部およびその製造方法
JP2005060772A (ja) フレキシブルプリント基板の製法およびそれに用いられる回路用基材
JP4543943B2 (ja) 半導体装置用リードフレームの製造方法
KR100756751B1 (ko) 미세회로용 동박
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP5311070B2 (ja) 金属化ポリイミドフィルム、およびその評価方法
KR100658974B1 (ko) 인쇄회로기판 및 그 제조방법
KR101942657B1 (ko) 방열기판 제조방법
KR100857946B1 (ko) 미세회로용 이층동박
JP6493312B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2017005052A (ja) 基板及び回路基板の製造方法
JP2010040673A (ja) 多層配線回路基板の製造方法
JP5925422B2 (ja) ジョイント端子およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307