JP2017005052A - 基板及び回路基板の製造方法 - Google Patents

基板及び回路基板の製造方法 Download PDF

Info

Publication number
JP2017005052A
JP2017005052A JP2015115748A JP2015115748A JP2017005052A JP 2017005052 A JP2017005052 A JP 2017005052A JP 2015115748 A JP2015115748 A JP 2015115748A JP 2015115748 A JP2015115748 A JP 2015115748A JP 2017005052 A JP2017005052 A JP 2017005052A
Authority
JP
Japan
Prior art keywords
thin film
film
electrolytic
substrate
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015115748A
Other languages
English (en)
Inventor
英昭 竹盛
Hideaki Takemori
英昭 竹盛
賢史 東山
Masashi Higashiyama
賢史 東山
孝士 中島
Takashi Nakajima
孝士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Solutions Co Ltd
Original Assignee
Hitachi Power Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Solutions Co Ltd filed Critical Hitachi Power Solutions Co Ltd
Priority to JP2015115748A priority Critical patent/JP2017005052A/ja
Publication of JP2017005052A publication Critical patent/JP2017005052A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】複数回のレジスト形成・レジスト除去を行っても、電解めっきに必要な導電性を保つことができることを課題とする。
【解決手段】絶縁基板21の上面に、2つ以上の層からなる導電性薄膜10を有し、この導電性薄膜10における複数の層のうち、最も上の層がTiによって形成される第2Ti薄膜13であり、第2Ti薄膜13の下に、少なくともNi以上の導電性を有する金属、具体的には、Cu、Ag及びNiで構成される層である金属薄膜12を有することを特徴とする。
【選択図】図1

Description

本発明は、電解めっきにより素子を配線する配線めっき膜を形成するための基板及び回路基板の製造方法の技術に関する。
絶縁基板上に導電性の金属による薄膜(導電性薄膜)を形成し、該導電性薄膜を被めっき物として電解めっきを行うことにより、導電性薄膜上に電解めっき膜を形成することで配線パターンを形成することが行われている。
従来において、絶縁基板と電解めっき膜との間に形成する導電性薄膜は、絶縁基板との密着性に優れるTi薄膜で下層を形成し、導電性に優れるCu薄膜やAg薄膜やNi薄膜等で上層を形成する2層構造となっている。
特許文献1には、「活性な金属材料の下地膜2並びに導電膜3を基板1の板面にスパッタリングまたは真空蒸着で積層形成し、その導電膜3上にレジストフィルム4を貼り付けて露光,現象による所定パターンの抜き穴5を形成し、この抜き穴5の内部に導電層6並びにはんだ膜等の金属メッキ膜7を積層形成し、その後にレジストフィルム4を剥離し、はんだ膜等の金属メッキ膜7をメタルマスクとして余剰な下地膜2並びに導電膜3を基板1の板面からエッチング除去し、メタルマスクとした金属メッキ膜を全面剥離しまたははんだ膜7としてランド部のみに残して他を配線パターン3,6から剥取り除去する」配線パターンを有する回路基板の製造方法が開示されている(要約参照)。
特開平6−112628号公報
ところで、配線パターンを形成する際に、電解めっき膜を形成しない部分にマスクとしてのレジストを形成する。このレジストは、電解めっきが行われた後に、所定の溶剤(レジスト剥離液)によって剥離される必要がある。しかしながら、このレジスト剥離液は、導電性薄膜における上層を形成するCu薄膜やAg薄膜やNi薄膜を腐食してしまうという課題がある。
また、電解めっき膜形成を2回以上に分けて行う必要がある場合がある。例えば、電界めっき膜で形成した電解Cuめっき膜を酸化等から保護するためにAuや、Ni等を電界めっきによって電解Cuめっき膜にコーティングする場合や、膜厚の違う電解めっき膜を形成する場合等である。
このような場合、電解めっき後におけるレジスト剥離工程に使う溶剤にて、導電性薄膜におけるCu薄膜やAg薄膜やNi薄膜が腐食してしまうことで、その後に行われる電解めっき膜形成にて、該導電性薄膜の導通抵抗が高くなってしまい(導電性が低くなってしまい)、正常に電解めっき膜が形成されないという課題がある。
このような背景に鑑みて本発明がなされたのであり、本発明は、複数回のレジスト形成・レジスト除去を行っても、電解めっきに必要な導電性を保つことができることを課題とする。
前記した課題を解決するため、本発明は、絶縁基板の上面に、2つ以上の層からなる導電性薄膜を有し、前記導電性薄膜における複数の層のうち、最も上の層がTiによって形成され、前記Tiの層の下に、少なくともNi以上の導電性を有する金属の層を有することを特徴とする。
本発明によれば、複数回のレジスト形成・レジスト除去を行っても、電解めっきに必要な導電性を保つことができる。
第1実施形態に係る基板Sの構成を示す断面模式図である。 1つめの配線めっき膜を形成する工程を示す図(その1)であり、図2(a)は基板が準備された段階を示す図であり、図2(b)はレジストが形成された段階を示す図(その1)であり、図2(c)は電解Cuめっき膜が形成された段階を示す図(その1)であり、図2(d)はレジストが除去された段階を示す図(その1)である。 1つめの配線めっき膜を形成する工程を示す図(その2)であり、図3(a)はレジストが再形成された段階を示す図(その1)であり、図3(b)は電解Niめっき膜が形成された段階を示す図(その1)であり、図3(c)は電解Auめっき膜が形成された段階を示す図(その1)であり、図3(d)はレジストが除去された段階を示す図(その2)である。 配線めっき膜の形成が完了した段階を示す図であり、図4(a)は断面模式図であり、図4(b)は上面図である。 2つめの配線めっき膜を形成する工程を示す図(その1)であり、図5(a)は1つめの配線めっき膜の形成が完了した段階を示す図であり、図5(b)はレジストが形成された段階を示す図(その2)であり、図5(c)は電解Cuめっき膜が形成された段階を示す図(その2)であり、図5(d)はレジストが除去された段階を示す図(その3)である。 2つめの配線めっき膜を形成する工程を示す図(その2)であり、図6(a)はレジストが再形成された段階を示す図(その2)であり、図6(b)は電解Niめっき膜が形成された段階を示す図(その2)であり、図6(c)は電解Auめっき膜が形成された段階を示す図(その2)であり、図6(d)はレジストが除去された段階を示す図(その4)である。 2つの配線めっき膜の形成が完了した段階を示す図であり、図7(a)は断面模式図であり、図7(b)は上面図である。 第2実施形態に係る基板を示す図である。 第3実施形態に係る基板を示す図である。 第4実施形態に係る基板を示す図である。
次に、本発明を実施するための形態(「実施形態」という)について、適宜図面を参照しながら詳細に説明する。
≪第1実施形態≫
(基板Sの構成)
図1は、本実施形態に係る基板Sの構成を示す断面模式図である。
図1に示すように、基板Sは絶縁基板21の上に第1Ti薄膜11が形成され、この第1Ti膜11の上に金属薄膜12が形成され、さらに金属薄膜12の上に第2Ti薄膜13が形成されている。第1Ti薄膜11、金属薄膜12及び第2Ti薄膜13をまとめて導電性薄膜10と称する。
第1Ti薄膜11は、絶縁基板21との密着性を確保するためのものである。なお、第1Ti薄膜11は、Tiで構成されていなくてもよく、例えば、Cr等で構成されてもよい。
金属薄膜12は、電界めっきにおいて被めっき物となるため、導電性に優れる金属で形成されている。なお、ここでは、金属薄膜12はCuで構成されているものとするが、Ni以上の導電性を有するものであればよく、NiやAg等で形成されてもよい。すなわち、金属薄膜12は、少なくともNi以上の導電性を有する金属の層である。
なお、金属薄膜12の厚さは、0.01〜5μm程度である。
第1Ti薄膜11、金属薄膜12、第2Ti薄膜13を、絶縁基板21上に形成する方法は、これらの薄膜を形成することができればよく、蒸着法、スパッタリング法、CVD(Chemical Vapor Deposition)法、無電解めっき法等が用いられる。
Tiは、後記するレジスト剥離時に用いられる溶剤(レジスト剥離液)に対して、耐腐食性を有する。従って、本実施形態のように導電性薄膜10の最も上の層をTiで形成することにより、レジスト形成・レジスト除去を何度行っても、金属薄膜12の導電性を良好な状態に保つことができる。
なお、絶縁基板21は、AlN、SiC、Al、SiO等のセラミックスや、プリント基板等の樹脂製基板や、Si、Ge等の半導体基板にSiO、Si等の絶縁膜を形成したもの等である。
(1つめの配線めっき膜の形成)
次に、図2〜図4を参照して、本実施形態に係る配線めっき膜の生成方法を説明する。図2は、1つめの配線めっき膜を形成する工程を示す図(その1)であり、図2(a)は基板が準備された段階を示す図(その1)であり、図2(b)はレジストが形成された段階を示す図(その1)であり、図2(c)は電解Cuめっき膜が形成された段階を示す図(その1)であり、図2(d)はレジストが除去された段階を示す図(その1)である。図3は、1つめの配線めっき膜を形成する工程を示す図(その2)であり、図3(a)はレジストが再形成された段階を示す図(その1)であり、図3(b)は電解Niめっき膜が形成された段階を示す図(その1)であり、図3(c)は電解Auめっき膜が形成された段階を示す図(その1)であり、図3(d)はレジストが除去された段階を示す図(その2)である。そして、図4は、配線めっき膜の形成が完了した段階を示す図であり、図4(a)は断面模式図であり、図4(b)は上面図である。
なお、ここでは、配線膜として電解Cuめっき膜が用いられ、電解Cuめっき膜の保護のために、電解Cuめっき膜を覆うように電解Niめっき膜及び電解Auめっき膜が形成されるものとする。なお、図2〜図4において、同様の構成を示すものには、同一の符号を付して、それぞれの図面での説明を省略する。
(A1)図2(a)に示すように、絶縁基板21を準備し、該絶縁基板21上に、第1Ti薄膜11、金属薄膜12、第2Ti薄膜13を順に形成することで、導電性薄膜10が形成されることで、基板Sが準備される。なお、金属薄膜12はCuで構成されるものとする。
(A2)次に、レジスト31aが基板Sの上に形成される(図2(b)参照)。図2(b)に示されるようにレジスト31aは電解Cuめっき膜41a(図2(c)参照)を形成したくない箇所に形成される。
(A3)そして、工程A2において、レジスト31aを形成された基板Sが、レジスト31aごとCuめっき用電解液に浸され、導電性薄膜10が通電されることで、基板Sの導電性薄膜10の上に電解Cuめっき膜41aが形成される(図2(c)参照)。図2(c)に示されるように電解Cuめっき膜41aはレジスト31aのない箇所に形成される。Cuめっきの方法は公知であるので、ここでは説明を省略する。電解Cuめっき膜41aの厚さは、1〜200μm程度である。
(A4)工程A3の後、電解Cuめっき膜41aを形成された基板Sが、レジスト31a及び電解Cuめっき膜41aごとレジスト剥離液に浸されることで、レジスト31aが除去される(図2(d)参照)。図2(d)に示されるように、導電性に優れる金属薄膜12が。レジスト剥離時に使う溶剤に腐食されない(耐腐食性を有する)第2Ti薄膜13に保護されているため、金属薄膜12は腐食されず、金属薄膜12の導通抵抗を低い(導電性が高い)状態に保つことができる。
(A5)工程A4の後、レジスト31bが基板Sの上に形成される(図3(a)参照)。図3(a)に示すようにレジスト31bは、電解Niめっき膜42a(図3(b)参照)や、電解Auめっき膜43a(図3(c)参照)を形成したくない箇所に形成する。また、レジスト31bは電解Cuめっき膜41aから、やや距離をおいて形成される。電解Cuめっき膜41aとレジスト31bとの間の距離は、1〜100μm程度である。
(A6)工程A5の後、レジスト31bを形成された基板Sが、レジスト31b及び電解Cuめっき膜41aごとNiめっき用電解液に浸され、導電性薄膜10が通電されることで、電解Niめっき膜42aが形成される(図3(b)参照)。図3(b)に示されるように、電解Niめっき膜42aはレジスト31bのない箇所に、電解Cuめっき膜41aの周りを覆うように形成される。Niめっきの方法は公知であるので、ここでの説明を省略する。
(A7)工程A6で電解Niめっき膜42aを形成された基板Sが、レジスト31b、電解Cuめっき膜41a及び電解Niめっき膜42aごとAuめっき用電解液に浸され、導電性薄膜10が通電されることで、電解Auめっき膜43aが形成される(図3(c)参照)。図3(c)に示されるように電解Auめっき膜43aはレジスト31bのない箇所に電解Niめっき膜42aの周りを覆う構造で形成される。
このように、電解Cuめっき膜41aの周囲を電解Niめっき膜42a及び電解Auめっき膜43aで覆うことで、電解Cuめっき膜41aが酸化する等して、劣化することを防止することができる。以降、電解Cuめっき膜41a、電解Niめっき膜42a及び電解Auめっき膜43aをまとめて配線めっき膜40aと称する。
(A8)続いて、基板Sが、レジスト31b及び配線めっき膜40aごとレジスト剥離液に浸されることで、レジスト31bが除去される(図3(d)参照)。工程A4と同様、導電性に優れる金属薄膜12が、レジスト剥離時に使う溶剤に腐食されない(耐腐食性を有する)第2Ti薄膜13に保護されているため、金属薄膜12は腐食されず、金属薄膜12の導通抵抗が低い(導電性が高い)状態を保っている。
なお、図3(d)のように、電解Cuめっき膜41aの保護のため、電解Niめっき膜42a及び電解Auめっき膜43aを形成する場合、一般的には無電解めっきによって形成されることが多い。これは、前記したように、一般的には導電性薄膜の表面がCu等で形成されているため、レジスト剥離液による導電性薄膜の腐食が生じ、導電性薄膜の導電性が低下してしまうためである。しかしながら、無電解めっきは、電解液の状態に左右されるという課題がある。
本実施形態によれば、金属薄膜12の上に、レジスト剥離液に対して耐腐食性を有する第2Ti薄膜13を有することで、レジスト31aの剥離時に金属薄膜12が腐食しない。このため、電解Niめっき膜42a及び電解Auめっき膜43aを形成する際に、電解めっきを用いることができ、電解液の状態に左右されることなく電解Niめっき膜42a及び電解Auめっき膜43aを形成することができるという効果を有する。
(A9)工程A8の後、第2Ti薄膜13、金属薄膜12及び第1Ti薄膜11のうち露出している部分が、以下の工程A9−1〜工程A9−3の手順で除去されることで基板Sに配線めっき膜40a,40bが形成された回路基板Taが形成される(図4(a)参照)。
(A9−1)工程A8でレジスト31bを除去された基板Sが、配線めっき膜40aごと弗化水素酸水溶液に浸されることで、第2Ti薄膜13が除去される。
(A9−2)工程A9−1の後、基板Sが、配線めっき膜40aごと塩化第二鉄水溶液に浸されることで金属薄膜12が除去される。なお、本実施形態では、金属薄膜12がCuで構成されているものとしているので、基板Sが塩化第二鉄水溶液に浸されることで、金属薄膜12が除去されたが、金属薄膜がAgで構成されている場合、基板Sが硝酸水溶液に浸され、金属薄膜12がNiで構成されている場合、基板Sが塩化第二鉄水溶液に浸されることで、金属薄膜12が除去される。
(A9−3)工程A9−2の後、基板Sが、配線めっき膜40aごと弗化水素酸水溶液に再度浸されることで、第1Ti薄膜11が除去される。
なお、電解Auめっき膜43a及び絶縁基板21は弗化水素酸や、塩化第二鉄や、硝酸等によって容易に腐食しないため、工程A9−3が行われた後の基板Sは、図4(a)に示されるような構成となっている。すなわち、電解Auめっき膜43aによって保護されている電解Niめっき膜42a及び電解Cuめっき膜41aが残るとともに、導電性薄膜10のうち、電解Auめっき膜43aで保護されている部分が残っている。
図4(b)は、図4(a)に示す回路基板の上面模式図である。
図4(b)に示すように、回路基板Taにおいて、電解Cuめっき膜41aよりも溶剤に対する耐腐食性が高い(腐食性が低い)電解Niめっき膜42aが電解Cuめっき膜41aを覆うように形成され、溶剤に対して強い耐腐食性を有するAuで構成される電解Auめっき膜43aが電解Niめっき膜42aを、さらに覆うように形成されている。このような構成を有することで、電解Cuめっき膜41aが、酸化する等して経年劣化することを防止することができる。
(2つめの配線めっき膜の形成)
次に、同一基板S内に膜厚違いの配線膜を形成する方法について、図5〜図7を参照して説明する。なお、第1の配線膜40aは図2〜図4で説明した方法によって、既に形成されているものとし、ここでは第1の配線膜40aとは異なる膜厚を有する第2の配線膜の形成方法について説明する。
図5は、2つめの配線めっき膜を形成する工程を示す図(その1)であり、図5(a)は1つめの配線めっき膜の形成が完了した段階を示す図であり、図5(b)はレジストが形成された段階を示す図(その2)であり、図5(c)は電解Cuめっき膜が形成された段階を示す図(その2)であり、図5(d)はレジストが除去された段階を示す図(その3)である。また、図6は、2つめの配線めっき膜を形成する工程を示す図(その2)であり、図6(a)はレジストが再形成された段階を示す図(その2)であり、図6(b)は電解Niめっき膜が形成された段階を示す図(その2)であり、図6(c)は電解Auめっき膜が形成された段階を示す図(その2)であり、図6(d)はレジストが除去された段階を示す図(その4)である。そして、図7は、2つの配線めっき膜の形成が完了した段階を示す図であり、図7(a)は断面模式図であり、図7(b)は上面図である。
なお、図5〜図7において、図2〜図4と同様の構成については、同一の符号を付して説明を省略する。
(B1)図5(a)に示す基板Sは工程A8(図3(d))終了後の基板Sである。
(B2)レジスト31cが、基板Sの上に形成される(図5(b)参照)。図5(b)に示されるようにレジスト31cは電解Cuめっき膜41b(図5(c)参照)を形成したくない箇所に形成される。
(B3)そして、工程B2において、レジスト31cを形成された基板Sが、レジスト31cごとCuめっき用電解液に浸され、基板Sの導電性薄膜10が通電されることで、基板Sの導電性薄膜10の上に電解Cuめっき膜41bが形成される(図5(c)参照)。図5(c)に示されるように電解Cuめっき膜41bはレジスト31cのない箇所に形成される。Cuめっきの方法は公知であるので、ここでは説明を省略する。
なお、導電性薄膜10への通電時間を調節することで、電解Cuめっき膜41bの膜厚を、電解Cuめっき膜41aより薄くすることも厚くすることも可能である。例えば、電解Cuめっき膜41bの形成時における導電性薄膜10への通電時間を、電解Cuめっき膜41aの形成時における通電時間よりも短くすることで電解Cuめっき膜41bの膜厚を、電解Cuめっき膜41aより薄くすることができる。同様に、電解Cuめっき膜41bの形成時における導電性薄膜10への通電時間を、電解Cuめっき膜41aの形成時における通電時間よりも長くすることで電解Cuめっき膜41bの膜厚を、電解Cuめっき膜41aより厚くすることができる。
このようにして、電解Cuめっき膜41aとは膜厚が異なる電解Cuめっき膜41bを形成することができる。
(B4)工程B3の後、電解Cuめっき膜41bを形成された基板Sが、レジスト31c及び電解Cuめっき膜41bごとレジスト剥離液に浸されることで、レジスト31cが除去される(図5(d)参照)。図5(d)に示されるように、導電性に優れる金属薄膜12がレジスト剥離時に使う溶剤に腐食されない(耐腐食性を有する)第2Ti薄膜13に保護されているため、金属薄膜12は腐食されず、金属薄膜12は導通抵抗の低い(導電性の高い)状態を保つことができる。
(B5)工程B4の後、レジスト31dが形成される(図6(a)参照)。図6(a)に示すようにレジスト31dは、電解Niめっき膜42b(図6(b)参照)や、電解Auめっき膜43b(図6(c)参照)を形成したくない箇所に形成される。
また、レジスト31dは電解Cuめっき膜41bから、やや距離をおいて形成される。電解Cuめっき膜41bとレジスト31dとの間の距離は、1〜100μm程度である。
(B6)工程B5の後、レジスト31dを形成された基板Sが、レジスト31d及び電解Cuめっき膜41bごとNiめっき用電解液に浸され、導電性薄膜10が通電されることで、電解Niめっき膜42bが形成される(図6(b)参照)。図6(b)に示されるように電解Niめっき膜42bはレジスト31dのない箇所に電解Cuめっき膜41bの周りを覆う構造で形成される。Niめっきの方法は公知であるので、ここでの説明を省略する。
(B7)工程B6で電解Niめっき膜42bを形成された基板Sが、レジスト31d、電解Cuめっき膜41b及び電解Niめっき膜42bごとAuめっき用電解液に浸され、導電性薄膜10が通電されることで、電解Auめっき膜43bが形成される(図6(c)参照)。図6(c)に示されるように電解Auめっき膜43bはレジスト31dのない箇所に電解Niめっき膜42bの周りを覆う構造で形成される。
このように、電解Cuめっき膜41bの周囲を電解Niめっき膜42b及び電解Auめっき膜43bで覆うことで、電解Cuめっき膜41bが酸化する等して、劣化することを防止することができる。
ここで、電解Cuめっき膜41b、電解Niめっき膜42b及び電解Auめっき膜43bをまとめて配線めっき膜40bと称する。
(B8)続いて、基板Sが、レジスト31d及び配線めっき膜40bごとレジスト剥離液に浸されることで、レジスト31dが除去される(図6(d)参照)。工程B4と同様、導電性に優れる金属薄膜12が。レジスト剥離時に使う溶剤に腐食されない(耐腐食性を有する)第2Ti薄膜13に保護されているため、金属薄膜12は腐食されず、金属薄膜12の導通抵抗が低い正常な状態を保っている。
(B9)工程B8の後、第2Ti薄膜13、金属薄膜12及び第1Ti薄膜11のうち露出している部分が除去されることで基板Sに配線めっき膜40a,40bが形成された回路基板Tbが形成される(図7(a)参照)。第2Ti薄膜13、金属薄膜12及び第1Ti薄膜11の除去方法は、工程A9で説明した方法と同様であるので、ここでの説明は省略する。
このように、金属薄膜12がレジスト剥離液に対して耐腐食性を有する第2Ti薄膜13で保護されているため、レジスト形成・レジスト除去を複数回行っても、金属薄膜12の導電性を良好に保つことができる。この結果、複数回の電解めっき膜(電解Cuめっき膜41a,41b、電解Niめっき膜42a,42b、電解Auめっき膜43a,43b等)の形成を行っても、めっき形成の効率を損なうことがない。
なお、本実施形態では、2種類の膜厚を有する配線めっき膜を形成するところまで説明しているが、図5及び図6の処理を繰り返すことで、3種類以上の膜厚を有する配線めっき膜を形成することも可能である。
金属薄膜12がレジスト剥離液に対して耐腐食性を有する第2Ti薄膜13で保護されているため、3種類以上の膜厚を形成するために、レジスト形成・レジスト除去が複数回行われても、金属薄膜12の導電性を良好に保つことができる。
図7(b)は、図7(a)に示す回路基板の上面模式図である。
図7(b)に示すように、回路基板Tbにおいて、配線めっき膜40aは図4(b)に示す配線めっき膜40aと同様の構成を有しているので、同一の符号を付して説明を省略する。
配線めっき膜40bも、電解Cuめっき膜41bよりも溶剤に対する耐腐食性が高い(腐食性が低い)電解Niめっき膜42bが電解Cuめっき膜41bを覆うように形成され、溶剤に対して強い耐腐食性を有するAuで構成される電解Auめっき膜43bが電解Niめっき膜42bを、さらに覆うように形成されている。このような構成を有することで、電解Cuめっき膜41bが、酸化する等して経年劣化することを防止することができる。
≪第2実施形態≫
なお、本実施形態では、図1に示すように第1Ti薄膜11、金属薄膜12及び第2Ti薄膜13の3層構造としているが、これに限らない。
図8は、第2実施形態に係る基板の断面模式図である。
図8に示す基板Saのように、絶縁基板21と金属薄膜12との接着性が良好であれは、第1Ti薄膜11が省略されてもよい。
すなわち、基板Saにおいて、絶縁基板21の上に金属薄膜12が形成され、さらに金属薄膜12の上に第2Ti薄膜13が形成されることで、導電性薄膜10aが形成されてもよい。
≪第3実施形態≫
図9は、第3実施形態に係る基板の断面模式図である。
図9に示す基板Sbのように、金属薄膜が2層となっていてもよい。
すなわち、基板Sbにおいて、絶縁基板21の上に第1Ti薄膜11が形成され、この第1Ti膜11の上に第1金属薄膜12aが形成され、さらに第1金属薄膜12aの上に第2金属薄膜12bが形成され、第2金属薄膜12bの上に第2Ti薄膜13が形成されることで、導電性薄膜10bが形成されている。
なお、図9では、第1金属薄膜12aがCuで構成され、第2金属薄膜12bがAgで構成されているが、Cu,Ag、Ni等、Ni以上の導電性を有する金属であれば、どのような組み合わせで構成されてもよい。
さらに、図9では、金属薄膜12a,12bが2層構造であるとしているが、これに限らず、3層以上で構成されていてもよい。
≪第4実施形態≫
図10は、第4実施形態に係る基板の断面模式図である。
図10に示す基板Scのように、2層の金属薄膜の間にTi薄膜が存在する構成でもよい。
すなわち、基板Scにおいて、絶縁基板21の上に第1Ti薄膜11が形成され、この第1Ti膜11の上に第3金属薄膜12cが形成され、さらに第3金属薄膜12cの上に第3Ti薄膜14が形成され、第3Ti薄膜14の上に第4金属薄膜12dが形成され、第4金属薄膜12dの上に第2Ti薄膜13が形成されることで、導電性薄膜10cが形成されている。
なお、図10では、金属薄膜を第3金属薄膜12c及び第4金属薄膜12dの2層とし、この2層の金属薄膜の間に第3Ti薄膜14が構成されているが、これに限らず、金属薄膜が3層以上で構成され、各層を構成する金属薄膜の間にTi薄膜が形成される構成としてもよい。
また、図10では、第3金属薄膜12c及び第4金属薄膜12dのそれぞれがCuで構成されているとしているが、Agや、Ni等、Ni以上の導電性を有する金属であれば、どのような金属でもよい。また、第3金属薄膜12c及び第4金属薄膜12dのそれぞれが異なる金属で構成されてもよい。
同様に、金属薄膜が3層以上で構成される場合においても、金属薄膜を構成する各層は、Ni以上の導電性を有する金属であれば、どのような金属でもよいし、各層のうち、少なくとも1つの層が、他の層とは異なる金属で構成されてもよい。
さらに、第1Ti薄膜11及び第3Ti薄膜14のうち、少なくとも一方がCrで構成されてもよい。同様に、基板Scが3つ以上のTi薄膜を有する場合、最上層のTi薄膜(第2Ti薄膜13)以外のTi薄膜のうち、少なくとも1つがCrで構成されてもよい。
本発明は前記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、前記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を有するものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
なお、電解Niめっき膜42a,42b及び電解Auめっき膜43a,43bは、形成されなくてもよい。
さらに、本実施形態では、配線めっき膜40a,40bを構成する金属として、Cu、Ni、Auが用いられているが、Pt、Pd等が用いられてもよい。
10 導電性薄膜
11 第1Ti薄膜
12,12a〜12d 金属薄膜
13 第2Ti薄膜
14 第3Ti薄膜
21 絶縁基板
31a〜31d レジスト
40a,40b 配線めっき膜
41a,41b 電解Cuめっき膜
42a,42b 電解Niめっき膜
43a,43b 電解Auめっき膜
S 基板
Ta,Tb 回路基板

Claims (7)

  1. 絶縁基板の上面に、2つ以上の層からなる導電性薄膜を有し、
    前記導電性薄膜における複数の層のうち、最も上の層がTiによって形成され、
    前記Tiの層の下に、少なくともNi以上の導電性を有する金属の層を有する
    ことを特徴とする基板。
  2. 請求項1において、
    前記Ni以上の導電性を有する金属は、Cu、Ag及びNiである
    ことを特徴とする基板。
  3. 請求項1において、
    前記複数の層は、3つの層であり、
    最も下の層が、TiもしくはCrによって形成される
    ことを特徴とする基板。
  4. 請求項1において、
    前記絶縁基板は、AlN、SiC、Al、SiOを含むセラミックスで形成されている
    ことを特徴とする基板。
  5. 絶縁基板の上面に、複数の層からなる導電性薄膜を有し、前記導電性薄膜における複数の層のうち、最も上の層がTiによって形成され、前記Tiの層の下に、少なくともNi以上の導電性を有する金属の層を有する基板上に、レジストを形成し、
    電解めっきを前記導電性薄膜上に行うことで、前記基板上に電解めっき膜を形成し、
    レジスト剥離液に前記電界めっき後の基板を浸すことで、前記レジストを除去する
    ことを、複数回行う
    ことを特徴とする回路基板の製造方法。
  6. 請求項5において、
    前記基板上に、第1のレジストを形成し、
    電解めっきを前記導電性薄膜上に行うことで、前記基板上に第1の電解めっき膜を形成し、
    レジスト剥離液に前記電界めっき後の基板を浸すことで、前記第1のレジストを除去し、
    前記第1の電解めっき膜から所定距離離れたところに第2のレジストを形成し、
    電解めっきを前記導電性薄膜上に行うことで、前記第1の電解めっき膜を覆うように、前記第1の電解めっき膜よりも溶剤に対する腐食性が低い金属による第2の電解めっき膜を形成し、
    前記レジスト剥離液に前記電界めっき後の基板を浸すことで、前記第2のレジストを除去する
    ことを特徴とする回路基板の製造方法。
  7. 請求項6において、
    前記第2の電解めっき膜の形成後、電解めっきを行うことで、前記第2の電解めっき膜を覆うように、前記第1の電解めっき膜よりも溶剤に対する腐食性が低い金属による第3のめっき膜を形成する
    ことを複数回行い、
    最後の電解めっきとして、Auの電解めっきを行う
    ことを特徴とする回路基板の製造方法。
JP2015115748A 2015-06-08 2015-06-08 基板及び回路基板の製造方法 Pending JP2017005052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015115748A JP2017005052A (ja) 2015-06-08 2015-06-08 基板及び回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115748A JP2017005052A (ja) 2015-06-08 2015-06-08 基板及び回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2017005052A true JP2017005052A (ja) 2017-01-05

Family

ID=57754411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115748A Pending JP2017005052A (ja) 2015-06-08 2015-06-08 基板及び回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2017005052A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021102806A (ja) * 2019-12-26 2021-07-15 トヨタ自動車株式会社 配線基板の製造方法および配線基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114484A (ja) * 1981-12-28 1983-07-07 日本電気株式会社 配線の製造方法
JPH02224333A (ja) * 1989-02-27 1990-09-06 Sumitomo Electric Ind Ltd 半導体装置表面の金配線パターン形成方法
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2007281902A (ja) * 2006-04-07 2007-10-25 Hitachi Media Electoronics Co Ltd 立体配線を有する中空構造ウェハレベルパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114484A (ja) * 1981-12-28 1983-07-07 日本電気株式会社 配線の製造方法
JPH02224333A (ja) * 1989-02-27 1990-09-06 Sumitomo Electric Ind Ltd 半導体装置表面の金配線パターン形成方法
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JP2003078234A (ja) * 2001-08-31 2003-03-14 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2007281902A (ja) * 2006-04-07 2007-10-25 Hitachi Media Electoronics Co Ltd 立体配線を有する中空構造ウェハレベルパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021102806A (ja) * 2019-12-26 2021-07-15 トヨタ自動車株式会社 配線基板の製造方法および配線基板
JP7310599B2 (ja) 2019-12-26 2023-07-19 トヨタ自動車株式会社 配線基板の製造方法および配線基板

Similar Documents

Publication Publication Date Title
JP6213143B2 (ja) 半導体基板、及び、半導体基板の製造方法
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
JP5474500B2 (ja) 印刷回路基板及びその製造方法
JP2014053608A (ja) 回路基板及びその製造方法
KR101402450B1 (ko) 반도체소자 탑재용 기판 및 그 제조 방법
JP5473838B2 (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
US20140041906A1 (en) Metal heat radiation substrate and manufacturing method thereof
TW200939927A (en) Wiring substrate and its manufacturing process
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
JP2017005052A (ja) 基板及び回路基板の製造方法
TW201405679A (zh) 施加用於晶圓級封裝的最終金屬層之方法與相關裝置
US20120152601A1 (en) Package substrate and die spacer layers having a ceramic backbone
JP2015050307A (ja) 配線基板およびその製造方法
US20130145900A1 (en) Method for producing alumina template of nanorods, aluminia template, and nanorods
JP4345742B2 (ja) 配線基板及びその製造方法
JP2013012727A (ja) プリント回路基板及びその製造方法
KR102072425B1 (ko) 배선용 기판의 제조방법
US20110232950A1 (en) Substrate and method for manufacturing the same
JP2007317810A (ja) 金属配線の製造方法
JP2009071066A (ja) Cof配線基板及びその製造方法
US20130327741A1 (en) Method for producing alumina template of nanorods, aluminia template, and nanorods
JP6284144B2 (ja) 電鋳品及びその製造方法
JP2017118068A (ja) 配線基板及び配線基板の製造方法
JP6231773B2 (ja) 厚膜回路基板の製造方法
JP5377478B6 (ja) 半導体素子のためのコンタクト構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319