JP2007317810A - 金属配線の製造方法 - Google Patents
金属配線の製造方法 Download PDFInfo
- Publication number
- JP2007317810A JP2007317810A JP2006144784A JP2006144784A JP2007317810A JP 2007317810 A JP2007317810 A JP 2007317810A JP 2006144784 A JP2006144784 A JP 2006144784A JP 2006144784 A JP2006144784 A JP 2006144784A JP 2007317810 A JP2007317810 A JP 2007317810A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- resist mask
- substrate
- manufacturing
- exposed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】金属膜の剥離といった問題が生じない高精度な金属配線の製造方法を提供する。
【解決手段】基板1の表面にレジストマスク2を形成し、このレジストマスク2に配線パターンを形成し、レジストマスク2及び基板1の表面の露出部11に金属膜3を形成した後、レジストマスク2を剥離して基板1上に金属膜3のみを残す金属配線の製造方法であって、金属膜3の形成前に、露出部11に凹部12を設けると共に凹部12の底面を粗面化し、金属膜3は0.5μm以上の膜厚を有することを特徴とする金属配線の製造方法。
【選択図】図1
【解決手段】基板1の表面にレジストマスク2を形成し、このレジストマスク2に配線パターンを形成し、レジストマスク2及び基板1の表面の露出部11に金属膜3を形成した後、レジストマスク2を剥離して基板1上に金属膜3のみを残す金属配線の製造方法であって、金属膜3の形成前に、露出部11に凹部12を設けると共に凹部12の底面を粗面化し、金属膜3は0.5μm以上の膜厚を有することを特徴とする金属配線の製造方法。
【選択図】図1
Description
本願発明は、基板上に形成される金属配線の製造方法に関するものである。
従来から、特開昭58−4977号公報(特許文献1)に示されるように、金属配線の製造方法は知られている。この金属配線の製造方法は、図2に示すように、リフトオフ法を用いて基板91上に金属膜94を形成するものである。具体的には、まず、基板91にレジスト92をスピンコートした後、フォトリソグラフィーを用いて金属配線が形成される領域からレジスト92を除去する(図2(a))。次いで、基板91を表面処理液に浸漬させることで、レジスト92が除去された基板91の露出部93を粗面化し(図2(b))、露出部93及びレジスト92の上から蒸着により三種類の金属膜94を積層させる(図2(c))。その後、レジスト92を除去し、露出部93上の金属膜94のみを残して金属配線とする(図2(d))。
したがって、この場合には、金属膜94を形成する前に露出部93を粗面化しているため、アンカー効果により金属膜94の剥離を防ぐことができる。
特開昭58−4977号公報
一方、金属配線を有する基板を、例えばリレーに応用する場合は、金属配線に比較的大きな電流を流すことが必要になるため、蒸着で形成されるよりも厚い金属膜94を形成する必要がある。したがって、リレー用の金属配線は、めっき等により0.5μm以上の厚い金属膜を形成することで電気抵抗の低い金属配線とする。ただし、厚い金属膜を形成する場合は、蒸着等で形成される薄膜に比べて基板から金属膜が剥離しやすいという問題が生じる。
しかしながら、上記従来例である金属配線の製造方法にあっては、蒸着で形成された比較的薄い金属膜94であれば剥離を防ぐことが可能であるが、比較的厚い金属膜を形成する場合は、露出部93を粗面化するだけでは充分に剥離を防ぐことはできない。特に、リフトオフ法による金属膜94の形成において、レジスト92を除去する際に露出部93上に残るはずの金属膜94が一部剥離してしまい、金属配線の精度が低くなるという問題が生じていた。
本願発明は、上記背景技術に鑑みて発明されたものであり、その課題は、金属膜の剥離といった問題が生じない高精度な金属配線の製造方法を提供することである。
上記課題を解決するために、本願請求項1記載の発明では、基板表面にレジストマスクを形成し、このレジストマスクの所定の部位を除去して配線パターンを形成し、レジストマスク及び基板表面の露出部に金属膜を形成した後、レジストマスクを剥離して基板上に金属膜のみを残す金属配線の製造方法であって、金属膜の形成前に、露出部に凹部を設けると共に凹部底面を粗面化し、金属膜は0.5μm以上の膜厚を形成することを特徴としている。
又、本願請求項2記載の発明では、上記請求項1記載の金属配線の製造方法において、露出部は複数箇所あり、露出部には前記凹部が設けられるものとは別に貫通孔が設けられるものがあって、前記凹部及び貫通孔は、マイクロブラスト加工によって同工程で設けることを特徴としている。
本願請求項1記載の金属配線の製造方法においては、金属膜の形成前に露出部に凹部を設けているため、この凹部内に金属膜を形成することでレジストマスクを除去する際に露出部上の金属膜が剥離するのを防ぐことができる。更に、凹部を設けると共に同時に凹部底面を粗面化しているため、露出部でアンカー効果が働き、より金属膜が強力に固着されて露出部からの剥離を防ぐことができる。したがって、凹部及び凹部底面の粗面化により、金属膜がより強力に露出部に固着されるため、0.5μm以上の比較的厚い金属膜を形成するものでありながら、レジストマスクを除去する際に露出部上の金属膜が剥離するのを防ぐことができる。
又、本願請求項2記載の金属配線の製造方法においては、凹部及び貫通孔をマイクロブラスト加工によって同工程で設けており、更に、マイクロブラスト加工に用いるレジストマスクをそのままリフトオフ法に使用することができるため、製造工程を簡略化することができる。
図1は、本願請求項1、2に対応した一実施形態である金属配線の製造方法を示している。この金属配線の製造方法は、基板1の表面にレジストマスク2を形成し、このレジストマスク2に配線パターンを形成し、レジストマスク2及び基板1の表面の露出部11に0.5μm以上の膜厚を有する金属膜3を形成した後、レジストマスク2を剥離して基板1上に金属膜3のみを残す金属配線の製造方法であって、金属膜3の形成前に、露出部11に凹部12を設けると共に凹部12の底面を粗面化している。又、露出部11は複数箇所あり、露出部11には凹部12が設けられるものとは別に貫通孔13が設けられるものがあって、この凹部12及び貫通孔13はマイクロブラスト加工によって同工程で設けられている。
以下、この実施形態の金属配線の製造方法を、より具体的詳細に説明する。図1(a)に示すように、まず、シリコン、ガラス等からなるウエハー形状の基板1の上にウレタン系やエポキシ系のフォトレジスト等からなるレジストマスク2を形成する。この際、レジストマスク2の厚みは50μm以上となるようにする。又、基板1上に形成されたレジストマスク2の一部を、フォトリソグラフィーを用いて除去し、基板1を部分的に露出させることで配線パターンを形成する(図1(b))。
次に、形成された配線パターンの上から、マイクロブラスト加工を施し、露出部11に凹部12を設けると同時に凹部12の底面を粗面化し、更に、これと同工程で一部の露出部11には貫通孔13を設ける(図1(c))。この際、マイクロブラスト加工のショット剤には、アルミナや炭化珪素等を用いる。又、この場合、凹部12の底面と共に凹部12及び貫通孔13の内周面も粗面化される。
次に、形成された配線パターンの上から、マイクロブラスト加工を施し、露出部11に凹部12を設けると同時に凹部12の底面を粗面化し、更に、これと同工程で一部の露出部11には貫通孔13を設ける(図1(c))。この際、マイクロブラスト加工のショット剤には、アルミナや炭化珪素等を用いる。又、この場合、凹部12の底面と共に凹部12及び貫通孔13の内周面も粗面化される。
次に、マイクロブラスト加工を施した基板1及びレジストマスク2の上から、金属膜3となるシード層31を形成する(図1(d))。このシード層31は、銅等の電気抵抗の低い金属からなり、無電解めっき、蒸着、CVD等を用いて形成する。又、シード層31形成の後、シード層31の上から更に金属膜3となるめっき層32を形成する(図1(e))。このめっき層32は、銅等の電気抵抗の低い金属からなり、電解めっきを用いて形成され、0.5μm以上の膜厚を有している。又、電解めっき液としてはビアフィリング用の銅めっき液を用いることが望ましい。なお、金属膜3は、上記のようにシード層31とめっき層32とに分けて形成するのではなく、無電解めっき等により一度に形成するものであってもよい。
最後に、レジストマスク2を剥離して、基板1上には凹部12や貫通孔13の表面に形成された金属膜3のみを残すことで、基板1上に金属配線が形成される(図1(f))。レジストマスク2の剥離方法としては、溶剤を用いて金属膜3を剥がしやすくした後、ブラッシング等により機械的に剥がしとる。
したがって、この実施形態の金属配線の製造方法においては、金属膜3の形成前に露出部11に凹部12を設けているため、この凹部12内に金属膜3を形成することでレジストを除去する際に露出部11上の金属膜3が剥離するのを防ぐことができる。更に、凹部12を設けると同時に凹部12の底面を粗面化しているため、露出部11でアンカー効果が働き、より金属膜3が強力に固着されて露出部11からの剥離を防ぐことができる。したがって、凹部12が設けられ、凹部12の底面が粗面化されたことで、金属膜3がより強力に露出部11に固着されるため、0.5μm以上の比較的厚い金属膜3を形成するものでありながら、レジストマスク2を除去する際に露出部11上の金属膜3が剥離するのを防ぐことができる。
又、凹部12及び貫通孔13をマイクロブラスト加工によって同工程で設けており、更に、マイクロブラスト加工に用いるレジストマスク2をそのままリフトオフ法に使用することができるため、製造工程を簡略化することができる。
又、シード層31を形成した後、電解めっきを用いてめっき層32を形成することで、電気抵抗の低い0.5μm以上の膜厚の金属膜3を容易に形成することができる。更に、電解めっき液としてビアフィリング用の銅めっき液を用いた場合は、貫通孔13内の表面に形成される金属膜3の膜厚を小さくすることができ、金属膜3によって貫通孔13が塞がれるのを防ぐことができる。
なお、凹部12を設ける共に凹部12の底面を粗面化する工程は、エッチングによる化学的な加工方法を用いてもよい。ただし、この場合は、凹部12及び貫通孔13を同工程で設ける場合の効果は奏さない。
1 基板
・ 露出部
・ 凹部
・ 貫通孔
2 レジストマスク
3 金属膜
・ 露出部
・ 凹部
・ 貫通孔
2 レジストマスク
3 金属膜
Claims (2)
- 基板表面にレジストマスクを形成し、このレジストマスクの所定の部位を除去して配線パターンを形成し、レジストマスク及び基板表面の露出部に金属膜を形成した後、レジストマスクを剥離して基板上に金属膜のみを残す金属配線の製造方法であって、金属膜の形成前に、露出部に凹部を設けると共に凹部底面を粗面化し、金属膜は0.5μm以上の膜厚を形成することを特徴とする金属配線の製造方法。
- 露出部は複数箇所あり、露出部には前記凹部が設けられるものとは別に貫通孔が設けられるものがあって、前記凹部及び貫通孔は、マイクロブラスト加工によって同工程で設けることを特徴とする請求項1記載の金属配線の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006144784A JP2007317810A (ja) | 2006-05-25 | 2006-05-25 | 金属配線の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006144784A JP2007317810A (ja) | 2006-05-25 | 2006-05-25 | 金属配線の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007317810A true JP2007317810A (ja) | 2007-12-06 |
Family
ID=38851423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006144784A Pending JP2007317810A (ja) | 2006-05-25 | 2006-05-25 | 金属配線の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007317810A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212291A (ja) * | 2009-03-06 | 2010-09-24 | Namics Corp | 配線基板の製造方法、配線基板および半導体装置 |
KR20170024044A (ko) * | 2014-06-30 | 2017-03-06 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 감소된 가시성을 갖는 금속성 미세구조체 및 이의 제조 방법 |
-
2006
- 2006-05-25 JP JP2006144784A patent/JP2007317810A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212291A (ja) * | 2009-03-06 | 2010-09-24 | Namics Corp | 配線基板の製造方法、配線基板および半導体装置 |
KR20170024044A (ko) * | 2014-06-30 | 2017-03-06 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 감소된 가시성을 갖는 금속성 미세구조체 및 이의 제조 방법 |
KR102444302B1 (ko) * | 2014-06-30 | 2022-09-16 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 감소된 가시성을 갖는 금속성 미세구조체 및 이의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120138336A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2008041553A (ja) | 蒸着用マスク及び蒸着用マスクの製造方法 | |
JP2009060072A (ja) | 薄膜金属導電線、およびその製造方法 | |
JP2009260216A (ja) | 配線基板の製造方法 | |
US7168936B2 (en) | Light transparent substrate imprint tool with light blocking distal end | |
JP2015088618A (ja) | 半導体装置およびその製造方法 | |
JP2008277749A (ja) | 配線基板およびその製造方法 | |
US20160268206A1 (en) | Interconnection structure and manufacturing method thereof | |
JP2007317810A (ja) | 金属配線の製造方法 | |
JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
JP2005206881A (ja) | 電鋳法によるメタルマスクの製造方法 | |
US3811973A (en) | Technique for the fabrication of a bilevel thin film integrated circuit | |
JP2017123387A (ja) | 配線基板の製造方法、配線基板 | |
JPH11354412A (ja) | Ligaプロセス用マスクの作製方法 | |
JP2006339221A (ja) | 半導体実装用テープキャリアテープ及びその製造方法 | |
WO2016194241A1 (ja) | 配線用基板の製造方法 | |
JP6007754B2 (ja) | 配線構造の製造方法 | |
JP2012030475A (ja) | インプリントモールドの製造方法 | |
JP2001127062A (ja) | 配線の形成方法 | |
KR20070113706A (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
JP2008235755A (ja) | スルーホールフィリング方法 | |
JPS63292630A (ja) | 半導体素子の製造方法 | |
JP2010147263A (ja) | 微細構造の製造方法および回路基盤の製造方法 | |
JP2016176099A (ja) | めっき処理方法及びめっき用中間体 | |
JP2017005052A (ja) | 基板及び回路基板の製造方法 |