JP2009060072A - 薄膜金属導電線、およびその製造方法 - Google Patents

薄膜金属導電線、およびその製造方法 Download PDF

Info

Publication number
JP2009060072A
JP2009060072A JP2007324507A JP2007324507A JP2009060072A JP 2009060072 A JP2009060072 A JP 2009060072A JP 2007324507 A JP2007324507 A JP 2007324507A JP 2007324507 A JP2007324507 A JP 2007324507A JP 2009060072 A JP2009060072 A JP 2009060072A
Authority
JP
Japan
Prior art keywords
metal conductive
conductive wire
thin film
manufacturing
conductive line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007324507A
Other languages
English (en)
Inventor
Sang-Hee Kim
サン ヒ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Top Engineering Co Ltd
Original Assignee
Top Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Top Engineering Co Ltd filed Critical Top Engineering Co Ltd
Publication of JP2009060072A publication Critical patent/JP2009060072A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/007Electroplating using magnetic fields, e.g. magnets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104Using magnetic force, e.g. to align particles or for a temporary connection during processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Liquid Crystal (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】薄膜金属導電線を製造するに際して、ボイドまたはシームの発生を防止し、エッチング時にアンダーカット現象を防止することができる薄膜金属導電線、およびその製造方法を提供する。
【解決手段】基板上にシード金属層を形成する段階と、シード金属層の表面に第1フォトレジスト層を形成し、第1フォトレジスト層をマスクとして金属導電線パターンを形成する段階と、第1フォトレジスト層を除去した後、金属導電線パターンから一定の間隔、特に、0.1〜2μmの間隔をもって第2フォトレジスト層を形成する段階と、電解メッキを利用して金属導電線パターンを取り囲む保護膜を形成する段階と、第2フォトレジストを除去し、シード金属層の露出される部位を除去するためにエッチングする段階と、を有してなっている。
【選択図】図2

Description

本発明は、薄膜金属導電線とその製造方法、より詳細には高集積、高周波、高精密の薄膜金属導電線とその製造方法に関する。
移動通信技術の発達に伴って、移動通信技術分野に使われる電子部品は小型化、複合化、モジュール化及び高周波化が加速されている。このような技術の要求を満足させるために、金属導電線(配線)の精密度がさらに高くならなければならないのが現状である。
図1は、従来の薄膜金属導電線構造の形成過程を示す図である。薄膜金属導電線は、アルミナが99.5%以上のセラミックス基板に、Ti、Pt及びAlなどで構成されるシード金属層をスパッタリングによって順次に形成していく。これらの各シード金属層の厚さは、応用分野によって変わるが、通常200Åから3000Å程度に形成される。シード金属層が形成された基板上にさらにフォトレジストを被覆し、フォトリソグラフィ工程を利用して金属導電線パターンの形状でフォトレジスト層の一部を除去する(図1の(a))。
次に、フォトレジスト層の一部を除去して露出されたシード金属層上に主金属をメッキして金属導電線パターンを形成するが、ここで、主金属層は、成膜速度に優れた電気メッキ方式を利用してアルミニウムで形成する(図1の(b))。その後、フォトレジスト層をストリップ装備及び化工薬品を利用して除去する(図1の(c))。そして、湿式エッチング方式で基板上に露出されたシード金属層をエッチングする(図1の(d))。
しかし、このような工程を実行する場合、図1の(d)から分かるように、湿式エッチングで基板上に露出されたシード金属層をエッチングする時、金属導電線パターンがエッチングされるアンダーカット現象が発生し、精緻な導電線パターンを形成することが難しい。また、シードエッチングが不十分な場合には、シード金属層の残渣によってショート不良が発生し、このような問題は、回路間隔が細くなるほど著しく現れる。特に高精密のインピーダンス配線特性を要求するプローブカード(Probe card)用基板や移動通信部品に使われる多層配線基板の場合、出力特性に致命的な影響を与え、高集積、高精密が要求される多層配線基板を具現することが難しいという問題点があった。
一方、半導体製造工程でアンダーカット現象を防止するために、電解メッキあるいは無電解メッキによって導電線パターンの外表面にメッキを行う方法が提示されている。しかし、高集積、高精密が要求されるプローブカード(Probe card)用基板などを具現するためのメッキにおいては、微細線幅のギャップフィリングで完全なボトム−アップフィリング(bottom−up filling)がなされない場合、パターン内にシーム(seam)やボイド(void)が形成される。このようなシームやボイドは、金属導電線の短絡またはボイド内に残留する電解液の影響に起因して素子の破壊が発生する可能性があり、高集積、高精密基板の薄膜金属導電線製造では、さらに向上したメッキ方式による保護膜の形成が要求される。
薄膜金属導電線の材料としては、アルミニウムが主に利用されてきた。これは、アルミニウムが電気伝導度が良好なだけでなく、加工性に優れていて、且つ比較的価格が安いからである。しかし、高集積及び高性能化が進行されるにつれてアルミニウム材質の金属導電線で高速素子に要求される導電線抵抗を具現するのに限界がある。したがって、薄膜金属導電線材料として、アルミニウムの代わりに、抵抗が低く、エレクトロマイグレーション〔EM(Electro Migration)〕特性に優れた銅を利用する必要性が次第に増加している。
上記のように従来のアルミニウム配線に代わって銅配線を導入する際に、ボイドまたはシームの発生を防止する方法はこれまでにも報告されており、例えば、絶縁膜に形成した凹部内に電解メッキ法により銅もしくは銅合金を埋め込み、凹部内に金属材料を残してその他の余剰な金属材料を除去し、次いで高圧アニール処理を行うことで確実に金属材料を埋め込む半導体装置の製造方法〔特許文献1参照〕、ヨード含有液体化合物などの化学強化剤で処理して、ホールの底部のみに化学強化剤層を残留させ、化学強化剤が残留してあるコンタクトホール部分で銅の蒸着が加速化されて銅の選択的部分埋込みを行う半導体素子の銅金属配線形成方法〔特許文献2参照〕がある。
また、銅配線を導入した半導体の製造において、アンダーカット現象を防止しようとする方法では、例えば、シリコン基板上に窒化チタン膜に挟まれて形成された銅膜を部分的にシリコン窒化膜により被覆し、塩素系ガスを用いたドライエッチングにより配線パターンを形成した後、シリコン基板を銅塩化物が揮発可能な温度(280℃)に加熱しながら、アンモニアガスによりプラズマ処理を行うことによって残留塩素を効率良く除去し、かつ新たに銅塩化物が形成されても、その残留を防止し、銅の拡散防止層に不要なアンダーカットを生じることなく、酸化による配線抵抗の増加を低下させ、銅または銅合金膜の腐食発生を防止する方法〔特許文献3参照〕が報告されている。
特開2000−353703号公報 特開2002−026019号公報 特開平07−273120号公報
本発明の目的は、前述したような問題点を解決するためになされたもので、薄膜金属導電線を製造するに際して、ボイドまたはシームの発生を防止し、エッチング時にアンダーカット現象を防止することができる薄膜金属導電線、及びその製造方法を提供することにある。
上記目的を達成するために、本発明の一態様に係る薄膜金属導電線の製造方法は、基板上にシード金属層を形成する段階と、シード金属層の表面に第1フォトレジスト層を形成し、第1フォトレジスト層をマスクとして金属導電線パターンを形成する段階と、第1フォトレジスト層を除去した後、金属導電線パターンから一定の間隔、特に、0.1〜2μmの間隔をもって第2フォトレジスト層を形成する段階と、電解メッキを利用して金属導電線パターンを取り囲む保護膜を形成する段階と、第2フォトレジストを除去し、シード金属層の露出される部位を除去するためにエッチングする段階と、を有してなっている。
本発明に係る薄膜金属導電線の製造方法において、電解メッキ時に、磁場発生器を通じて磁場を印加してメッキを行うことができる。そのときの磁場の強さは、400〜1000ガウスであるのが好ましい。
また、薄膜金属導電線は、特に銅導電線であり、基板は、特にプローブカード用基板、または移動通信部品に使われる多層配線基板である。磁場発生器は、特に永久磁石または電磁石を具備しており、永久磁石または電磁石の各々は多層で構成されることができる。エッチングする段階は、特に湿式エッチングによって行われる。
また、本発明に係る薄膜金属導電線は、特に銅の薄膜金属導電線であり、プローブカード用基板の配線や移動通信部品に使われる多層配線に使用されるものであり、前述の薄膜金属導電線製造方法によって製造される。
本発明に係る薄膜金属導電線及びその製造方法によれば、プローブカード(Probe card)用基板または移動通信部品に使われる多層配線基板のような高密度回路を形成する高密度基板を製造する時、金属導電線パターンに保護膜を形成するために金属導電線パターンから一定の間隔をもってフォトレジスト層を形成し、その間隔の間に前記金属導電線パターンを取り囲んで保護する保護膜を電解メッキによって形成し、電解メッキ時に磁場を印加してメッキ速度を向上させることができ、ギャップフィリングに優れた保護膜を前記金属導電線パターンに形成してアンダーカットを防止することができるという効果が得られる。
以下、添付の図面に基づいて本発明に係る薄膜金属導電線の製造方法の好ましい実施の形態について詳しく説明する。
図2は、本発明に係る薄膜金属導電線を形成する過程を示す図である。図2に示すように、本発明に係る薄膜金属導電線の製造方法は、基板上に無電解メッキ、化学蒸着〔CVD(Chemical Vapor Deposition)〕または物理蒸着〔PVD(Physical Vapor Deposition)〕方式によってTi、Pt、Cu層を順次形成し、シード金属層を形成する(図2の(a))。
このシード金属層上に感光性のフォトレジストフィルムを塗布し、露光及び現像工程を経て第1フォトレジスト層(第1PR)を形成し(図2の(b))、第1フォトレジスト層をマスクとして電解メッキによって金属導電線パターンを形成する(図2の(c))。
金属導電線パターンを形成した後に、第1フォトレジスト層(第1PR)を除去し(図2の(d))、さらに金属導電線パターンが形成された基板上にフォトレジストフィルムを塗布し、且つ前記金属導電線パターンから一定の間隔、例えば0.1〜2μmを持つように露光及び現像工程を経て金属導電線パターンから一定の間隔を有する第2フォトレジスト層(第2PR)を形成する(図2の(e))。
次に、金属導電線パターンの周囲に保護膜を形成するために、電解メッキし、且つ電解メッキ時に磁場形成器を通じて磁場を印加する(図2の(f))。ここで、磁場を印加する方法は、永久磁石または電磁石などによる方法があり、メッキ槽内に任意の磁場分布のために様々形態の磁場発生器の配置が可能である。例えば、電磁石を利用して磁場の強さを調節することができるように、多層の電磁石をメッキ槽の周囲に配置することが可能である。
一方、メッキを行うには通常無電解メッキ法と電解メッキ法があり、無電解メッキ法は、高い縦横比を有する配線構造でも優れたギャップフィリング(gap filling)特性と高速成長を示すが、エレクトロマイグレーション(EM)が低く、化学反応も複雑なので、制御が難しいという短所がある。これに対して、電解メッキ法は、化学反応が比較的簡単であり、取り扱いが容易であり、電子移動度に優れているが、ギャップフィリング特性が低いという短所がある。
そこで本発明は、電解メッキによって保護膜を形成するも、磁場を印加することによってギャップフィリング特性と成長速度を改善して、微細金属導電線パターンに良質の保護膜を形成することができる(図2の(h))。電解メッキ時に磁場発生器(電磁石または永久磁石)を通じて電流方向と垂直方向に磁場を印加すれば、ローレンツ力によってメッキイオンの流動性が活性化され、微細パターンで優秀なステップカバリッジ(step coverage)及びギャップフィリングが達成され、均一なメッキが達成される。
このような方法によって高精密の金属導電線パターンに保護膜を形成した後、第2フォトレジスト層(第2PR)を除去し(図2の(i))、エッチングによって基板上に露出されたシード金属層を除去すれば、均一にメッキされた保護膜によって金属導電線パターンのアンダーカットが生じなくなる(図2の(j))。
図3は、本発明に係る磁場の強さとメッキ膜の蒸着率(成長速度)との相関関係を示している。図3によれば、磁場の強さが増加するほど成長速度が速くなるが、400ガウス以上では成長速度が多少鈍化することが分かる。
一方、図4は、アスペクト比が5:1の1μmパターンで、磁場の強さとステップカバリッジとの相関関係を示している。図4によれば、磁場の強さが0ガウス(図4の(a))〜200ガウス(図4の(b))では、不完全なメッキによりエッジ部の厚さが厚くなり、トレンチの下部にメッキが十分に施されなくて、ボイドが発生する可能性が高い。しかし、400ガウス(図4の(c))、600ガウス(図4の(d))以上の磁場強さでは、ステップカバリッジが良好となり、ボイドが形成されない。
従って、メッキ膜の蒸着率とギャップフィリング特性を共に考慮し、電解メッキ時に磁場の強さを400ガウス以上、好ましくは400ガウス〜1000ガウスの磁場を印加すれば、蒸着率とギャップフィリングに優れた金属導電線パターンの保護膜を形成することができる。ここで、1000ガウス以上の磁場強さで磁場を印加することもできるが、400〜1000ガウスでの磁場と比べて効果面からあまり差異がない。
従来の薄膜金属導電線を形成する過程を示す図である。 本発明に係る薄膜金属導電線を形成する過程を示す図である。 本発明の磁場の強さによるメッキ膜の蒸着率を示す図である。 本発明の磁場の強さによるステップカバリッジを示す図である。

Claims (12)

  1. 基板上にシード金属層を形成する段階と、
    前記シード金属層の表面に第1フォトレジスト層を形成し、前記第1フォトレジスト層をマスクとして金属導電線パターンを形成する段階と、
    前記第1フォトレジスト層を除去した後、前記金属導電線パターンから一定の間隔をもって第2フォトレジスト層を形成する段階と、
    電解メッキを利用して前記金属導電線パターンを取り囲む保護膜を形成する段階と、
    前記第2フォトレジストを除去し、前記シード金属層の露出される部位を除去するためにエッチングする段階と、を含むことを特徴とする薄膜金属導電線の製造方法。
  2. 前記電解メッキの実施時に、磁場発生器を通じて磁場を印加してメッキを行うことを特徴とする請求項1に記載の薄膜金属導電線の製造方法。
  3. 前記磁場の強さは、400〜1000ガウスであることを特徴とする請求項2に記載の薄膜金属導電線の製造方法。
  4. 前記金属導電線は、銅導電線であることを特徴とする請求項1乃至3のいずれか1項に記載の薄膜金属導電線の製造方法。
  5. 前記基板は、プローブカード用基板、または移動通信部品に使われる多層配線基板であることを特徴とする請求項1に記載の薄膜金属導電線の製造方法。
  6. 前記磁場発生器は、永久磁石または電磁石を具備することを特徴とする請求項2に記載の薄膜金属導電線の製造方法。
  7. 前記永久磁石または電磁石の各々は、多層で構成されることを特徴とする請求項6に記載の薄膜金属導電線の製造方法。
  8. 前記エッチングする段階は、湿式エッチングによって実行されることを特徴とする請求項1に記載の薄膜金属導電線の製造方法。
  9. 前記一定の間隔は、0.1〜2μmであることを特徴とする請求項1に記載の薄膜金属導電線の製造方法。
  10. 請求項1乃至9のいずれか1項に記載の薄膜金属導電線の製造方法によって製造されたことを特徴とする薄膜金属導電線。
  11. 前記金属は、銅であることを特徴とする請求項10に記載の薄膜金属導電線。
  12. 前記薄膜金属導電線は、プローブカード用基板の配線または移動通信部品に使われる多層配線であることを特徴とする請求項11に記載の薄膜金属導電線。
JP2007324507A 2007-08-31 2007-12-17 薄膜金属導電線、およびその製造方法 Ceased JP2009060072A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070088543A KR20090022877A (ko) 2007-08-31 2007-08-31 박막 금속 전도선의 제조 방법

Publications (1)

Publication Number Publication Date
JP2009060072A true JP2009060072A (ja) 2009-03-19

Family

ID=40407963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324507A Ceased JP2009060072A (ja) 2007-08-31 2007-12-17 薄膜金属導電線、およびその製造方法

Country Status (6)

Country Link
US (1) US20090061175A1 (ja)
JP (1) JP2009060072A (ja)
KR (1) KR20090022877A (ja)
CN (1) CN101378033B (ja)
SG (1) SG150421A1 (ja)
TW (1) TWI374503B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502513A (ja) * 2009-08-24 2013-01-24 エンパイア テクノロジー ディベロップメント エルエルシー 磁性電気メッキ

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
TW201103384A (en) * 2009-07-03 2011-01-16 Tripod Technology Corp Method of fabricating circuit board with etched thin film resistors
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板
TWI418275B (zh) * 2011-01-05 2013-12-01 Chunghwa Prec Test Tech Co Ltd 電路板線路導電結構之製造方法
CN102392247B (zh) * 2011-10-26 2013-11-06 首都航天机械公司 一种扩散焊接用零件中间局部区域电镀方法
CN103165569A (zh) * 2011-12-19 2013-06-19 同欣电子工业股份有限公司 一种半导体气密封装结构及其制造方法
CN102759638B (zh) * 2012-07-27 2015-04-15 上海华力微电子有限公司 一种利用原子力纳米探针测试金属层的方法
KR101720300B1 (ko) 2015-07-21 2017-03-28 주식회사 오킨스전자 접촉성이 개선된 범프를 포함하는 테스트 소켓용 mems 필름
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
CN106887390A (zh) * 2017-04-06 2017-06-23 京东方科技集团股份有限公司 一种电极制作方法、薄膜晶体管、阵列基板及显示面板
TWI669994B (zh) * 2017-12-04 2019-08-21 希華晶體科技股份有限公司 Method for manufacturing miniaturized circuit and its products
CN110493969A (zh) * 2019-08-19 2019-11-22 江苏上达电子有限公司 一种防止二次蚀刻导致线路侧蚀的方法
CN111834466A (zh) * 2020-07-22 2020-10-27 Oppo广东移动通信有限公司 薄膜晶体管及其制造方法、阵列基板、显示面板及设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JPH06331655A (ja) * 1993-05-20 1994-12-02 Fresh Quest Corp プローブカード
JPH08204312A (ja) * 1995-01-31 1996-08-09 Matsushita Electric Works Ltd チップオンボード基板の製造方法
JP2002115098A (ja) * 2000-10-10 2002-04-19 Japan Science & Technology Corp 有機メッキ方法及び有機メッキ製品
JP2002146593A (ja) * 2000-11-10 2002-05-22 Electroplating Eng Of Japan Co カップ式めっき装置
JP2003321783A (ja) * 2001-10-29 2003-11-14 Sumitomo Special Metals Co Ltd 希土類系永久磁石の製造方法
JP2005268516A (ja) * 2004-03-18 2005-09-29 Kyocera Corp 多層配線基板
JP2007084932A (ja) * 2005-09-16 2007-04-05 Samsung Electro Mech Co Ltd 電解メッキ法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680234B2 (ja) * 1992-11-12 1997-11-19 株式会社日立製作所 配線パターン形成方法
JPH08330710A (ja) * 1995-06-05 1996-12-13 Nippon Paint Co Ltd プリント配線板電極部の金属めっき加工方法
JP2001023932A (ja) * 1999-07-07 2001-01-26 Nec Corp 半導体素子製造方法及び製造装置
DE10040935C2 (de) * 2000-08-19 2003-05-15 Adelwitz Technologie Zentrum G Verfahren zur galvanischen Beschichtung von Hochtemperatur-Supraleitern mit Cu-Verbindungen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JPH06331655A (ja) * 1993-05-20 1994-12-02 Fresh Quest Corp プローブカード
JPH08204312A (ja) * 1995-01-31 1996-08-09 Matsushita Electric Works Ltd チップオンボード基板の製造方法
JP2002115098A (ja) * 2000-10-10 2002-04-19 Japan Science & Technology Corp 有機メッキ方法及び有機メッキ製品
JP2002146593A (ja) * 2000-11-10 2002-05-22 Electroplating Eng Of Japan Co カップ式めっき装置
JP2003321783A (ja) * 2001-10-29 2003-11-14 Sumitomo Special Metals Co Ltd 希土類系永久磁石の製造方法
JP2005268516A (ja) * 2004-03-18 2005-09-29 Kyocera Corp 多層配線基板
JP2007084932A (ja) * 2005-09-16 2007-04-05 Samsung Electro Mech Co Ltd 電解メッキ法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013502513A (ja) * 2009-08-24 2013-01-24 エンパイア テクノロジー ディベロップメント エルエルシー 磁性電気メッキ

Also Published As

Publication number Publication date
CN101378033A (zh) 2009-03-04
CN101378033B (zh) 2011-08-10
KR20090022877A (ko) 2009-03-04
TWI374503B (en) 2012-10-11
US20090061175A1 (en) 2009-03-05
SG150421A1 (en) 2009-03-30
TW200910460A (en) 2009-03-01

Similar Documents

Publication Publication Date Title
JP2009060072A (ja) 薄膜金属導電線、およびその製造方法
JP2015037181A (ja) 印刷回路基板およびその製造方法
TW201222692A (en) Wiring structure for improving crown-like defect and fabrication method using the same
WO2010140725A1 (ko) 박막 금속 전도선의 형성 방법
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP2008277749A (ja) 配線基板およびその製造方法
US7776199B2 (en) Printed wiring board and production method thereof
JP2005044910A (ja) 配線形成方法及び配線形成装置
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
JP2010040771A (ja) 半導体装置の製造方法
JP4345742B2 (ja) 配線基板及びその製造方法
JP3714812B2 (ja) 配線基板の導体パターン形成方法
US20050282399A1 (en) Electroformed metallization
JP2008021942A (ja) 銅と樹脂の複合体製造方法
JP2007317810A (ja) 金属配線の製造方法
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JP2003178999A (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2005129665A (ja) 半導体装置およびその製造方法
JP2008042199A (ja) 半導体素子及びその製造方法
KR100472856B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2004186597A (ja) 半導体装置用テープキャリアの製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP5672668B2 (ja) 半導体装置の製造方法
KR100602100B1 (ko) 반도체 소자의 배선 형성 방법
JP2005268593A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

AA92 Notification that decision to refuse application was cancelled

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019