JP2680234B2 - 配線パターン形成方法 - Google Patents

配線パターン形成方法

Info

Publication number
JP2680234B2
JP2680234B2 JP4301913A JP30191392A JP2680234B2 JP 2680234 B2 JP2680234 B2 JP 2680234B2 JP 4301913 A JP4301913 A JP 4301913A JP 30191392 A JP30191392 A JP 30191392A JP 2680234 B2 JP2680234 B2 JP 2680234B2
Authority
JP
Japan
Prior art keywords
plating
wiring pattern
etching
pattern
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4301913A
Other languages
English (en)
Other versions
JPH06152101A (ja
Inventor
史朗 小林
俊成 高田
晴夫 赤星
智之 宮崎
寛二 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4301913A priority Critical patent/JP2680234B2/ja
Priority to US08/151,167 priority patent/US5458763A/en
Publication of JPH06152101A publication Critical patent/JPH06152101A/ja
Application granted granted Critical
Publication of JP2680234B2 publication Critical patent/JP2680234B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/062Etching masks consisting of metals or alloys or metallic inorganic compounds
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0597Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線板の配線
パターン形成方法に係り、特に高密度で微細なパターン
を高精度に形成するのに適したプリント配線板の配線パ
ターン形成方法に関する。
【0002】
【従来の技術】従来、プリント配線板の配線パターンを
形成する方法としては、銅張積層板の表面に配線パター
ンに応じたエッチングレジストを設けて配線パターン以
外の部分をエッチング除去する方法が一般的に行なわれ
てきた。しかし、エッチング法ではレジストの下の銅膜
もサイドエッチングされるために、配線パターンの断面
形状は基板側の底部の幅が広い台形状になる。そのた
め、配線が高密度になり配線の幅が配線厚さに近づいて
くると、十分な配線断面積を得ることは困難であった。
また、エッチングの加工バラツキが大きいために、微細
配線を高精度に形成するのは難しいという問題があっ
た。
【0003】このため、このような高密度配線を高精度
に形成するには、通常のエッチング法ではなく、パター
ンめっき法が用いられている。パターンめっき法は、銅
張積層板の表面に配線パターンを開口部とするめっきレ
ジストを設け、レジスト開口部に銅めっきを行ない、さ
らに銅めっきパターン表面に半田をめっきし、そして、
めっきレジストを剥離した後、半田めっきをエッチング
レジストとして下地銅箔をエッチング除去し、絶縁基板
上に配線パターンを形成する方法である。この方法で
は、配線パターンはめっきレジストの形の通りに形成さ
れるため、配線断面の形状は矩形状になり、またレジス
トの形成精度も高いので高精度の配線パターンを高密度
に形成することが可能となる。
【0004】しかし、エッチング法と同様に下地銅箔の
エッチング時に銅めっきパターンがサイドエッチングさ
れ、配線パターンの幅や断面積の減少が問題となる。そ
のため、従来、下地銅箔エッチング時の配線パターンの
サイドエッチングを防止するために、銅めっきパターン
の側壁部にも半田めっき膜を形成する方法が種々提案さ
れている。例えば、特開昭62−262489号公報や
特開昭63−69290号公報に記載のように、フォト
レジスト現像を繰り返すことによりめっきレジストと銅
めっきパターンとの間にすきまを形成した後半田めっき
する方法、また、特開平3−222392号公報に記載
のように、銅張積層板とフォトレジストとの熱膨張差の
違いによって生じる銅めっきパターンとめっきレジスト
との界面すきまを利用し、適正電流と低電流のめっき電
流を交互に繰り返すことにより、銅めっきパターン側壁
部に直接半田膜を形成する方法が知られている。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来技術にはいずれも次のような問題があった。フォトレ
ジスト現像を繰り返す方法では、露光現像を2回行なう
ために寸法ずれが生じやすく、高密度高精度配線パター
ンを形成するには適用が難しく、また工程数の増加も避
けられない。
【0006】一方、特開平3−222392号公報に記
載のように、銅めっきパターンとめっきレジストとの界
面すきまを利用し、適正電流と低電流のめっき電流を交
互に繰り返すことにより銅めっきパターン側壁部に直接
半田膜を形成する方法は、工程数を増加させず、また寸
法ずれも小さい点で優れた方法である。この方法の特徴
は、半田めっき時にレジストと銅めっきパターンとの界
面すきま部での半田金属イオンの析出による消費と拡散
による供給とをバランスさせるために、比較的低い電流
密度の適正電流を一定時間印加し、すきま内の金属イオ
ン量に相当した半田を銅めっきパターン側壁部に析出さ
せ、次いで適正電流の10%以下の低電流を一定時間印
加している間にすきま内部に金属イオンを供給すること
を繰り返すことにある。しかし、この方法では常に電流
を印加しているために、半田金属イオンがすきまの底部
まで拡散する前にすきま入口付近のパターン側壁部に析
出してしまう問題があり、側壁部全体を均一に半田膜で
被覆することについては必ずしも十分には考慮されてい
ない。従って、パターン側壁部の基材側底部には十分に
半田膜で被覆されていないためにサイドエッチング量が
大きくなりパターン断面積の減少による配線抵抗が増加
するという問題があった。
【0007】本発明の目的は、銅めっきパターンの下地
銅箔のエッチング時に、配線パターンのサイドエッチン
グ量を減少させ、配線抵抗の増加を抑制した配線パター
ン形成方法を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明の配線パターン形成方法は、絶縁基板上に銅
箔が設けられた銅張積層板の表面に、配線パターンを開
口部とするめっきレジストを設け、めっきレジストの開
口部に銅めっきを行なって銅めっきパターンを形成し、
この銅めっきパターン表面と側壁部に、耐エッチング性
のある金属のめっきを所定時間の電流印加と所定時間の
電流印加の中断を交互に繰返して行ない、さらに、めっ
きレジストを剥離し、めっきされた耐エッチング性のあ
る金属をエッチングレジストとして銅箔をエッチング除
去し、絶縁基板上に配線パターンを形成するように構成
する。
【0009】上記電流印加と電流印加の中断は、つぎの
ように行なうことが好ましい。電流印加の中断の時間
は、この時間内に、銅めっきパターンとめっきレジスト
とのすきま入口からすきま内部に拡散によって供給され
たすきま底部の耐エッチング性のある金属のイオン濃度
が、少なくとも電流印加時にすきまの単位体積あたりに
消費された耐エッチング性のある金属のイオン量よりも
高くなるように設定する。また、電流印加の中断の時間
は、電流中断時間をtoff、電流印加時間をton、
めっき浴中の耐エッチング性のある金属のイオン濃度を
Cs、すきま入口からすきま底部までの距離をx、耐エ
ッチング性のある金属のイオンの拡散係数をD、電流密
度をi、耐エッチング性のある金属の電気化学当量を
N、ファラデー定数をF、すきまの幅をδとするとき、
下記の(1)式の条件を満たすように設定する。
【0010】
【数1】
【0011】また、電流印加は、銅めっきパターン側壁
部に析出する耐エッチング性のある金属の量が、すきま
内に充填するのに必要なこの金属の量に比べ、少なくと
も大きくなるように繰り返すことが好ましい。例えば、
電流密度をi、電流印加時間をton、耐エッチング性
のある金属の電気化学当量をN、ファラデー定数をF、
すきまの幅をδ、耐エッチング性のある金属の密度をρ
とするとき、 niton(N/F)≧ρδ ……(2) なる条件を満たすようにn回繰り返すことが好ましい。
【0012】
【0013】
【作用】以下、説明を容易にするため、耐エッチング性
のある金属を半田として説明する。下地銅箔のエッチン
グ時の配線パターンのサイドエッチングを防止するに
は、銅めっきパターンの上部表面だけでなく側壁部全面
を半田めっき膜で被覆する必要がある。配線パターンと
めっきレジストとの界面には銅張積層板とフォトレジス
トフィルムとの熱膨張差によって生じる幅が0.5〜2
μm前後のすきまが存在する。この界面すきまを利用し
て銅めっきパターンの側壁部に半田を均一に直接めっき
できれば、工程数も増加させずにエッチング時のサイド
エッチングを防止できることから、すきま部に均一に半
田をめっきする条件について詳細に検討した。その結
果、半田めっきする際、銅めっきパターンとめっきレジ
ストとの界面すきまの基材側底部まで必要十分な濃度の
半田金属イオンが拡散する時間電流印加を中断し、次い
で電流印加中断時に供給されたすきま底部の半田金属イ
オン量に相当した電気量の電流を所定時間印加すること
を繰り返すことにより、銅めっきパターン側壁部全面に
半田膜を均一に形成できることを見出した。
【0014】このような場合の好ましい条件についてさ
らに説明する。界面すきまの幅は0.5〜2μm前後と
極めて狭いために、その内部に存在する半田金属イオン
量も極めて少ない。そこで電流印加時のすきま内の半田
金属イオンの消費速度を解析すると、半田金属イオンの
濃度C(g/l)は(4)式に従って減少する。
【0015】 C=Co−(itN/Fδ)×100000 ……(4) ここで、Coはすきま内の半田金属イオンの初期濃度
(g/l)、iは電流密度(A/dm2)、tは電流印
加時間(s)、Nは半田金属イオンの電気化学当量(6
0wt%Sn−40wt%Pb組成のめっき液では77
g/mol)、Fはファラデー定数96500C/mo
l、δはすきまの幅(μm)である。
【0016】図1はすきまの幅が1μm、初期濃度を一
般的なめっき液組成である25g/lの60wt%Sn
−40wt%Pb組成のめっき液を用いた場合のすきま
内の半田金属イオン濃度の経時変化を(4)式により計
算した結果を示す図である。図1のように通常の電流密
度の電流を印加するとすきま内の半田金属イオンは極め
て短時間で消費されてしまう。従って、電流を単純に印
加すると極めて初期に銅めっきターンの側壁部に半田が
僅かに析出するだけで、流した電気量の大部分は銅めっ
きパターン上部表面への半田析出に費やされてしまう。
このことから銅めっきパターン側壁部に半田膜を厚く析
出させるためには、すきま内に通電量に見合った半田金
属イオンを供給する必要がある。
【0017】すきま内へ半田金属イオンを供給するため
には、めっき浴からすきま内に半田金属イオンを拡散さ
せなけねばならない。バルク溶液からすきま内へイオン
が拡散する速度はFickの第2法則に従い、(5)式
に示すようにすきま内のイオン濃度Cはバルク溶液中の
イオン濃度Csが決まれば、すきま入口からの距離xと
拡散時間、すなわち電流中断時間toffの関数とな
る。
【0018】
【数5】
【0019】
【数5’】
【0020】ここで、Dはイオンの拡散係数、(5’)
式で表される積分は確率積分と呼ばれる値である。
(5)式からバルク溶液中のイオン濃度Csを高くすれ
ば、すきま内のイオン濃度も高くすることができるが、
半田めっき液中の金属イオン濃度は、めっき膜の均一電
着性を考慮すると20〜30g/lの範囲に設定するの
が適切である。
【0021】図2はバルク溶液の濃度が一般的な半田め
っき液組成である25g/l、拡散係数が金属イオンの
平均的な値である2×10~5cm2/sの場合について
(5)式から求めたすきま内のイオン濃度分布の経時変
化を示す図である。図2によれば、すきま内に金属イオ
ンが拡散する速度は、図1に示しためっきによって消費
される速度に比べかなり遅い。すきま入口付近の濃度は
短時間で高くなるが、すきまの奥行きが深い部分ではイ
オン濃度がバルク溶液中の濃度と同等レベルまで達する
までにかなりの時間を要する。例えば、すきまの奥行き
が70μmの位置でイオン濃度がバルク溶液中の濃度に
対し80%に達するには約20sかかる。この解析結果
から、すきま内で消費された金属イオンを補給するため
には、すきま内に拡散させる時間を十分経過させる必要
があることが分かった。
【0022】拡散させる方法としては、所定時間電流を
印加した後に電流の印加を一旦中断し、印加時に消費さ
れたイオン量を拡散補給する操作を繰り返す方法及び拡
散によって補給されるイオン量に相当する僅かな電流を
流しながら消費分を常に拡散補給する方法がある。前者
の方法は、電流をパルス波形で印加するために専用パル
ス電源或るはスイッチング回路が必要であるが、すきま
底部に金属イオンが十分な濃度に達するまで時間を経過
させれば、銅めっきパターン側壁部に均一に半田めっき
を析出させることが出来る。しかし後者の方法は、電流
密度を極めて低く設定する必要がある。低電流密度では
半田金属の結晶はゆっくりと大きく成長するので結晶面
は粗くなり、欠陥の大きな半田膜しか得られず、またす
きまの入口付近に析出しやすく、均一な厚さの半田膜を
得ることは難しい。従って、前者の方法の方が優れてい
る。
【0023】銅めっきパターン側壁部全面に均一に半田
膜を効率良くめっきするためには、すきま底部の半田金
属イオン濃度が電流印加時に消費される半田金属イオン
量に相当する濃度に達する時間電流印加を中断する過程
と、すきま底部の半田金属イオン濃度に見合った電気量
の電流を印加する過程を繰り返せば良い。そこで、この
めっき過程を実現するための必要条件を解析すると以下
の様になる。(5)式により拡散過程時のすきま底部に
おける金属イオン濃度を求め(4)式の初期濃度Coに
代入し、(4)式の左辺が0すなわちすきま底部の金属
イオンがすべて消費される条件を求めると(6)式のよ
うになる。
【0024】
【数6】
【0025】ここでtoffは電流印加の中断時間、t
onは電流印加時間である。従って、(6)式の左辺に
示される電流印加中断時に拡散によって供給されるすき
ま底部の半田金属イオン濃度が、右辺に示される電流印
加時にすきまの単位体積あたりに消費される半田金属イ
オン量よりも少なくとも高くなるようにめっき浴中の半
田金属イオン濃度Cs、電流中断時間toff及び電流
印加時間tonを選定する必要がある。
【0026】図3はめっき液組成が金属イオン濃度25
g/lの60wt%Sn−40wt%Pb浴、電流密度
が1A/dm2、拡散係数が2×10~5cm2/sの場合
について(6)式を用いて求めた電流中断時間toff
と電流印加時間tonとの関係を示す図である。この線
図よりも長い印加時間又は短い中断時間を選定するとす
きま底部の金属イオン濃度が不足し、均一な厚さのめっ
き膜は得られない。逆に、この線図よりも短い印加時間
又は長い中断時間の条件ではすきま底部の金属イオン濃
度を必要十分な値に維持できるために、パターン側壁部
全面に均一なめっき膜を形成することができる。
【0027】上記で求めた電流印加条件下で半田めっき
すればパターン側壁部全面に均一なめっき膜を形成する
ことができるが、めっき膜を厚くしないとエッチングレ
ジストとして機能せず、サイドエッチングを防止できな
い。従って、少なくとも銅めっきパターンとレジストと
の界面の0.5〜2μmのすきまを半田膜で充填すれば
サイドエッチングを十分に防止できる。界面すきまを半
田膜で充填する条件を解析すると条件式は(7)式のよ
うになる。
【0028】niton(N/F)=ρδ ……(7) ここでnは電流印加の回数、ρは半田の密度である。従
って(7)式の左辺に示す電流印加によってパターン側
壁部に析出する半田量を、右辺で示される側壁部のすき
ま内に充填するのに必要な半田量よりも、少なくとも大
きくなるように電流印加を繰り返せば、すきま内に半田
を充填することができる。
【0029】上記のように銅めっきパターン側壁部全面
に均一に厚く半田膜を形成することができれば、下地銅
箔のエッチング時に銅めっきパターンのサイドエッチン
グを防止できる。しかし、半田膜は銅めっきパターンと
レジストとの界面に析出するだけであるから、下地銅箔
がエッチングにより薄くなると、銅めっきパターン側壁
部側からではなく下地銅箔側から配線パターンがエッチ
ングされてしまう。従って、パターン側壁部全面に均一
に半田膜を形成できても、エッチングによる配線パター
ン断面積の減少は避けられない。
【0030】エッチング後の配線パターンの断面は図4
に示した形状となり、下地銅箔側から扇状にエッチング
される。エッチング部断面の寸法形状は次のような関係
式が成立する。基材からのエッチング高さHはエッチン
グ速度v(単位時間にエッチングされる厚さ)、エッチ
ング時間τ、下地銅箔の厚さdとの間に(8)式、パタ
ーン底部の幅Bはパターン全体幅Wとの間に(9)式の
関係にある。
【0031】H=vτ+d ……(8) B=W−2vτ ……(9) しかし、銅めっきパターン側壁部の半田膜の形成が不完
全な場合には、エッチング高さもパターン底部の幅も
(8)、(9)式によって規制される値よりも大きくな
ってしまう。(8)、(9)式から(3)式の関係が得
られ、銅めっきパターン側壁部全面に半田膜が均一にめ
っきされていれば、エッチング部の形状はエッチング処
理前の銅めっきパターンの初期形状と下地銅箔の厚さの
みに規制される。
【0032】H=(W−B)/2+d ……(3) 銅めっきパターン側壁部全面に半田膜を均一にめっきす
るには、銅めっきパターンとレジストとの界面すきまへ
の半田めっき液の浸透を促進する必要がある。浸透を促
進する方法には、めっきする前に予めすきま内に水また
は水溶液を浸透させておく方法、めっき液中に界面活性
剤を添加し、すきま壁面の濡れ性を向上させる方法があ
る。後者の方法は工程数は増えないが、界面活性剤の選
定が難しい。一方、前者の方法は、すきま内に予め水膜
ができていれば短時間に均一に半田めっき液がすきま内
に浸透しやすい。すきま内に水膜を形成する具体的方法
としては、半田めっきの前処理工程として被処理基板を
沸騰水中に浸漬した後、急冷し、すきま内の空気を除去
し、水で置換する方法が優れている。
【0033】上記前処理を施した基板を限定した電流、
時間条件下で半田めっきすればパターン側壁部に均一に
半田膜を形成することができ、エッチング時のエッチン
グ量を著しく低減できる。
【0034】
【実施例】以下、本発明の一実施例を図面及び表を用い
て説明する。図5は本発明による配線パターン形成法の
各工程における基板断面の形状を示す図である。図5
(a)は銅張積層板の断面である。絶縁板1の上に一定
厚さの銅箔2が形成されている。図5(b)に、銅張積
層板の表面にドライフォトレジストフィルムをラミネー
トし、フォトマスクを介してパターンイメージを露光後
現像してレジストパターン3を形成した状態を示す。そ
の後、図5(c)に示すように、レジストパターン開口
部4に電気めっきあるいは化学めっきにより銅めっきパ
ターン5を形成する。銅張り積層板とレジストフィルム
とは熱膨張率に差があるために、めっき処理した後に、
レジストパターン3と銅めっきパターン5の界面には、
0.5〜2μmのすきま6が生じる。(1)式及び
(2)式を満足する条件で半田めっきすると、銅めっき
パターン5の表面及び側壁部に半田膜7が形成される
(図5(d))。半田めっき後、レジストフィルムを剥
離除去すると図5(e)に示すようになる。レジスト除
去後、下地銅箔2をエッチング液により湿式除去すると
銅めっきパターンの側壁部側からはサイドエッチングさ
れないが、銅箔2が薄くなるにつれて下地銅箔側から銅
めっきパターンが僅かに侵食されるので、エッチング後
は図5(f)に示すような形状になり、寸法形状の詳細
は図4のようになる。最後に、図5(g)に示すように
半田膜7を除去して基板上に独立した銅配線パターン8
を形成することができる。
【0035】表1は、銅箔の厚さが12μmの銅張積層
板を用い、図5(a)(b)(c)に示した処理を施
し、全体幅と全体厚さがともに70μmの銅めっきパタ
ーンを形成した後、本発明による種々の条件下で半田め
っきし、下地銅箔をエッチングした後の銅配線パターン
のエッチング高さを示す。なおレジストと銅めっきパタ
ーンとの間の界面すきまの巾は平均1μmであった。半
田膜の組成は60wt%Sn−40wt%Pbである。
なお、半田の変わりにSnを用いてもよい。
【0036】
【表1】
【0037】従来例1に示した電流を単純に直流印加し
た場合及び従来例2に示した高い電流と低い電流を繰返
し印加した場合はサイドエッチングが進行し、エッチン
グ高さが大きくなり、パターン断面積も小さくなる。一
方、本発明の実施例1、2、3は下地銅箔側からエッチ
ングされるのでエッチング高さは小さく、断面積の減少
も僅かであり、エッチング高さは(4)式による計算値
と良く一致する。印加時間と中断時間との関係が(1)
式を満足しない実施例4及び印加回数が少なく(2)式
の条件式を満たさない実施例5においてはエッチング高
さが多少は大きくなる。また半田めっき前処理として沸
騰水処理を施していない実施例6でも銅めっきパターン
側壁部に半田が均一にめっきされないために、サイドエ
ッチング量が大きくなる。しかし、これらの実施例4、
5、6も従来例1、2より優れた結果を示している。
【0038】
【発明の効果】本発明によれば、下地銅箔をエッチング
する際の銅配線パターンのエッチング量を低減でき、エ
ッチング処理による配線抵抗の増加を防止できた。その
ため、配線抵抗の小さな微細回路を形成することができ
た。
【図面の簡単な説明】
【図1】電流印加時のめっきレジストと銅めっきパター
ンとの界面すきま内の半田金属イオン濃度の経時変化を
示す図である。
【図2】電流中断時の界面すきま内の半田金属イオンの
濃度分布を示す図である。
【図3】本発明による電流印加時間と中断時間の適正範
囲を示す説明図である。
【図4】本発明の一実施例の配線パターンの断面図であ
る。
【図5】本発明の一実施例の配線パターン形成方法の製
造工程を示す工程図である。
【符号の説明】
1…絶縁板 2…銅箔 3…レジストパターン 4…開口部 5…銅めっきパターン 6…すきま 7…半田膜 8…配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 智之 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (72)発明者 山本 寛二 神奈川県秦野市堀山下1番地 株式会社 日立製作所汎用コンピュータ事業部内 (56)参考文献 特開 平3−222392(JP,A) 特開 平3−244185(JP,A) 特開 平2−292893(JP,A) 特開 平5−160545(JP,A) 松浦二郎著「大学演習電気化学第2 版」裳華房発行,昭和42年5月20日,P 182−185

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁基板上に銅箔が設けられた銅張積層板
    の表面に、配線パターンを開口部とするめっきレジスト
    を設ける工程、該めっきレジストの開口部に銅めっきを
    行ない、銅めっきパターンを形成する工程、該銅めっき
    パターン表面と側壁部に耐エッチング性のある金属のめ
    っきを行なう工程、該めっきレジストを剥離する工程、
    該めっきされた耐エッチング性のある金属をエッチング
    レジストとして上記銅箔をエッチング除去する工程によ
    り絶縁基板上に配線パターンを形成する方法において、
    上記耐エッチング性のある金属のめっきを所定時間の電
    流印加と所定時間の電流印加の中断を交互に繰返して行
    なうことを特徴とする配線パターン形成方法。
  2. 【請求項2】請求項1記載の配線パターン形成方法にお
    いて、上記電流印加の中断の時間は、該時間内に、上記
    銅めっきパターンと上記めっきレジストとのすきま入口
    からすきま内部に拡散によって供給されるすきま底部の
    耐エッチング性のある金属のイオン濃度が、少なくとも
    上記電流印加時にすきまの単位体積あたりに消費される
    耐エッチング性のある金属のイオン量よりも高くなるよ
    うに設定されることを特徴とする配線パターン形成方
    法。
  3. 【請求項3】請求項1記載の配線パターン形成方法にお
    いて、上記電流印加時間と上記電流印加の中断の時間
    は、電流中断時間をtoff、電流印加時間をton、
    めっき浴中の耐エッチング性のある金属のイオン濃度を
    Cs、すきま入口からすきま底部までの距離をx、耐エ
    ッチング性のある金属のイオンの拡散係数をD、電流密
    度をi、耐エッチング性のある金属の電気化学当量を
    N、ファラデー定数をF、すきまの幅をδとするとき、 【数1】 なる条件を満たすように設定されることを特徴とする配
    線パターン形成方法。
  4. 【請求項4】請求項2又は3記載の配線パターン形成方
    法において、上記電流印加は、電流密度をi、電流印加
    時間をton、耐エッチング性のある金属の電気化学当
    量をN、ファラデー定数をF、すきまの幅をδ、耐エッ
    チング性のある金属の密度をρとするとき、 なる条件を満たすようにn回繰り返すことを特徴とする
    配線パターン形成方法。
  5. 【請求項5】絶縁基板上に銅箔が設けられた銅張積層板
    の表面に、配線パターンを開口部とするめっきレジスト
    を設ける工程、該めっきレジストの開口部に銅めっきを
    行ない、銅めっきパターンを形成する工程、該銅めっき
    パターン表面と側壁部に耐エッチング性のある金属のめ
    っきを行なう工程、該めっきレジストを剥離する工程、
    該めっきされた耐エッチング性のある金属をエッチング
    レジストとして上記銅箔をエッチング除去する工程によ
    り絶縁基板上に配線パターンを形成する方法において、
    上記銅箔のエッチング除去は、エッチングにより形成さ
    れる配線パターン断面形状が、上記銅箔底面からのエッ
    チング高さをH、配線パターン底部の幅をB、配線パタ
    ーン全体幅をW、上記銅箔の厚さをdとするとき、 なる関係を満たすように行なうことを特徴とする配線パ
    ターン形成方法。
JP4301913A 1992-11-12 1992-11-12 配線パターン形成方法 Expired - Lifetime JP2680234B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4301913A JP2680234B2 (ja) 1992-11-12 1992-11-12 配線パターン形成方法
US08/151,167 US5458763A (en) 1992-11-12 1993-11-12 Method for forming wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4301913A JP2680234B2 (ja) 1992-11-12 1992-11-12 配線パターン形成方法

Publications (2)

Publication Number Publication Date
JPH06152101A JPH06152101A (ja) 1994-05-31
JP2680234B2 true JP2680234B2 (ja) 1997-11-19

Family

ID=17902623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4301913A Expired - Lifetime JP2680234B2 (ja) 1992-11-12 1992-11-12 配線パターン形成方法

Country Status (2)

Country Link
US (1) US5458763A (ja)
JP (1) JP2680234B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998007302A1 (fr) * 1996-08-09 1998-02-19 Matsushita Electric Works, Ltd. Procede de placage d'un circuit a conducteurs independants
TWI333808B (en) * 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
TWI354523B (en) * 2007-05-25 2011-12-11 Princo Corp Method for manufacturing metal lines in multi-laye
KR20090022877A (ko) * 2007-08-31 2009-03-04 주식회사 탑 엔지니어링 박막 금속 전도선의 제조 방법
US20090113702A1 (en) * 2007-11-01 2009-05-07 Western Digital Technologies, Inc. Disk drive comprising a double sided flex circuit wherein a first side lead provides an etching mask for a second side lead
US8815333B2 (en) 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
KR20140009323A (ko) * 2011-01-26 2014-01-22 스미토모 베이클리트 컴퍼니 리미티드 프린트 배선판 및 프린트 배선판의 제조 방법
KR20140009322A (ko) * 2011-01-26 2014-01-22 스미토모 베이클리트 컴퍼니 리미티드 프린트 배선판 및 프린트 배선판의 제조 방법
US9113634B1 (en) 2012-04-01 2015-08-25 Modular Services Company Panel assembly with interstitial copper
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
JP2015168120A (ja) * 2014-03-06 2015-09-28 セイコーエプソン株式会社 積層配線の形成方法、液体噴射ヘッドの製造方法、配線実装構造、液体噴射ヘッド及び液体噴射装置
US9711345B2 (en) * 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US20230422393A1 (en) 2020-11-27 2023-12-28 Kyocera Corporation Wiring board
EP4254666A1 (en) 2020-11-27 2023-10-04 Kyocera Corporation Antenna structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262489A (ja) * 1986-05-08 1987-11-14 富士通株式会社 サイドエツチ防止方法
JPH0738498B2 (ja) * 1986-09-10 1995-04-26 富士通株式会社 プリント配線板の製造方法
JPH03222392A (ja) * 1990-01-29 1991-10-01 Hitachi Ltd プリント配線パターン形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
松浦二郎著「大学演習電気化学第2版」裳華房発行,昭和42年5月20日,P182−185

Also Published As

Publication number Publication date
US5458763A (en) 1995-10-17
JPH06152101A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
JP2680234B2 (ja) 配線パターン形成方法
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
US6203684B1 (en) Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6755957B2 (en) Method of plating for filling via holes
US5800930A (en) Nodular copper/nickel alloy treatment for copper foil
US6319384B1 (en) Pulse reverse electrodeposition for metallization and planarization of semiconductor substrates
JP3898013B2 (ja) 銅メッキ用電解液およびこれを用いた半導体素子の銅配線用電気メッキ方法
JP3374130B2 (ja) 集積回路製造に際し高純度銅から成る導体構造を電解形成するための方法
US20130062210A1 (en) Manufacturing method of substrate and manufacturing method of wiring substrate
JP2004176171A (ja) 非シアン電解金めっき液
US3476658A (en) Method of making microcircuit pattern masks
JP3554968B2 (ja) サブミクロン構造内に金属をメッキする方法
JP4237908B2 (ja) 半導体装置の製造方法
JP3388408B2 (ja) すずーニッケル合金膜の製造方法
US10508358B2 (en) Process for forming a transition zone terminated superconformal filling
US1918159A (en) Electrodeposition
KR20010092786A (ko) 집적회로 제조시 고순도 구리의 도체 구조를 전해적으로형성시키는 방법
Haba et al. Electrochemical and simulative studies of trench filling mechanisms in the copper damascene electroplating process
CN1250772C (zh) 电镀预处理溶液和电镀预处理方法
JPH06244535A (ja) 配線パターン形成方法
Tang Utilising electrochemical deposition for micro manufacturing
JPH0779060A (ja) 配線パターン形成方法及びレジスト除去装置
JP4642268B2 (ja) 化学めっき液の成分補充方法
US2394190A (en) Electrolytic etching of zinc plates
JPH03222392A (ja) プリント配線パターン形成方法