JP4237908B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4237908B2 JP4237908B2 JP2000024452A JP2000024452A JP4237908B2 JP 4237908 B2 JP4237908 B2 JP 4237908B2 JP 2000024452 A JP2000024452 A JP 2000024452A JP 2000024452 A JP2000024452 A JP 2000024452A JP 4237908 B2 JP4237908 B2 JP 4237908B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- insulating film
- interlayer insulating
- polarity
- plating solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特にＣｕ配線パターンを備えた半導体装置およびその製造方法に関する。
【０００２】
半導体装置の微細化が進むにつれて、大規模集積回路を構成する半導体基板上に形成される半導体装置の数は莫大なものになりつつある。このような集積密度の高い高速半導体装置では、半導体基板上に形成された半導体装置を相互に接続する配線パターンも非常に複雑なものになっており、またその総延長も非常に長くなっている。これに伴い、今日の先端的な大規模集積回路装置では、配線パターンの寄生抵抗あるいは寄生容量に起因する信号の遅延が無視できなくなっており、このため従来より配線パターンとして使われていたＡｌあるいはＡｌ合金の代わりに、より低抵抗のＣｕを使うことが行われている。
【０００３】
また、このように複雑な配線パターンは、従来のように単一の配線層により形成することは困難で、このため今日の大規模集積回路装置では、一の配線パターンを層間絶縁膜で覆い、かかる層間絶縁膜上に次の配線パターンを形成し、さらにこれを次の層間絶縁膜で覆う構成を繰り返す、いわゆる多層配線構造が使われるようになっている。特にかかる多層配線構造においてＣｕ配線パターンを使う場合には、Ｃｕ層のドライエッチング技術が現状では確立されていないため、あらかじめ層間絶縁膜中に配線溝あるいはコンタクトホールを先に形成しておき、これをＣｕ層で埋めた後、層間絶縁膜上に残留しているＣｕ層を化学機械研磨（ＣＭＰ）法により研磨・除去する、いわゆるダマシン法、あるいはデュアルダマシン法が使われている。
【従来の技術】
従来より、かかる層間絶縁膜中に形成された配線溝あるいはコンタクトホールをＣｕ層により埋める際に、Ｃｕ層をＣＶＤ法あるいはスパッタリフロー法により、あるいは電解めっき法により形成することが行われているが、特に電解めっき法は低い製造費用で効率よく溝をＣｕ層により埋め込むことが可能であるため、半導体装置の量産方法として有力な候補であると考えられる。
【０００４】
図１は、従来よりＣｕ配線層の形成に使われている電解めっき装置の構成を示す。
【０００５】
図１を参照するに、めっき液溜１１中に保持された、典型的には硫酸銅水溶液よりなるＣｕのめっき液は、チラー１１Ａおよびヒータ１１Ｂにより温度制御され、フィルタ１１Ｃを通過した後循環ポンプ１１Ｄにより、めっき浴１２に供給される。
【０００６】
めっき浴１２中にはアノード電極１２Ａがめっき液中に水没した状態で保持されており、まためっき液水面近傍には、基板１３を保持する基板ホルダ１３Ａが、前記基板１３が前記めっき液中に水没するように保持されている。前記基板１３の表面にはカソード電極１２Ｂが設けられており、この状態で、前記アノード電極１２Ａと前記カソード電極１２Ｂとの間にパルス発生器１４Ａにより制御される電源１４Ｂよりパルス電圧を印加することにより、前記基板１３の表面にＣｕ層が堆積させられる。
【０００７】
前記めっき浴１２においてあふれためっき液は、再びめっき液溜１１に戻される。
【０００８】
図２（Ａ）〜図３（Ｅ）は、かかるめっき法によるＣｕ配線層の形成工程を含む、いわゆるダマシン法による多層配線構造の形成工程を示す。
【０００９】
図２（Ａ）を参照するに、Ｓｉ基板２１上に形成された層間絶縁膜２２中には、前記Ｓｉ基板２１を露出するコンタクトホールあるいは配線溝等の凹部２２Ａが形成され、図２（Ｂ）の工程において前記層間絶縁膜２２上に前記凹部２２Ａを覆うように、Ｔｉ等よりなるバリアメタル層２３が、典型的にはスパッタリングにより、前記凹部２２Ａの断面形状に沿って形成される。
【００１０】
次に、図２（Ｃ）の工程において、図２（Ｂ）の構造上にＣｕのシード層２４が、典型的にはスパッタリングにより、前記凹部２２Ａの断面形状に沿って形成され、図３（Ｄ）の工程において前記図１のめっき装置中において、前記Ｃｕシード層２４上にＣｕめっき層２５が、前記バリアメタル層２３およびＣｕシード層２４をカソード電極として成長させられる。
【００１１】
さらに図３（Ｅ）の工程において、前記Ｃｕめっき層２５、その下のＣｕシード層２４、さらにその下のバリアメタル層２３が、前記層間絶縁膜２２上の部分においてＣＭＰ法により研磨・除去され、その結果前記凹部２２Ａを埋めるＣｕ配線パターン２５Ａが得られる。
【００１２】
このような電解めっき法によるＣｕ配線パターン２５Ａの形成工程において、得られるＣｕめっき層２５の厚さを均一化するために、従来より、例えば特開平５−１９５１８３号公報に記載されているように、前記アノード電極１２Ａに印加される電圧を反転、ないし部分的に反転させることが行われていた。
【００１３】
図４（Ａ）は、図１の電解めっき装置において、前記アノード電極１２Ａに正の直流電圧を、所定の電流Ｉｃが前記めっき浴１２において前記めっき液中を前記アノード電極１２Ａからカソード電極１２Ｂに流れるように印加した場合を示す。これに対し、図４（Ｂ）に示すように、前記電流Ｉｃを、持続時間がＴONの定電流パルスが間隔ＴOFFで繰り返されるように印加することにより、あるいは図４（Ｃ）に示すように交互に繰り返し逆電流パルスを印加することにより、さらには図４（Ｄ）に示すように非対称交流電流の形で繰り返し印加することにより、形成されるＣｕめっき層２５の厚さを均一にすることが提案されている。
【００１４】
しかし、このような従来のＣｕめっき層２５の形成方法では、図５（Ａ）に示すようにコンタクトホールあるいは配線溝の上縁部に電界の集中が生じやすく、このため図５（Ｂ）に示すようにかかる電界集中部においてＣｕめっき層２５の成長速度が増大する傾向が生じる。図５（Ｂ）を参照するに、かかる電界集中部においては、Ｃｕめっき層２５が上方のみならず側方にも成長するため、特に前記凹部２２Ａの幅あるいは径が０．５μｍ以下になった場合、前記凹部２２Ａを重点するＣｕ配線パターン２５Ａ中にボイド２５Ｘが形成されやすい。
【００１５】
このため従来より、このような非常に微細なコンタクトホールあるいは配線溝をＣｕめっき層により充填する際に、Ｃｕめっき液中に抑止剤（成長抑制剤）と光沢剤（成長促進剤）を導入し、Ｃｕめっき層２５の成長を制御することが行われている。抑止剤は、例えばポリエチレングリコール（ＰＥＧ）のような鎖状分子構造を有する高分子化合物であり、カソード表面、すなわち基板表面の分極を増大させ、Ｃｕめっき層の成長を抑制する。抑止剤は微細な配線溝やコンタクトホール等の凹部２２Ａ中に進入できないため、層間絶縁膜２２表面近傍に滞留し、このような平坦な領域においてＣｕめっき層２５の成長を抑制する。なお、本文で述べる抑止剤とは、分子量がＰＥＧ等に比較して小さいメチルアミン系化合物等の平滑剤を含むものとする。これに対し、光沢剤はチオ尿酸ナトリウムのような単純な構造のＳを含む化合物であり、核生成を促すと同時に、析出速度を増大させる。かかる光沢剤は前記凹部２２Ａ中に容易に進入し、前記凹部２２Ａ中におけるＣｕめっき層２５の成長を促進する。ＳはＣｕに対して強い親和性を示すことが知られている。
【００１６】
図６（Ａ）〜６（Ｃ）は、このような抑止剤と光沢剤を含むＣｕめっき液を使った、Ｃｕめっき層２５の形成工程を示す。
【００１７】
図６（Ａ）を参照するに、○で模式的に示す抑止剤は層間絶縁膜２２の表面近傍に滞留しており、凹部２２Ａ中には侵入しない。これに対して×で示す光沢剤の方は前記凹部２２Ａを含め、層間絶縁膜２２上に一様に分布しているため、Ｃｕめっき層２５の成長は図６（Ｂ）に示すように前記凹部２２Ａ中において優先的に生じ、得られた構造では、図６（Ｃ）に示すように、前記Ｃｕめっき層２５が、前記凹部２２Ａを、ボイドや欠陥を形成することなく、完全に充填することがわかる。
【発明が解決しようとする課題】
一方、本発明の基礎となる研究において、本発明の発明者は、このようにＣｕめっき液中に抑止剤と光沢剤とを添加した、いわゆるボトムアップ方式の電解めっき法では、前記凹部２２Ａのような層間絶縁膜中の微細な凹部中におけるボイドの形成は抑制することができるものの、形成されるＣｕめっき層２５が、前記凹部２２Ａにおいて成長が促進される結果、図６（Ｃ）に示すように盛り上がってしまい、得られるＣｕめっき層２５の平坦性が失われてしまう問題が生じるのが見出された。このようなＣｕめっき層２５の盛り上がりは、図７（Ａ）に示すように配線パターンあるいはコンタクトホールが密集している領域においては集合して実質的な面積を有する凸部を形成するため、図７（Ｂ）に示すようにこのような凸部が平坦化するようにＣＭＰ工程を行った場合、配線パターンの密度が低い領域、あるいは配線幅の大きい領域においてディッシングおよびエロージョン量の増大が発生してしまう。そこで、このようなディッシングやエロージョンが発生した配線層上に次の層間絶縁膜を形成し、さらにその上に次の配線層を形成することを繰り返すと、多層配線構造中において配線パターンの断線等の問題が発生してしまう。
【００１８】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【００１９】
本発明のより具体的な課題は、成長抑制剤と成長促進剤とを含んだＣｕの電解めっき液中において、絶縁膜中に形成された凹部を埋めるようにＣｕめっき層を形成する工程を含む半導体装置の製造方法において、前記凹部におけるＣｕめっき層の盛り上がりを抑制することにある。
【課題を解決するための手段】
本発明は、上記の課題を、
開口を有する絶縁膜が被膜された基板を、抑制剤と促進剤とを含んだ電解めっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液中に一極性の電流を通電する第１の通電工程と、
前記開口が金属めっき層により実質的に充填された時点ないしそれ以降に、前記電流の極性を前記一極性から反転させ、前記電解めっき液中に反対極性の電流を通電する第２の通電工程と、
前記基板を一方の電極として、前記電流の極性を前記反対極性から反転させ、前記電解めっき液中に前記一極性の電流を通電する第３の通電工程とを、順に有し、
前記開口は、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法により、あるいは
基板上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された配線溝と、前記第１の層間絶縁膜中に前記配線溝に対応して形成されたビアホールと、前記配線溝および前記ビアホールを充填する導体パターンとよりなる多層配線構造を有する半導体装置の製造方法において、
前記第２の層間絶縁膜および前記第１の層間絶縁膜中に、前記配線溝および前記ビアホールをそれぞれ形成する工程と、
前記配線溝および前記ビアホールの側壁面および底面を覆うように、前記第２の層間絶縁膜上に導電性のめっきシード層を形成する工程と、
前記導電性めっきシード層を形成する工程の後、前記基板を、促進剤と抑制剤とを含むめっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液に一極性の電流を通電する第１の通電工程と、
前記配線溝およびビアホールが金属めっき層により実質的に充填された時点、あるいはそれ以降において、前記電流の極性を、前記一極性から反転させる第２の通電工程と、
前記第２の通電工程の後、前記電解めっき液に電流を通電する第３の通電工程と、
前記第２の層間絶縁膜上の金属めっき層を化学機械研磨法により除去し、前記配線溝および前記ビアホールを埋めるように前記導体パターンを形成する工程とを含み、
前記配線溝およびビアホールは、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法。
により、解決する。
【００２０】
本発明によれば、電解めっき液中に抑制剤を導入することにより、電界集中に起因して凹部縁辺部において局所的に生じやすい金属めっき層の膜厚の増大を回避することができる。さらに前記電解めっき液中に促進剤を導入することにより、微細な凹部内における金属めっき層の堆積を促進することができる。
【００２１】
その際本発明では、前記微細な凹部が金属めっき層によりおおよそ充填された時点において、前記電解めっき液中に通電されている電流の極性を、それまでの第１の極性から第２の極性に反転させ、前記凹部を充填する金属めっき層の表面をわずかに溶解させる。これに伴い、前記金属めっき層を構成する金属元素に対して高い親和性を有し、その結果前記微細な凹部に対応する領域において前記金属めっき層表面と結合していた促進剤が、前記金属めっき層の溶解と共にめっき液中に分散する。換言すると、かかる電流の極性反転に伴い、前記促進剤の前記金属めっき層表面における局在化が解消する。その結果、再び前記金属めっき層上に電解めっきを再開した場合、もはや前記凹部に対応する領域における局部的な金属めっき層の厚さの増大は生じることがなく、平坦な金属めっき層が得られる。
【００２２】
かかる電解めっき液に通電される電流の極性反転は、前記凹部が充填された時点あるいはそれ以降においてインパルス的に行っても、あるいは周期的に行っても、さらには非対称交流電流の形で行ってもかまわない。特に、基板上に複数の凹部が存在する場合、かかる電解めっき電流の極性反転は、径あるいは幅が最小の凹部が金属めっき層により充填された時点において行うのが好ましい。
【発明の実施の形態】
［第１実施例］
図８（Ａ）〜図９（Ｅ）は、本発明の第１実施例による半導体装置の製造方法を示す。
【００２３】
図８（Ａ）を参照するに、ＭＯＳトランジスタ等の活性素子およびこれに協働する配線パターン、さらに絶縁膜を含む基板４１上には層間絶縁膜４２が形成され、前記層間絶縁膜４２中には溝あるいはビアホールを構成する凹部４２Ａが形成される。典型的な例では、前記凹部４２Ａは幅が０．２から０．５μｍ程度で深さが５００ｎｍ程度のラインアンドスペースパターンを形成する。さらに、前記層間絶縁膜４２上には、前記凹部４２Ａを覆うようにＴａＮ拡散障壁層４３がスパッタリングにより形成されており、さらに前記ＴａＮ層４３上にはＣｕのシード層４４がスパッタリングあるいはＣＶＤ法により、例えば３００ｎｍ程度の厚さに形成される。
【００２４】
図８（Ａ）の状態では、このように形成された基板が、ＰＥＧ等の抑止剤およびチオ尿酸ナトリウムのようなＳを含む光沢剤を添加されたＣｕめっき液中に浸漬される。その際、抑止剤は分子サイズが大きいため微細な凹部４２Ａ中には進入できず層間絶縁膜４２の平坦な表面に対応した、Ｃｕシード層４４の平坦な表面を覆うのに対し、光沢剤は凹部４２Ａ中に進入する。
【００２５】
この状態で前記Ｃｕ電解液中に、前記基板４１をカソードとして、換言すると前記Ｃｕシード層４４をカソードとして通電すると、Ｃｕと光沢剤中のＳとの間の親和性により、図８（Ｂ）に示すように前記凹部４２Ａ中においてＣｕめっき層４５の成長が選択的に生じる。一方、前記Ｃｕシード層４４の平坦な表面部分上においてはＣｕめっき層４５の成長は、供給されたＣｕ量の分（電荷分）だけ成長する。
【００２６】
その結果、図８（Ｃ）に示すように、前記凹部４２ＡがＣｕめっき層４５により実質的に完全に充填され、しかも前記Ｃｕめっき層４５の表面が平坦になった状態が出現する。しかし、この状態においても、前記光沢剤はＣｕとの強い親和性の結果、前記Ｃｕめっき層４５のうち、前記凹部４２Ａに対応する部分に局在しており、この状態で電解めっきを継続すると、先に従来技術で説明したのと同様なＣｕめっき層４５の盛り上がりの問題が生じてしまう。
【００２７】
そこで、本実施例では図８（Ｃ）の状態が出現した時点で、図９（Ｄ）に示すように前記電解液中に通電される電流の極性を反転させ、前記Ｃｕめっき層４５の表面部分をわずかに液中に溶解させる。この工程により、前記Ｃｕめっき層４５上に前記凹部４２Ａに対応して局在化していた光沢剤は、結合していたＣｕ原子と共に、Ｃｕイオンの形で電解液中に分散し、光沢剤の局在化が解消される。
【００２８】
このように、図９（Ｄ）の工程において前記極性の反転がなされた後、図９（Ｅ）の工程において前記電解液中に当初の極性で電流を通電することにより、平坦なＣｕめっき層４５が、一様に成長する。
【００２９】
図１０（Ａ）〜（Ｃ）は、図９（Ｄ）の工程において実行されるめっき電流の極性反転の例を示す。
【００３０】
図１０（Ａ）〜（Ｃ）を参照するに、図１０（Ａ）は、単一の極性反転パルスの形で極性反転を行った場合を、図１０（Ｂ）は、パルス極性反転を繰り返し行った場合を、さらに図１０（Ｃ）は、前記極性反転の際にめっき電流を非対称交流の形で供給した場合を示す。
【００３１】
図１１は、開口部幅がａおよび２ａの凹部をＣｕめっき層で充填する際に、図９（Ｄ）のタイミングにおいて様々な極性反転モードを使った場合の、実測された盛り上がり高さを任意単位で示す図である。ただし図１１中、ａと示してあるのは、開口部幅がａの凹部を充填した場合を、また２ａと示してあるのは、開口部幅が２ａの凹部を充填した場合を示す。
【００３２】
図１１を参照するに、「標準条件」と表記した、めっき電流の極性反転を一切行わない従来の場合には、凹部に対応して前記層４５に対応するＣｕめっき層の実質的な盛り上がりが生じているのがわかる。このうち、開口部幅がａの場合の方が、２ａの場合よりも盛り上がりの程度は大きくなっているのがわかる。これに対し、「条件１」と表記した、図９（Ｄ）のタイミングにおいて極性の反転は行わず、めっき液中に添加される光沢剤と抑止剤の濃度を変化させた場合には、「標準条件」と実質的に同程度の盛り上がりが、Ｃｕめっき層において生じているのがわかる。
【００３３】
一方、図９（Ｄ）のタイミングにおいて、先の図１０（Ａ）に示すような単一の極性反転パルスを１秒間与えた場合（「パルス条件１」）、盛り上がりの程度は多少減少しているのがわかる。一方、この極性反転パルスの長さを５秒間とした場合には（「パルス条件２」）、盛り上がりの程度は標準条件と同程度になってしまう。これに対し、図１０（Ｂ）に示すような極性反転パルスを繰り返し与えた場合には、図１１中に「パルス条件３」あるいは「パルス条件４」で示すように、Ｃｕめっき層の盛り上がりは実質的に減少し、特に開口部幅が２ａの場合には、実質的にゼロになる。ただし、「パルス条件３」においては、持続時間がいずれも１秒間の順極性のパルスと逆極性のパルスを、交互に繰り返し、２０秒間にわたり供給する。これに対し、「パルス条件４」においては、持続時間がいずれも０．５秒間の順極性のパルスと逆極性のパルスを、交互に繰り返し、２０秒間にわたり供給する。
【００３４】
図１１の結果は、特に図９（Ｄ）のタイミングにおいて、図１０（Ｂ）に示すような極性反転パルスを繰り返し印加するのが、Ｃｕめっき層の盛り上がりを抑制するのに特に有効であることを示している。ただし、この現象のメカニズムは、現在のところ解明されていない。
【００３５】
本発明においては、図９（Ｄ）のタイミングの検出は、時間計測により行う。
【００３６】
図１２（Ａ），（Ｂ）は、様々なサイズの凹部をＣｕめっき層により充填する際の、充填の深さと時間の関係を示す。
【００３７】
図１２（Ａ）を参照するに、縦軸は図１２（Ｂ）に定義する、Ｃｕめっき層により部分的に充填された凹部の、層間絶縁膜表面から測った深さ（"Bottom Thickness"）を、また横軸は図１２（Ｂ）に定義する、平坦な層間絶縁膜上で測ったＣｕめっき層の厚さ（"Actual plate thickness"）を表すが、前記平坦な層間絶縁膜上で測ったＣｕめっき層の厚さは、時間に対応する。図１２（Ａ）において、縦軸がゼロの位置が、前記凹部が完全に充填された状態に対応している。
【００３８】
図１２（Ａ）に示すように、縦軸に示す充填の深さは、○，◆，×で示すように充填される凹部のサイズに対応する固有の特性曲線により規定されるため、かかる特性曲線に基づいて、図９（Ｄ）のタイミングをめっき開始時点からの時間により決定することが可能である。
【００３９】
なお、先に図７（Ａ），（Ｂ）に示したような基板上に大きさの異なる複数の凹部ないし開口部が存在する場合には、前記めっき電流の極性を反転させるタイミングを、盛り上がりがもっと顕著に現れる最小寸法の凹部が完全に充填されるタイミングにおおよそ一致するように選ぶのが好ましい。
［第２実施例］
図１３（Ａ）〜図１４（Ｅ）は、本発明をデュアルダマシン法による多層配線構造の形成に適用した、本発明の第２実施例による半導体装置の製造方法を示す。
【００４０】
図１３（Ａ）を参照するに、基板６１上には、Ｃｕ配線パターン６２Ａを保持する第１層目のＳｉＯ2層間絶縁膜６２が約１μｍの厚さに形成されており、前記層間絶縁膜６２は、厚さが約５００ｎｍのＳｉＮエッチングストッパ膜６３を介して、約１μｍの厚さの第２層目のＳｉＯ２層間絶縁膜６４により覆われている。さらに、前記第２層目のＳｉＯ2層間絶縁膜６４は、同じく約５００ｎｍの厚さを有する別のＳｉＮエッチングストッパ膜６５を介して、厚さが約１μｍの第３層目のＳｉＯ2層間絶縁膜６６により覆われている。また、前記第２層目のＳｉＯ2層間絶縁膜６４中には、前記層間絶縁膜６２中に埋め込まれたＣｕ配線パターン６２Ａを露出する、径が０．５μｍ以下、典型的には約０．２５μｍのビアホール６４Ａが、前記ＳｉＮエッチングストッパ膜６５を貫通して形成されており、さらに前記第３層目のＳｉＯ2層間絶縁膜６６には、前記ビアホール６４Ａに対応して、幅が０．２〜１０μｍ程度の配線溝６６Ａが、レジストパターン６７を使ったレジストプロセスにより形成されている。
【００４１】
前記レジストパターン６７を除去した後、図１３（Ｂ）の工程において図１３（Ａ）の構造上に前記配線溝６６Ａおよびビアホール６４Ａの底面および側壁面を覆うように、ＴａＮ障壁層６８がスパッタリングにより形成され、さらに前記障壁層６８上にはＣｕめっきシード層６９が、同じくスパッタリングにより形成される。
【００４２】
次に図１３（Ｃ）の工程において、前記図１３（Ｂ）の構造を、抑止剤と光沢剤とを添加したＣｕめっき液中に浸漬し、前記めっきシード層６９をカソードとして使い、前記Ｃｕめっき液中にめっき電流を通電することにより、前記ビアホール６４ＡをＣｕめっき層７０により充填する。その際、前記ビアホール６４Ａが前記Ｃｕめっき層７０により充填された時点において、前記めっき電流の極性を、好ましくは図１０（Ｂ）で説明したように逆極性パルスを繰り返し供給することにより、反転させる。その結果、前記ビアホール６４Ａに対応した光沢剤の局在化が解消し、再び前記めっきシード層６９をカソードとした電解めっきを継続することにより、前記Ｃｕめっき層７０が前記配線溝６６Ａを充填するように形成される。その際、前記配線溝６６Ａが微細で幅が典型的には０．５μｍ以下である場合には、前記配線溝６６Ａが充填された時点あるいはそれ以降において再び逆極性の電流パルスを供給するようにしてもよい。その結果、図１３（Ｃ）に示すように、前記Ｃｕめっき層７０が前記配線溝６６Ａを充填し、しかも前記配線溝６６Ａに対応した盛り上がりのない構造が得られる。
【００４３】
さらに前記Ｃｕめっき層７０の成長を継続することにより、図１４（Ｄ）に示す構造が得られ、さらに前記層間絶縁膜６６表面のＣｕめっき層７０およびバリアメタル層６８を化学機械研磨により除去することにより、図１４（Ｅ）に示す、前記Ｃｕめっき層７０よりなる配線パターン７０Ａを備えた所望の多層配線構造が得られる。
【００４４】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００４５】
要約すると、本発明の特徴は以下のとおりとなる。
【００４６】
（１） 開口を有する絶縁膜が被膜された基板を、抑制剤と促進剤とを含んだ電解めっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液中に一極性の電流を通電する第１の通電工程と、
前記開口が金属めっき層により実質的に充填された時点ないしそれ以降に、前記電流の極性を前記一極性から反転させ、前記電解めっき液中に反対極性の電流を通電する第２の通電工程と、
前記基板を一方の電極として、前記電流の極性を前記反対極性から反転させ、前記電解めっき液中に前記一極性の電流を通電する第３の通電工程とを、順に有することを特徴とする半導体装置の製造方法。
（２） 前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスとして供給することを特徴とする（１）記載の半導体装置の製造方法。
（３） 前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルス状に繰り返し、周期的に供給することを特徴とする（１）記載の半導体装置の製造方法。
（４） 前記第２の通電工程は、前記電解めっき液中に、前記電流を、非対称交流電流として供給することを特徴とする（１）記載の半導体装置の製造方法。
（５） 前記第２の通電工程において、複数有する前記開口のうちない容積が最も小さい開口が前記金属めっき層により実質的に充填された時点で、前記電流の極性を反転させる（１）〜（４）のうち、いすれか一項記載の半導体装置の製造方法。
（６） 基板上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された配線溝と、前記第１の層間絶縁膜中に前記配線溝に対応して形成されたビアホールと、前記配線溝および前記ビアヒールを充填する導体パターンとよりなる多層配線構造を有する半導体装置の製造方法において、
前記第２の層間絶縁膜および前記第１の層間絶縁膜中に、前記配線溝および前記ビアホールをそれぞれ形成する工程と、
前記配線溝および前記ビアホールの側壁面および底面を覆うように、前記第２の層間絶縁膜上に導電性のめっきシード層を形成する工程と、
前記導電性めっきシード層を形成する工程の後、前記基板を、促進剤と抑制剤とを含むめっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液に一極性の電流を通電する第１の通電工程と、
前記配線溝およびビアホールが金属めっき層により実質的に充填された時点、あるいはそれ以降において、前記電流の極性を、前記一極性から反転させる第２の通電工程と、
前記第２の通電工程の後、前記電解めっき液に電流を通電する第３の通電工程と、
前記第２の層間絶縁膜上の金属めっき層を化学機械研磨法により除去し、前記配線溝および前記ビアホールを埋めるように前記導体パターンを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４７】
【発明の効果】
本発明によれば、絶縁膜中に形成された凹部を光沢剤と抑止剤とを添加した電解めっきにより、導電材料により充填する際に、前記凹部が充填された時点でめっき液中に通電される電流の極性を反転させることにより、形成された前記導電材料よりなる電解めっき層のうち前記凹部に対応する領域上における光沢剤の局在化が解消し、その結果、電解めっきをさらに継続した場合に従来生じていた、かかる凹部に対応した領域における電解めっき層の盛り上がりの問題が解消される。本発明では得られる構造が平坦であり、多層配線構造の形成に好適である。
【図面の簡単な説明】
【図１】従来の電解めっき装置の構成を示す図である。
【図２】（Ａ）〜（Ｃ）は、電解めっき法を使った従来の多層配線構造の形成方法を示す図（その１）である。
【図３】（Ｄ）〜（Ｅ）は、電解めっき法を使った従来の多層配線構造の形成方法を示す図（その２）である。
【図４】（Ａ）〜（Ｄ）は、従来の電解めっきで使われている様々な通電モードを示す図である。
【図５】（Ａ），（Ｂ）は、従来の電解めっきで生じる問題点を説明する図である。
【図６】（Ａ），（Ｂ）は、前記図５の問題点を解決するために提案されている別の従来の電解めっき法を説明する図である。
【図７】（Ａ），（Ｂ）は、図６の方法において生じる問題点を説明する図である。
【図８】（Ａ）〜（Ｃ）は、本発明の第１実施例による電解めっき工程を含む半導体装置の製造方法を示す図（その１）である。
【図９】（Ｄ）〜（Ｅ）は、本発明の第１実施例による電解めっき工程を含む半導体装置の製造方法を示す図（その２）である。
【図１０】（Ａ）〜（Ｃ）は、本発明の第１実施例で使われる電解めっき電流の例を示す図である。
【図１１】本発明の第１実施例による電解めっき層の盛り上がり抑制効果を示す図である。
【図１２】（Ａ），（Ｂ）は、時間計測に基づく電解めっき電流の極性反転タイミングを決定する原理を示す図である。
【図１３】（Ａ）〜（Ｃ）は、本発明の第２実施例による、多層配線構造を有する半導体装置の製造方法を示す図（その１）である。
【図１４】（Ｅ）〜（Ｆ）は、本発明の第２実施例による、多層配線構造を有する半導体装置の製造方法を示す図（その２）である。
【符号の説明】
１１ めっき液溜
１１Ａ チラー
１１Ｂ ヒータ
１１Ｃ フィルタ
１１Ｄ 循環ポンプ
１２ めっき浴
１２Ａ アノード電極
１２Ｂ カソード電極
１３ 基板
１３Ａ 基板ホルダ
１４Ａ パルス発生器
１４Ｂ 電源
２１，４１，６１ 基板
２２，４２、６２，６４，６６ 層間絶縁膜
２２Ａ，４２Ａ，６４Ａ ビアホール
２３，４３，６８ バリアメタル層
２４，４４．６９ Ｃｕシード層
２５，４５，７０ Ｃｕめっき層
２５Ａ，６２Ａ，７０Ａ Ｃｕ配線パターン
２５Ｘ ボイド
６３，６５ エッチングストッパ
６６Ａ 配線溝
６７ レジストパターン
【発明の属する技術分野】
本発明は一般に半導体装置に関し、特にＣｕ配線パターンを備えた半導体装置およびその製造方法に関する。
【０００２】
半導体装置の微細化が進むにつれて、大規模集積回路を構成する半導体基板上に形成される半導体装置の数は莫大なものになりつつある。このような集積密度の高い高速半導体装置では、半導体基板上に形成された半導体装置を相互に接続する配線パターンも非常に複雑なものになっており、またその総延長も非常に長くなっている。これに伴い、今日の先端的な大規模集積回路装置では、配線パターンの寄生抵抗あるいは寄生容量に起因する信号の遅延が無視できなくなっており、このため従来より配線パターンとして使われていたＡｌあるいはＡｌ合金の代わりに、より低抵抗のＣｕを使うことが行われている。
【０００３】
また、このように複雑な配線パターンは、従来のように単一の配線層により形成することは困難で、このため今日の大規模集積回路装置では、一の配線パターンを層間絶縁膜で覆い、かかる層間絶縁膜上に次の配線パターンを形成し、さらにこれを次の層間絶縁膜で覆う構成を繰り返す、いわゆる多層配線構造が使われるようになっている。特にかかる多層配線構造においてＣｕ配線パターンを使う場合には、Ｃｕ層のドライエッチング技術が現状では確立されていないため、あらかじめ層間絶縁膜中に配線溝あるいはコンタクトホールを先に形成しておき、これをＣｕ層で埋めた後、層間絶縁膜上に残留しているＣｕ層を化学機械研磨（ＣＭＰ）法により研磨・除去する、いわゆるダマシン法、あるいはデュアルダマシン法が使われている。
【従来の技術】
従来より、かかる層間絶縁膜中に形成された配線溝あるいはコンタクトホールをＣｕ層により埋める際に、Ｃｕ層をＣＶＤ法あるいはスパッタリフロー法により、あるいは電解めっき法により形成することが行われているが、特に電解めっき法は低い製造費用で効率よく溝をＣｕ層により埋め込むことが可能であるため、半導体装置の量産方法として有力な候補であると考えられる。
【０００４】
図１は、従来よりＣｕ配線層の形成に使われている電解めっき装置の構成を示す。
【０００５】
図１を参照するに、めっき液溜１１中に保持された、典型的には硫酸銅水溶液よりなるＣｕのめっき液は、チラー１１Ａおよびヒータ１１Ｂにより温度制御され、フィルタ１１Ｃを通過した後循環ポンプ１１Ｄにより、めっき浴１２に供給される。
【０００６】
めっき浴１２中にはアノード電極１２Ａがめっき液中に水没した状態で保持されており、まためっき液水面近傍には、基板１３を保持する基板ホルダ１３Ａが、前記基板１３が前記めっき液中に水没するように保持されている。前記基板１３の表面にはカソード電極１２Ｂが設けられており、この状態で、前記アノード電極１２Ａと前記カソード電極１２Ｂとの間にパルス発生器１４Ａにより制御される電源１４Ｂよりパルス電圧を印加することにより、前記基板１３の表面にＣｕ層が堆積させられる。
【０００７】
前記めっき浴１２においてあふれためっき液は、再びめっき液溜１１に戻される。
【０００８】
図２（Ａ）〜図３（Ｅ）は、かかるめっき法によるＣｕ配線層の形成工程を含む、いわゆるダマシン法による多層配線構造の形成工程を示す。
【０００９】
図２（Ａ）を参照するに、Ｓｉ基板２１上に形成された層間絶縁膜２２中には、前記Ｓｉ基板２１を露出するコンタクトホールあるいは配線溝等の凹部２２Ａが形成され、図２（Ｂ）の工程において前記層間絶縁膜２２上に前記凹部２２Ａを覆うように、Ｔｉ等よりなるバリアメタル層２３が、典型的にはスパッタリングにより、前記凹部２２Ａの断面形状に沿って形成される。
【００１０】
次に、図２（Ｃ）の工程において、図２（Ｂ）の構造上にＣｕのシード層２４が、典型的にはスパッタリングにより、前記凹部２２Ａの断面形状に沿って形成され、図３（Ｄ）の工程において前記図１のめっき装置中において、前記Ｃｕシード層２４上にＣｕめっき層２５が、前記バリアメタル層２３およびＣｕシード層２４をカソード電極として成長させられる。
【００１１】
さらに図３（Ｅ）の工程において、前記Ｃｕめっき層２５、その下のＣｕシード層２４、さらにその下のバリアメタル層２３が、前記層間絶縁膜２２上の部分においてＣＭＰ法により研磨・除去され、その結果前記凹部２２Ａを埋めるＣｕ配線パターン２５Ａが得られる。
【００１２】
このような電解めっき法によるＣｕ配線パターン２５Ａの形成工程において、得られるＣｕめっき層２５の厚さを均一化するために、従来より、例えば特開平５−１９５１８３号公報に記載されているように、前記アノード電極１２Ａに印加される電圧を反転、ないし部分的に反転させることが行われていた。
【００１３】
図４（Ａ）は、図１の電解めっき装置において、前記アノード電極１２Ａに正の直流電圧を、所定の電流Ｉｃが前記めっき浴１２において前記めっき液中を前記アノード電極１２Ａからカソード電極１２Ｂに流れるように印加した場合を示す。これに対し、図４（Ｂ）に示すように、前記電流Ｉｃを、持続時間がＴONの定電流パルスが間隔ＴOFFで繰り返されるように印加することにより、あるいは図４（Ｃ）に示すように交互に繰り返し逆電流パルスを印加することにより、さらには図４（Ｄ）に示すように非対称交流電流の形で繰り返し印加することにより、形成されるＣｕめっき層２５の厚さを均一にすることが提案されている。
【００１４】
しかし、このような従来のＣｕめっき層２５の形成方法では、図５（Ａ）に示すようにコンタクトホールあるいは配線溝の上縁部に電界の集中が生じやすく、このため図５（Ｂ）に示すようにかかる電界集中部においてＣｕめっき層２５の成長速度が増大する傾向が生じる。図５（Ｂ）を参照するに、かかる電界集中部においては、Ｃｕめっき層２５が上方のみならず側方にも成長するため、特に前記凹部２２Ａの幅あるいは径が０．５μｍ以下になった場合、前記凹部２２Ａを重点するＣｕ配線パターン２５Ａ中にボイド２５Ｘが形成されやすい。
【００１５】
このため従来より、このような非常に微細なコンタクトホールあるいは配線溝をＣｕめっき層により充填する際に、Ｃｕめっき液中に抑止剤（成長抑制剤）と光沢剤（成長促進剤）を導入し、Ｃｕめっき層２５の成長を制御することが行われている。抑止剤は、例えばポリエチレングリコール（ＰＥＧ）のような鎖状分子構造を有する高分子化合物であり、カソード表面、すなわち基板表面の分極を増大させ、Ｃｕめっき層の成長を抑制する。抑止剤は微細な配線溝やコンタクトホール等の凹部２２Ａ中に進入できないため、層間絶縁膜２２表面近傍に滞留し、このような平坦な領域においてＣｕめっき層２５の成長を抑制する。なお、本文で述べる抑止剤とは、分子量がＰＥＧ等に比較して小さいメチルアミン系化合物等の平滑剤を含むものとする。これに対し、光沢剤はチオ尿酸ナトリウムのような単純な構造のＳを含む化合物であり、核生成を促すと同時に、析出速度を増大させる。かかる光沢剤は前記凹部２２Ａ中に容易に進入し、前記凹部２２Ａ中におけるＣｕめっき層２５の成長を促進する。ＳはＣｕに対して強い親和性を示すことが知られている。
【００１６】
図６（Ａ）〜６（Ｃ）は、このような抑止剤と光沢剤を含むＣｕめっき液を使った、Ｃｕめっき層２５の形成工程を示す。
【００１７】
図６（Ａ）を参照するに、○で模式的に示す抑止剤は層間絶縁膜２２の表面近傍に滞留しており、凹部２２Ａ中には侵入しない。これに対して×で示す光沢剤の方は前記凹部２２Ａを含め、層間絶縁膜２２上に一様に分布しているため、Ｃｕめっき層２５の成長は図６（Ｂ）に示すように前記凹部２２Ａ中において優先的に生じ、得られた構造では、図６（Ｃ）に示すように、前記Ｃｕめっき層２５が、前記凹部２２Ａを、ボイドや欠陥を形成することなく、完全に充填することがわかる。
【発明が解決しようとする課題】
一方、本発明の基礎となる研究において、本発明の発明者は、このようにＣｕめっき液中に抑止剤と光沢剤とを添加した、いわゆるボトムアップ方式の電解めっき法では、前記凹部２２Ａのような層間絶縁膜中の微細な凹部中におけるボイドの形成は抑制することができるものの、形成されるＣｕめっき層２５が、前記凹部２２Ａにおいて成長が促進される結果、図６（Ｃ）に示すように盛り上がってしまい、得られるＣｕめっき層２５の平坦性が失われてしまう問題が生じるのが見出された。このようなＣｕめっき層２５の盛り上がりは、図７（Ａ）に示すように配線パターンあるいはコンタクトホールが密集している領域においては集合して実質的な面積を有する凸部を形成するため、図７（Ｂ）に示すようにこのような凸部が平坦化するようにＣＭＰ工程を行った場合、配線パターンの密度が低い領域、あるいは配線幅の大きい領域においてディッシングおよびエロージョン量の増大が発生してしまう。そこで、このようなディッシングやエロージョンが発生した配線層上に次の層間絶縁膜を形成し、さらにその上に次の配線層を形成することを繰り返すと、多層配線構造中において配線パターンの断線等の問題が発生してしまう。
【００１８】
そこで、本発明は上記の課題を解決した、新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【００１９】
本発明のより具体的な課題は、成長抑制剤と成長促進剤とを含んだＣｕの電解めっき液中において、絶縁膜中に形成された凹部を埋めるようにＣｕめっき層を形成する工程を含む半導体装置の製造方法において、前記凹部におけるＣｕめっき層の盛り上がりを抑制することにある。
【課題を解決するための手段】
本発明は、上記の課題を、
開口を有する絶縁膜が被膜された基板を、抑制剤と促進剤とを含んだ電解めっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液中に一極性の電流を通電する第１の通電工程と、
前記開口が金属めっき層により実質的に充填された時点ないしそれ以降に、前記電流の極性を前記一極性から反転させ、前記電解めっき液中に反対極性の電流を通電する第２の通電工程と、
前記基板を一方の電極として、前記電流の極性を前記反対極性から反転させ、前記電解めっき液中に前記一極性の電流を通電する第３の通電工程とを、順に有し、
前記開口は、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法により、あるいは
基板上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された配線溝と、前記第１の層間絶縁膜中に前記配線溝に対応して形成されたビアホールと、前記配線溝および前記ビアホールを充填する導体パターンとよりなる多層配線構造を有する半導体装置の製造方法において、
前記第２の層間絶縁膜および前記第１の層間絶縁膜中に、前記配線溝および前記ビアホールをそれぞれ形成する工程と、
前記配線溝および前記ビアホールの側壁面および底面を覆うように、前記第２の層間絶縁膜上に導電性のめっきシード層を形成する工程と、
前記導電性めっきシード層を形成する工程の後、前記基板を、促進剤と抑制剤とを含むめっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液に一極性の電流を通電する第１の通電工程と、
前記配線溝およびビアホールが金属めっき層により実質的に充填された時点、あるいはそれ以降において、前記電流の極性を、前記一極性から反転させる第２の通電工程と、
前記第２の通電工程の後、前記電解めっき液に電流を通電する第３の通電工程と、
前記第２の層間絶縁膜上の金属めっき層を化学機械研磨法により除去し、前記配線溝および前記ビアホールを埋めるように前記導体パターンを形成する工程とを含み、
前記配線溝およびビアホールは、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法。
により、解決する。
【００２０】
本発明によれば、電解めっき液中に抑制剤を導入することにより、電界集中に起因して凹部縁辺部において局所的に生じやすい金属めっき層の膜厚の増大を回避することができる。さらに前記電解めっき液中に促進剤を導入することにより、微細な凹部内における金属めっき層の堆積を促進することができる。
【００２１】
その際本発明では、前記微細な凹部が金属めっき層によりおおよそ充填された時点において、前記電解めっき液中に通電されている電流の極性を、それまでの第１の極性から第２の極性に反転させ、前記凹部を充填する金属めっき層の表面をわずかに溶解させる。これに伴い、前記金属めっき層を構成する金属元素に対して高い親和性を有し、その結果前記微細な凹部に対応する領域において前記金属めっき層表面と結合していた促進剤が、前記金属めっき層の溶解と共にめっき液中に分散する。換言すると、かかる電流の極性反転に伴い、前記促進剤の前記金属めっき層表面における局在化が解消する。その結果、再び前記金属めっき層上に電解めっきを再開した場合、もはや前記凹部に対応する領域における局部的な金属めっき層の厚さの増大は生じることがなく、平坦な金属めっき層が得られる。
【００２２】
かかる電解めっき液に通電される電流の極性反転は、前記凹部が充填された時点あるいはそれ以降においてインパルス的に行っても、あるいは周期的に行っても、さらには非対称交流電流の形で行ってもかまわない。特に、基板上に複数の凹部が存在する場合、かかる電解めっき電流の極性反転は、径あるいは幅が最小の凹部が金属めっき層により充填された時点において行うのが好ましい。
【発明の実施の形態】
［第１実施例］
図８（Ａ）〜図９（Ｅ）は、本発明の第１実施例による半導体装置の製造方法を示す。
【００２３】
図８（Ａ）を参照するに、ＭＯＳトランジスタ等の活性素子およびこれに協働する配線パターン、さらに絶縁膜を含む基板４１上には層間絶縁膜４２が形成され、前記層間絶縁膜４２中には溝あるいはビアホールを構成する凹部４２Ａが形成される。典型的な例では、前記凹部４２Ａは幅が０．２から０．５μｍ程度で深さが５００ｎｍ程度のラインアンドスペースパターンを形成する。さらに、前記層間絶縁膜４２上には、前記凹部４２Ａを覆うようにＴａＮ拡散障壁層４３がスパッタリングにより形成されており、さらに前記ＴａＮ層４３上にはＣｕのシード層４４がスパッタリングあるいはＣＶＤ法により、例えば３００ｎｍ程度の厚さに形成される。
【００２４】
図８（Ａ）の状態では、このように形成された基板が、ＰＥＧ等の抑止剤およびチオ尿酸ナトリウムのようなＳを含む光沢剤を添加されたＣｕめっき液中に浸漬される。その際、抑止剤は分子サイズが大きいため微細な凹部４２Ａ中には進入できず層間絶縁膜４２の平坦な表面に対応した、Ｃｕシード層４４の平坦な表面を覆うのに対し、光沢剤は凹部４２Ａ中に進入する。
【００２５】
この状態で前記Ｃｕ電解液中に、前記基板４１をカソードとして、換言すると前記Ｃｕシード層４４をカソードとして通電すると、Ｃｕと光沢剤中のＳとの間の親和性により、図８（Ｂ）に示すように前記凹部４２Ａ中においてＣｕめっき層４５の成長が選択的に生じる。一方、前記Ｃｕシード層４４の平坦な表面部分上においてはＣｕめっき層４５の成長は、供給されたＣｕ量の分（電荷分）だけ成長する。
【００２６】
その結果、図８（Ｃ）に示すように、前記凹部４２ＡがＣｕめっき層４５により実質的に完全に充填され、しかも前記Ｃｕめっき層４５の表面が平坦になった状態が出現する。しかし、この状態においても、前記光沢剤はＣｕとの強い親和性の結果、前記Ｃｕめっき層４５のうち、前記凹部４２Ａに対応する部分に局在しており、この状態で電解めっきを継続すると、先に従来技術で説明したのと同様なＣｕめっき層４５の盛り上がりの問題が生じてしまう。
【００２７】
そこで、本実施例では図８（Ｃ）の状態が出現した時点で、図９（Ｄ）に示すように前記電解液中に通電される電流の極性を反転させ、前記Ｃｕめっき層４５の表面部分をわずかに液中に溶解させる。この工程により、前記Ｃｕめっき層４５上に前記凹部４２Ａに対応して局在化していた光沢剤は、結合していたＣｕ原子と共に、Ｃｕイオンの形で電解液中に分散し、光沢剤の局在化が解消される。
【００２８】
このように、図９（Ｄ）の工程において前記極性の反転がなされた後、図９（Ｅ）の工程において前記電解液中に当初の極性で電流を通電することにより、平坦なＣｕめっき層４５が、一様に成長する。
【００２９】
図１０（Ａ）〜（Ｃ）は、図９（Ｄ）の工程において実行されるめっき電流の極性反転の例を示す。
【００３０】
図１０（Ａ）〜（Ｃ）を参照するに、図１０（Ａ）は、単一の極性反転パルスの形で極性反転を行った場合を、図１０（Ｂ）は、パルス極性反転を繰り返し行った場合を、さらに図１０（Ｃ）は、前記極性反転の際にめっき電流を非対称交流の形で供給した場合を示す。
【００３１】
図１１は、開口部幅がａおよび２ａの凹部をＣｕめっき層で充填する際に、図９（Ｄ）のタイミングにおいて様々な極性反転モードを使った場合の、実測された盛り上がり高さを任意単位で示す図である。ただし図１１中、ａと示してあるのは、開口部幅がａの凹部を充填した場合を、また２ａと示してあるのは、開口部幅が２ａの凹部を充填した場合を示す。
【００３２】
図１１を参照するに、「標準条件」と表記した、めっき電流の極性反転を一切行わない従来の場合には、凹部に対応して前記層４５に対応するＣｕめっき層の実質的な盛り上がりが生じているのがわかる。このうち、開口部幅がａの場合の方が、２ａの場合よりも盛り上がりの程度は大きくなっているのがわかる。これに対し、「条件１」と表記した、図９（Ｄ）のタイミングにおいて極性の反転は行わず、めっき液中に添加される光沢剤と抑止剤の濃度を変化させた場合には、「標準条件」と実質的に同程度の盛り上がりが、Ｃｕめっき層において生じているのがわかる。
【００３３】
一方、図９（Ｄ）のタイミングにおいて、先の図１０（Ａ）に示すような単一の極性反転パルスを１秒間与えた場合（「パルス条件１」）、盛り上がりの程度は多少減少しているのがわかる。一方、この極性反転パルスの長さを５秒間とした場合には（「パルス条件２」）、盛り上がりの程度は標準条件と同程度になってしまう。これに対し、図１０（Ｂ）に示すような極性反転パルスを繰り返し与えた場合には、図１１中に「パルス条件３」あるいは「パルス条件４」で示すように、Ｃｕめっき層の盛り上がりは実質的に減少し、特に開口部幅が２ａの場合には、実質的にゼロになる。ただし、「パルス条件３」においては、持続時間がいずれも１秒間の順極性のパルスと逆極性のパルスを、交互に繰り返し、２０秒間にわたり供給する。これに対し、「パルス条件４」においては、持続時間がいずれも０．５秒間の順極性のパルスと逆極性のパルスを、交互に繰り返し、２０秒間にわたり供給する。
【００３４】
図１１の結果は、特に図９（Ｄ）のタイミングにおいて、図１０（Ｂ）に示すような極性反転パルスを繰り返し印加するのが、Ｃｕめっき層の盛り上がりを抑制するのに特に有効であることを示している。ただし、この現象のメカニズムは、現在のところ解明されていない。
【００３５】
本発明においては、図９（Ｄ）のタイミングの検出は、時間計測により行う。
【００３６】
図１２（Ａ），（Ｂ）は、様々なサイズの凹部をＣｕめっき層により充填する際の、充填の深さと時間の関係を示す。
【００３７】
図１２（Ａ）を参照するに、縦軸は図１２（Ｂ）に定義する、Ｃｕめっき層により部分的に充填された凹部の、層間絶縁膜表面から測った深さ（"Bottom Thickness"）を、また横軸は図１２（Ｂ）に定義する、平坦な層間絶縁膜上で測ったＣｕめっき層の厚さ（"Actual plate thickness"）を表すが、前記平坦な層間絶縁膜上で測ったＣｕめっき層の厚さは、時間に対応する。図１２（Ａ）において、縦軸がゼロの位置が、前記凹部が完全に充填された状態に対応している。
【００３８】
図１２（Ａ）に示すように、縦軸に示す充填の深さは、○，◆，×で示すように充填される凹部のサイズに対応する固有の特性曲線により規定されるため、かかる特性曲線に基づいて、図９（Ｄ）のタイミングをめっき開始時点からの時間により決定することが可能である。
【００３９】
なお、先に図７（Ａ），（Ｂ）に示したような基板上に大きさの異なる複数の凹部ないし開口部が存在する場合には、前記めっき電流の極性を反転させるタイミングを、盛り上がりがもっと顕著に現れる最小寸法の凹部が完全に充填されるタイミングにおおよそ一致するように選ぶのが好ましい。
［第２実施例］
図１３（Ａ）〜図１４（Ｅ）は、本発明をデュアルダマシン法による多層配線構造の形成に適用した、本発明の第２実施例による半導体装置の製造方法を示す。
【００４０】
図１３（Ａ）を参照するに、基板６１上には、Ｃｕ配線パターン６２Ａを保持する第１層目のＳｉＯ2層間絶縁膜６２が約１μｍの厚さに形成されており、前記層間絶縁膜６２は、厚さが約５００ｎｍのＳｉＮエッチングストッパ膜６３を介して、約１μｍの厚さの第２層目のＳｉＯ２層間絶縁膜６４により覆われている。さらに、前記第２層目のＳｉＯ2層間絶縁膜６４は、同じく約５００ｎｍの厚さを有する別のＳｉＮエッチングストッパ膜６５を介して、厚さが約１μｍの第３層目のＳｉＯ2層間絶縁膜６６により覆われている。また、前記第２層目のＳｉＯ2層間絶縁膜６４中には、前記層間絶縁膜６２中に埋め込まれたＣｕ配線パターン６２Ａを露出する、径が０．５μｍ以下、典型的には約０．２５μｍのビアホール６４Ａが、前記ＳｉＮエッチングストッパ膜６５を貫通して形成されており、さらに前記第３層目のＳｉＯ2層間絶縁膜６６には、前記ビアホール６４Ａに対応して、幅が０．２〜１０μｍ程度の配線溝６６Ａが、レジストパターン６７を使ったレジストプロセスにより形成されている。
【００４１】
前記レジストパターン６７を除去した後、図１３（Ｂ）の工程において図１３（Ａ）の構造上に前記配線溝６６Ａおよびビアホール６４Ａの底面および側壁面を覆うように、ＴａＮ障壁層６８がスパッタリングにより形成され、さらに前記障壁層６８上にはＣｕめっきシード層６９が、同じくスパッタリングにより形成される。
【００４２】
次に図１３（Ｃ）の工程において、前記図１３（Ｂ）の構造を、抑止剤と光沢剤とを添加したＣｕめっき液中に浸漬し、前記めっきシード層６９をカソードとして使い、前記Ｃｕめっき液中にめっき電流を通電することにより、前記ビアホール６４ＡをＣｕめっき層７０により充填する。その際、前記ビアホール６４Ａが前記Ｃｕめっき層７０により充填された時点において、前記めっき電流の極性を、好ましくは図１０（Ｂ）で説明したように逆極性パルスを繰り返し供給することにより、反転させる。その結果、前記ビアホール６４Ａに対応した光沢剤の局在化が解消し、再び前記めっきシード層６９をカソードとした電解めっきを継続することにより、前記Ｃｕめっき層７０が前記配線溝６６Ａを充填するように形成される。その際、前記配線溝６６Ａが微細で幅が典型的には０．５μｍ以下である場合には、前記配線溝６６Ａが充填された時点あるいはそれ以降において再び逆極性の電流パルスを供給するようにしてもよい。その結果、図１３（Ｃ）に示すように、前記Ｃｕめっき層７０が前記配線溝６６Ａを充填し、しかも前記配線溝６６Ａに対応した盛り上がりのない構造が得られる。
【００４３】
さらに前記Ｃｕめっき層７０の成長を継続することにより、図１４（Ｄ）に示す構造が得られ、さらに前記層間絶縁膜６６表面のＣｕめっき層７０およびバリアメタル層６８を化学機械研磨により除去することにより、図１４（Ｅ）に示す、前記Ｃｕめっき層７０よりなる配線パターン７０Ａを備えた所望の多層配線構造が得られる。
【００４４】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
【００４５】
要約すると、本発明の特徴は以下のとおりとなる。
【００４６】
（１） 開口を有する絶縁膜が被膜された基板を、抑制剤と促進剤とを含んだ電解めっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液中に一極性の電流を通電する第１の通電工程と、
前記開口が金属めっき層により実質的に充填された時点ないしそれ以降に、前記電流の極性を前記一極性から反転させ、前記電解めっき液中に反対極性の電流を通電する第２の通電工程と、
前記基板を一方の電極として、前記電流の極性を前記反対極性から反転させ、前記電解めっき液中に前記一極性の電流を通電する第３の通電工程とを、順に有することを特徴とする半導体装置の製造方法。
（２） 前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスとして供給することを特徴とする（１）記載の半導体装置の製造方法。
（３） 前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルス状に繰り返し、周期的に供給することを特徴とする（１）記載の半導体装置の製造方法。
（４） 前記第２の通電工程は、前記電解めっき液中に、前記電流を、非対称交流電流として供給することを特徴とする（１）記載の半導体装置の製造方法。
（５） 前記第２の通電工程において、複数有する前記開口のうちない容積が最も小さい開口が前記金属めっき層により実質的に充填された時点で、前記電流の極性を反転させる（１）〜（４）のうち、いすれか一項記載の半導体装置の製造方法。
（６） 基板上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された配線溝と、前記第１の層間絶縁膜中に前記配線溝に対応して形成されたビアホールと、前記配線溝および前記ビアヒールを充填する導体パターンとよりなる多層配線構造を有する半導体装置の製造方法において、
前記第２の層間絶縁膜および前記第１の層間絶縁膜中に、前記配線溝および前記ビアホールをそれぞれ形成する工程と、
前記配線溝および前記ビアホールの側壁面および底面を覆うように、前記第２の層間絶縁膜上に導電性のめっきシード層を形成する工程と、
前記導電性めっきシード層を形成する工程の後、前記基板を、促進剤と抑制剤とを含むめっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液に一極性の電流を通電する第１の通電工程と、
前記配線溝およびビアホールが金属めっき層により実質的に充填された時点、あるいはそれ以降において、前記電流の極性を、前記一極性から反転させる第２の通電工程と、
前記第２の通電工程の後、前記電解めっき液に電流を通電する第３の通電工程と、
前記第２の層間絶縁膜上の金属めっき層を化学機械研磨法により除去し、前記配線溝および前記ビアホールを埋めるように前記導体パターンを形成する工程とを含むことを特徴とする半導体装置の製造方法。
【００４７】
【発明の効果】
本発明によれば、絶縁膜中に形成された凹部を光沢剤と抑止剤とを添加した電解めっきにより、導電材料により充填する際に、前記凹部が充填された時点でめっき液中に通電される電流の極性を反転させることにより、形成された前記導電材料よりなる電解めっき層のうち前記凹部に対応する領域上における光沢剤の局在化が解消し、その結果、電解めっきをさらに継続した場合に従来生じていた、かかる凹部に対応した領域における電解めっき層の盛り上がりの問題が解消される。本発明では得られる構造が平坦であり、多層配線構造の形成に好適である。
【図面の簡単な説明】
【図１】従来の電解めっき装置の構成を示す図である。
【図２】（Ａ）〜（Ｃ）は、電解めっき法を使った従来の多層配線構造の形成方法を示す図（その１）である。
【図３】（Ｄ）〜（Ｅ）は、電解めっき法を使った従来の多層配線構造の形成方法を示す図（その２）である。
【図４】（Ａ）〜（Ｄ）は、従来の電解めっきで使われている様々な通電モードを示す図である。
【図５】（Ａ），（Ｂ）は、従来の電解めっきで生じる問題点を説明する図である。
【図６】（Ａ），（Ｂ）は、前記図５の問題点を解決するために提案されている別の従来の電解めっき法を説明する図である。
【図７】（Ａ），（Ｂ）は、図６の方法において生じる問題点を説明する図である。
【図８】（Ａ）〜（Ｃ）は、本発明の第１実施例による電解めっき工程を含む半導体装置の製造方法を示す図（その１）である。
【図９】（Ｄ）〜（Ｅ）は、本発明の第１実施例による電解めっき工程を含む半導体装置の製造方法を示す図（その２）である。
【図１０】（Ａ）〜（Ｃ）は、本発明の第１実施例で使われる電解めっき電流の例を示す図である。
【図１１】本発明の第１実施例による電解めっき層の盛り上がり抑制効果を示す図である。
【図１２】（Ａ），（Ｂ）は、時間計測に基づく電解めっき電流の極性反転タイミングを決定する原理を示す図である。
【図１３】（Ａ）〜（Ｃ）は、本発明の第２実施例による、多層配線構造を有する半導体装置の製造方法を示す図（その１）である。
【図１４】（Ｅ）〜（Ｆ）は、本発明の第２実施例による、多層配線構造を有する半導体装置の製造方法を示す図（その２）である。
【符号の説明】
１１ めっき液溜
１１Ａ チラー
１１Ｂ ヒータ
１１Ｃ フィルタ
１１Ｄ 循環ポンプ
１２ めっき浴
１２Ａ アノード電極
１２Ｂ カソード電極
１３ 基板
１３Ａ 基板ホルダ
１４Ａ パルス発生器
１４Ｂ 電源
２１，４１，６１ 基板
２２，４２、６２，６４，６６ 層間絶縁膜
２２Ａ，４２Ａ，６４Ａ ビアホール
２３，４３，６８ バリアメタル層
２４，４４．６９ Ｃｕシード層
２５，４５，７０ Ｃｕめっき層
２５Ａ，６２Ａ，７０Ａ Ｃｕ配線パターン
２５Ｘ ボイド
６３，６５ エッチングストッパ
６６Ａ 配線溝
６７ レジストパターン
Claims (3)
- 開口を有する絶縁膜が被膜された基板を、抑制剤と促進剤とを含んだ電解めっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液中に一極性の電流を通電する第１の通電工程と、
前記開口が金属めっき層により実質的に充填された時点ないしそれ以降に、前記電流の極性を前記一極性から反転させ、前記電解めっき液中に反対極性の電流を通電する第２の通電工程と、
前記基板を一方の電極として、前記電流の極性を前記反対極性から反転させ、前記電解めっき液中に前記一極性の電流を通電する第３の通電工程とを、順に有し、
前記開口は、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法。 - 前記第２の通電工程において、複数有する前記開口のうち内容積が最も小さい開口が前記金属めっき層により充填された時点で、前記電流の極性を反転させる請求項１〜３のうち、いずれか一項記載の半導体装置の製造方法。
- 基板上に第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された配線溝と、前記第１の層間絶縁膜中に前記配線溝に対応して形成されたビアホールと、前記配線溝および前記ビアホールを充填する導体パターンとよりなる多層配線構造を有する半導体装置の製造方法において、
前記第２の層間絶縁膜および前記第１の層間絶縁膜中に、前記配線溝および前記ビアホールをそれぞれ形成する工程と、
前記配線溝および前記ビアホールの側壁面および底面を覆うように、前記第２の層間絶縁膜上に導電性のめっきシード層を形成する工程と、
前記導電性めっきシード層を形成する工程の後、前記基板を、促進剤と抑制剤とを含むめっき液中に浸漬する工程と、
前記基板を一方の電極として、前記電解めっき液に一極性の電流を通電する第１の通電工程と、
前記配線溝およびビアホールが金属めっき層により実質的に充填された時点、あるいはそれ以降において、前記電流の極性を、前記一極性から反転させる第２の通電工程と、
前記第２の通電工程の後、前記電解めっき液に電流を通電する第３の通電工程と、
前記第２の層間絶縁膜上の金属めっき層を化学機械研磨法により除去し、前記配線溝および前記ビアホールを埋めるように前記導体パターンを形成する工程とを含み、
前記配線溝およびビアホールは、前記抑制剤が侵入できない大きさであり、
前記第２の通電工程は、前記電解めっき液中に、前記反対極性の電流を、パルスまたは非対称交流電流として供給することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024452A JP4237908B2 (ja) | 2000-02-01 | 2000-02-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000024452A JP4237908B2 (ja) | 2000-02-01 | 2000-02-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217208A JP2001217208A (ja) | 2001-08-10 |
| JP4237908B2 true JP4237908B2 (ja) | 2009-03-11 |
Family
ID=18550436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000024452A Expired - Fee Related JP4237908B2 (ja) | 2000-02-01 | 2000-02-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4237908B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3949652B2 (ja) | 2003-02-17 | 2007-07-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4794135B2 (ja) * | 2004-04-16 | 2011-10-19 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4881591B2 (ja) * | 2005-08-10 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008283123A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2008283124A (ja) * | 2007-05-14 | 2008-11-20 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP5484691B2 (ja) * | 2008-05-27 | 2014-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5191331B2 (ja) * | 2008-09-26 | 2013-05-08 | 新日本無線株式会社 | スルーホールフィリング方法 |
| CN114496924B (zh) * | 2022-04-01 | 2022-07-01 | 合肥晶合集成电路股份有限公司 | 半导体器件的形成方法 |
-
2000
- 2000-02-01 JP JP2000024452A patent/JP4237908B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217208A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943112B2 (en) | Defect-free thin and planar film processing | |
| US6534116B2 (en) | Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence | |
| JP3191759B2 (ja) | 半導体装置の製造方法 | |
| US9530653B2 (en) | High speed electroplating metallic conductors | |
| KR101167610B1 (ko) | 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한도금 방법 및 장치 | |
| US6946065B1 (en) | Process for electroplating metal into microscopic recessed features | |
| US6562204B1 (en) | Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers | |
| TW584899B (en) | Planar metal electroprocessing | |
| JP4791593B2 (ja) | 半導体ウェハ上に銅層を形成する方法 | |
| JP2004342750A (ja) | 電子デバイスの製造方法 | |
| US6858121B2 (en) | Method and apparatus for filling low aspect ratio cavities with conductive material at high rate | |
| US7195700B2 (en) | Method of electroplating copper layers with flat topography | |
| JP4237908B2 (ja) | 半導体装置の製造方法 | |
| US7250103B2 (en) | Method and apparatus for eliminating defects and improving uniformity in electrochemically processed conductive layers | |
| TW520407B (en) | Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence | |
| JP4537523B2 (ja) | Ｃｕ系埋込配線のパルスメッキ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |