CN114496924B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN114496924B
CN114496924B CN202210335631.3A CN202210335631A CN114496924B CN 114496924 B CN114496924 B CN 114496924B CN 202210335631 A CN202210335631 A CN 202210335631A CN 114496924 B CN114496924 B CN 114496924B
Authority
CN
China
Prior art keywords
groove
copper
concentration
accelerator
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210335631.3A
Other languages
English (en)
Other versions
CN114496924A (zh
Inventor
周丹玫
胡万春
王松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202210335631.3A priority Critical patent/CN114496924B/zh
Publication of CN114496924A publication Critical patent/CN114496924A/zh
Application granted granted Critical
Publication of CN114496924B publication Critical patent/CN114496924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的形成方法，所述方法中铜沉积包括凹槽底部的沉积步骤、凹槽的填充步骤以至少填满第一凹槽以及平面沉积步骤，且凹槽的填充步骤与凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。本发明开始进行凹槽底部的沉积步骤时先利用加速剂快速完成凹槽底部的铜沉积，后续进行凹槽的填充步骤时，加速剂的浓度降低，抑制剂的浓度升高，以降低凹槽的填充速度，避免凹槽迅速填充导致过电镀的问题，可以减小凹槽填满后表面的凸起高度，后续进行沉积步骤，进一步降低不同区域的电镀铜厚度差异，从而改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的可靠性，延长产品的使用寿命。

Description

半导体器件的形成方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体器件的形成方法。
背景技术
在半导体制造工艺中，通常采用电镀铜工艺进行互连，即先形成凹槽，再在凹槽中电镀铜。电镀铜工艺以底部向上生长的方式填充凹槽，由于使用了加速剂，凹槽底部的生长速率大于侧壁和开口处的生长速率，在填满凹槽的瞬间会出现铜继续冲高生长，最终凹槽区域的铜厚度高于空旷区域的铜厚度，出现过电镀的现象。随着工艺节点的推进，线宽逐渐微缩，过电镀现象越加明显。
由于电镀铜受图案影响，通常在线宽较小、图案密度较大的区域出现明显的过电镀现象，铜膜高低起伏存在很大的差异，往往会增加铜化学机械研磨（CMP）的难度。为了能够完成全面平坦化的目的，在图案密度较大的区域会出现铜残留，容易导致金属线短路。而为了将铜残留的问题解决，进行过研磨，又会导致大块空旷区域出现铜的蝶形凹陷，会导致下一层金属线断路。
对于过电镀现象，目前能够改善的途径是花费高昂成本采用更加先进的有机添加剂，然而改善效果有限，尤其对高密度图案区无法实现很好的改善。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，可以改善电镀铜过电镀现象，优化电镀铜表面的高低起伏状态，改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的使用寿命。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括以下步骤：
提供一衬底，所述衬底上形成有介电层，所述介电层内形成有凹槽，所述凹槽包括第一凹槽与第二凹槽，且所述第一凹槽的深宽比大于所述第二凹槽的深宽比；
形成铜种子层，所述铜种子层覆盖所述凹槽的侧壁及底部；
进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
可选的，所述凹槽的填充步骤包含一次电镀铜工艺。
可选的，所述凹槽底部的沉积步骤所采用的电镀液中，加速剂的浓度为7mL/L~8mL/L，抑制剂的浓度为14mL/L~18mL/L。
可选的，所述凹槽的填充步骤所采用的电镀液中，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L。
可选的，所述平面沉积步骤所采用的电镀液中，加速剂的浓度为0，抑制剂的浓度为0，平整剂的浓度为9mL/L~11mL/L。
可选的，所述凹槽的填充步骤包含多次电镀铜工艺，且每次电镀铜工艺与上一次电镀铜工艺相比，加速剂的浓度降低，抑制剂的浓度升高。
可选的，所述凹槽的填充步骤包含两次电镀铜工艺，分别为第一次电镀铜工艺与第二次电镀铜工艺。
可选的，所述第一次电镀铜工艺所采用的电镀液中，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L。
可选的，所述第二次电镀铜工艺所采用的电镀液中，加速剂的浓度为5mL/L~6mL/L，抑制剂的浓度为16mL/L~20mL/L。
可选的，在形成所述铜种子层之前，还包括：形成阻挡层，所述阻挡层覆盖所述凹槽的侧壁及底部，所述铜种子层覆盖所述阻挡层。
综上所述，本发明提供的半导体器件的形成方法中，形成铜种子层之后，进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。本发明开始进行凹槽底部的沉积步骤时加速剂的浓度比较高，抑制剂的浓度比较低，先利用加速剂快速完成凹槽底部的铜沉积，后续进行凹槽的填充步骤时，加速剂的浓度降低，抑制剂的浓度升高，以降低凹槽的填充速度，避免凹槽迅速填充导致过电镀的问题，可以减小凹槽填满后表面的凸起高度，后续进行平面沉积步骤，可以进一步降低不同区域的电镀铜厚度差异，从而优化电镀铜表面的高低起伏状态，改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的可靠性，延长产品的使用寿命。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是在衬底上形成凹槽之后的结构示意图；
图2是在凹槽内电镀铜之后的结构示意图；
图3是对铜进行平坦化之后的结构示意图；
图4是对铜进行过研磨之后的结构示意图；
图5是本发明一实施例提供的半导体器件的形成方法的流程图；
图6是本发明一实施例提供的在衬底上形成凹槽之后的结构示意图；
图7是本发明一实施例提供的执行凹槽的填充步骤之后的结构示意图；
图8是本发明一实施例提供的执行凹槽底部的沉积步骤之后的结构示意图；
图9是本发明一实施例提供的执行凹槽的填充步骤之后的结构示意图；
图10是本发明一实施例提供的完成平面沉积步骤之后的结构示意图。
图1至图4中：
10-介电层；10a-高密度图案区；10b-低密度图案区；11-凹槽；11a-第一凹槽；11b-第二凹槽；12-铜种子层；13-铜。
图6至图10中：
100-介电层；100a-高密度图案区；100b-低密度图案区；110-凹槽；110a-第一凹槽；110b-第二凹槽；120-铜种子层；130-铜。
具体实施方式
图1是在衬底上形成凹槽之后的结构示意图，图2是在凹槽内电镀铜之后的结构示意图，图3是对铜进行平坦化之后的结构示意图，图4是对铜进行过研磨之后的结构示意图。请参考图1所示，提供一衬底（未图示），所述衬底上形成有介电层10，所述介电层10包含高密度图案区10a和低密度图案区10b。在所述介电层10内形成凹槽11，所述凹槽11包括位于高密度图案区10a的第一凹槽11a和位于低密度图案区10b的第二凹槽11b，所述第二凹槽11b的截面宽度大于所述第一凹槽11a的截面宽度。接着形成铜种子层12，所述铜种子层12覆盖所述凹槽11的侧壁、底部以及所述衬底10的上表面。
接着，请参考图2所示，采用电镀铜工艺在所述凹槽11内填充铜13。在高密度图案区10a内会出现过电镀现象，其铜的厚度要远大于低密度图案区10b内铜的厚度，铜膜高低起伏存在很大的差异。
接着，请参考图3所示，对铜13进行化学机械研磨，由于铜13的厚度存在较大差异，在高密度图案区10a内出现铜残留，会导致金属线短路。
最后，请参考图4所示，为了去除残留的铜13，对铜13进行过研磨，从而导致低密度图案区10b内的第二凹槽11b内出现蝶形凹陷，会导致下一层金属线断路。
发明人经研究发现：之所以会出现过电镀现象，是因为在电镀液中添加了三种添加剂，分别为加速剂、抑制剂和平整剂。加速剂是一种小分子碳氧聚合物，优先聚集在小型凹槽底部，起到加速铜电镀的作用，抑制剂是一种小分子碳硫基化合物，优先聚集在小型凹槽侧壁，起到抑制铜电镀的作用，平整剂是一种大分子苯环碳化合物，聚集在平面铜突出区附近，起到平面上铜平整电镀作用。在电镀铜过程中，在空旷区域和大沟槽区域（或低密度图案区），三种添加剂可以均匀分布因此不会有明显的凸起现象，而在小沟槽区域（或高密度图案区）内加速剂会优先聚集，导致铜的过度生长。因此，主要攻克高密度图案区铜过度生长情况即可改善过电镀问题。
经过进一步研究，发明人提供一种半导体器件的形成方法，包括：提供一衬底，所述衬底上形成有介电层，所述介电层内形成有凹槽，所述凹槽包括第一凹槽与第二凹槽，且所述第一凹槽的深宽比大于所述第二凹槽的深宽比；形成铜种子层，所述铜种子层覆盖所述凹槽的侧壁及底部；进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
本发明开始进行凹槽底部的沉积步骤时加速剂的浓度比较高，抑制剂的浓度比较低，先利用加速剂快速完成凹槽底部的铜沉积，后续进行凹槽的填充步骤时，加速剂的浓度降低，抑制剂的浓度升高，以降低凹槽的填充速度，避免凹槽迅速填充导致过电镀的问题，可以减小凹槽填满后表面的凸起高度，后续进行平面沉积步骤，可以进一步降低不同区域的电镀铜厚度差异，从而优化电镀铜表面的高低起伏状态，改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的可靠性，延长产品的使用寿命。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图5是本发明一实施例提供的半导体器件的形成方法的流程图。
如图5所示，所述半导体器件的形成方法包括以下步骤：
S1：提供一衬底，所述衬底上形成有介电层，所述介电层内形成有凹槽，所述凹槽包括第一凹槽与第二凹槽，且所述第一凹槽的深宽比大于所述第二凹槽的深宽比；
S2：形成铜种子层，所述铜种子层覆盖所述凹槽的侧壁及底部；
S3：进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
图6是本发明一实施例提供的在衬底上形成凹槽之后的结构示意图，图7是本发明一实施例提供的执行凹槽的填充步骤之后的结构示意图，图8是本发明一实施例提供的执行凹槽底部的沉积步骤之后的结构示意图，图9是本发明一实施例提供的执行凹槽的填充步骤之后的结构示意图，图10是本发明一实施例提供的完成平面沉积步骤之后的结构示意图。接下来，将结合图5与图6~图10对本发明一实施例所提供的半导体器件的形成方法进行详细说明。
在步骤S1中，请参照图6所示，提供一衬底（未图示），所述衬底上形成有介电层100，所述介电层100内形成有凹槽110，所述凹槽110包括第一凹槽110a与第二凹槽110b，且所述第一凹槽110a的深宽比大于所述第二凹槽110b的深宽比。
所述衬底的材质可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等，所述衬底还可以为绝缘体上硅或绝缘体上锗等其他类型的衬底。
在所述介电层100内形成凹槽110。具体的，可以在所述介电层100上形成光刻胶层（未图示），对所述光刻胶层进行曝光与显影形成图形化的光刻胶层，以图形化的光刻胶层为掩膜刻蚀所述介电层100，以形成凹槽110，最后去除所述图形化的光刻胶层。
请参考图6所示，本实施例中，所述介电层100包含高密度图案区100a和低密度图案区100b，在所述介电层100内形成的所述凹槽110包含位于高密度图案区100a的第一凹槽110a和位于低密度图案区100b的第二凹槽110b，且所述第一凹槽110a的深宽比大于所述第二凹槽110b的深宽比。当然，并不仅限于此。在其他实施例中，也可以仅在高密度图案区110a内形成所述凹槽，或者，所述介电层并没有区分高密度图案区与低密度图案区，仅在所述介电层上形成一个或多个所述凹槽。需要说明的是，过电镀一般是发生在高密度图案区，或者发生在小型凹槽（深宽比比较大）内，本发明的目的在于改善过电镀，因此实施例中以高密度图案区为例进行说明，实际上只要在填充凹槽时发生有过电镀现象均可以采用本发明所述的方法。
在步骤S2中，请继续参照图6所示，形成铜种子层120，所述铜种子层120覆盖所述凹槽110的侧壁及底部。
所述铜种子层120的材料包括纯铜或铜合金，所述铜合金包括铝铜合金、锰铜合金、银铜合金等，所述铜合金中非铜材料的占比小于10%。采用物理气相沉积法形成所述铜种子层120。本实施例中，所述铜种子层120还覆盖所述介电层100的上表面。
优选的，在形成所述铜种子层120之前，还包括：形成阻挡层（未图示），所述阻挡层覆盖所述凹槽110的侧壁、底部以及所述介电层100的上表面，所述铜种子层120覆盖所述阻挡层。所述阻挡层的材料包括钽（Ta）、氮化钽（TaN）或钴（Co）。其中，Ta材料采用物理气相沉积法形成，TaN材料采用物理气相沉积法形成，Co材料采用化学气相沉积法形成。
在步骤S3中，请参照图10所示，进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽110底部的沉积步骤、所述凹槽110的填充步骤以至少填满所述第一凹槽110a以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽110的填充步骤与所述凹槽110底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
具体的，先进行所述凹槽110底部的沉积步骤，再进行所述凹槽110的填充步骤以至少填满所述第一凹槽110a，如图7所示，最后进行平面沉积步骤，如图10所示。其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽110的填充步骤与所述凹槽110底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
本实施例中，所述凹槽110的填充步骤可以进行多次电镀铜工艺。进行电镀铜工艺的次数可以根据实际沟槽的深宽比或者高密度图案区的大小来确定。并且每次电镀铜工艺与上一次电镀铜工艺相比，电镀液中加速剂的浓度降低，抑制剂的浓度不断升高。即进行第一次电镀铜工艺时，电镀液中加速剂的浓度最高，抑制剂的浓度最低，之后每进行一次电镀铜工艺，电镀液中的加速剂浓度降低一次，抑制剂的浓度升高一次，最后一次电镀铜工艺，电镀液中的加速剂浓度最低，抑制剂的浓度最高。
开始进行所述凹槽110底部的沉积步骤时加速剂的浓度比较高，抑制剂的浓度比较低，先利用加速剂快速完成凹槽110底部的铜沉积，后续进行所述凹槽110的填充步骤时，不断降低加速剂的浓度，升高抑制剂的浓度，以降低凹槽110的填充速度，逐步完成后续凹槽110的填充，避免凹槽110迅速填充导致过电镀的问题，可以减小凹槽110填满后表面的凸起高度。
本实施例中，以所述凹槽110的填充步骤包含一次电镀铜工艺为例进行说明，具体请参考图8~9所示，图8与图9中为了更清楚的展示出凹槽内的铜的变化，其仅示出了一个凹槽110a。
具体的，请参考图8所示，执行所述凹槽底部的沉积步骤，进行一次电镀铜工艺，其所采用的电镀液中，加速剂的浓度为7mL/L~8mL/L，抑制剂的浓度为14mL/L~18mL/L，其中添加剂的浓度单位mL/L，指的是1L电镀原液中含有多少mL的添加剂。优选的，加速剂的浓度为7.5mL/L，抑制剂的浓度为16mL/L。在该电镀铜工艺中，加速剂的浓度比较高（与后续的电镀铜工艺相比），抑制剂的浓度比较低，可以利用加速剂快速完成第一凹槽110a底部的铜沉积。如图8所示，铜130填充部所述第一凹槽110a的底部。
接着，请参考图9所示，执行所述凹槽的填充步骤，进行一次电镀铜工艺，与上一次电镀铜工艺相比，其所采用的电镀液中，加速剂的浓度降低，抑制剂的浓度升高。具体的，在本次电镀铜工艺的电镀液中，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L。优选的，加速剂的浓度为6.5mL/L，抑制剂的浓度为17mL/L。加速剂浓度的降低，抑制剂浓度的升高，使得所述第一凹槽110a的填充速度降低，当完成所述第一凹槽110a的填充时，由于受到部分残留加速剂的影响，所述第一凹槽110a顶部会有凸起，但是由于加速剂浓度的降低，与图2所示相比，所述第一凹槽110a填满后表面的凸起高度得到降低。
所述凹槽110的填充步骤可以包含多次电镀铜工艺，且每次电镀铜工艺与上一次电镀铜工艺相比，加速剂的浓度降低，抑制剂的浓度升高。
在本发明另一实施例中，以所述凹槽的填充步骤包含两次电镀铜工艺为例进行说明，分别为第一次电镀铜工艺与第二次电镀铜工艺。第一次电镀铜工艺可以与上述实施例的相同，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L，第一次电镀铜工艺结束时，所述第一凹槽110a并未被填满，接着继续进行第二次电镀铜工艺。在第二次电镀铜工艺中，加速剂的浓度继续降低，抑制剂的浓度继续升高，所述第一凹槽110a的填充速度进一步降低，当所述第一凹槽110a被填满时，其凸起的高度会进一步降低，即与低密度图案区域的高度差会进一步降低。具体的，在所述第二次电镀铜工艺中，加速剂的浓度为5mL/L~6mL/L，抑制剂的浓度为16mL/L~20mL/L。优选的，加速剂的浓度为5.5mL/L，抑制剂的浓度为18mL/L。
在其他实施例中，所述凹槽的填充步骤包含三次或更多次的电镀铜工艺，并且加速剂与抑制剂的浓度也不限于上述范围。进行电镀铜工艺的次数越多，在后续电镀铜工艺时加速剂的浓度越低，在填满凹槽时受到加速剂的影响就越小，填满凹槽时铜凸起的高度就越小，不同区域电镀铜的厚度差异就会越小。
由于不同的电镀铜工艺中电镀液的浓度不同，因此，不同的电镀铜工艺需要在不同的腔室内进行，进行几次电镀铜工艺则需要几个电镀铜腔室。并且每个腔室都连通单独的电镀液存储箱，每个存储箱内添加剂的浓度都可以调整。
接着采用电镀铜工艺进行平面沉积步骤。在本次电镀铜工艺中，电镀液中加速剂的浓度为0，抑制剂的浓度为0，平整剂的浓度为9mL/L~11mL/L。平整剂的浓度优选为10mL/L。在该步骤中，仅添加平整剂完成平面铜沉积，进一步降低不同区域的电镀铜厚度差异，从而优化电镀铜表面的高低起伏状态。
之后，还包括对铜130进行化学机械研磨。由于电镀铜表面的高低起伏状态得到了改善，从而可以降低化学机械研磨的难度，改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的可靠性，延长产品的使用寿命。
综上所述，本发明提供的一种半导体器件的形成方法中，形成铜种子层之后，进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。本发明开始进行凹槽底部的沉积步骤时加速剂的浓度比较高，抑制剂的浓度比较低，先利用加速剂快速完成凹槽底部的铜沉积，后续进行凹槽的填充步骤时，加速剂的浓度降低，抑制剂的浓度升高，以降低凹槽的填充速度，避免凹槽迅速填充导致过电镀的问题，可以减小凹槽填满后表面的凸起高度，后续进行平面沉积步骤，可以进一步降低不同区域的电镀铜厚度差异，从而优化电镀铜表面的高低起伏状态，改善化学机械研磨出现的铜残留和铜蝶形缺陷，提高产品的可靠性，延长产品的使用寿命。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有介电层，所述介电层内形成有凹槽，所述凹槽包括第一凹槽与第二凹槽，且所述第一凹槽的深宽比大于所述第二凹槽的深宽比；
形成铜种子层，所述铜种子层覆盖所述凹槽的侧壁及底部；
进行电镀铜工艺以分步骤完成铜沉积，所述铜沉积包括所述凹槽底部的沉积步骤、所述凹槽的填充步骤以至少填满所述第一凹槽以及平面沉积步骤，其中，所述铜沉积各步骤的电镀液中的加速剂、抑制剂与平整剂的浓度不同，且所述凹槽的填充步骤与所述凹槽底部的沉积步骤相比，加速剂的浓度降低，抑制剂的浓度升高。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽的填充步骤包含一次电镀铜工艺。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述凹槽底部的沉积步骤所采用的电镀液中，加速剂的浓度为7mL/L~8mL/L，抑制剂的浓度为14mL/L~18mL/L。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述凹槽的填充步骤所采用的电镀液中，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述平面沉积步骤所采用的电镀液中，加速剂的浓度为0，抑制剂的浓度为0，平整剂的浓度为9mL/L~11mL/L。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽的填充步骤包含多次电镀铜工艺，且每次电镀铜工艺与上一次电镀铜工艺相比，加速剂的浓度降低，抑制剂的浓度升高。
7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述凹槽的填充步骤包含两次电镀铜工艺，分别为第一次电镀铜工艺与第二次电镀铜工艺。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于，所述第一次电镀铜工艺所采用的电镀液中，加速剂的浓度为6mL/L~7mL/L，抑制剂的浓度为15mL/L~19mL/L。
9.根据权利要求8所述的半导体器件的形成方法，其特征在于，所述第二次电镀铜工艺所采用的电镀液中，加速剂的浓度为5mL/L~6mL/L，抑制剂的浓度为16mL/L~20mL/L。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述铜种子层之前，还包括：形成阻挡层，所述阻挡层覆盖所述凹槽的侧壁及底部，所述铜种子层覆盖所述阻挡层。
CN202210335631.3A 2022-04-01 2022-04-01 半导体器件的形成方法 Active CN114496924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210335631.3A CN114496924B (zh) 2022-04-01 2022-04-01 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210335631.3A CN114496924B (zh) 2022-04-01 2022-04-01 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN114496924A CN114496924A (zh) 2022-05-13
CN114496924B true CN114496924B (zh) 2022-07-01

Family

ID=81489115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210335631.3A Active CN114496924B (zh) 2022-04-01 2022-04-01 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN114496924B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217208A (ja) * 2000-02-01 2001-08-10 Fujitsu Ltd 半導体装置の製造方法
EP1148156A2 (en) * 2000-04-11 2001-10-24 Shipley Company LLC Copper Electroplating
US6350364B1 (en) * 2000-02-18 2002-02-26 Taiwan Semiconductor Manufacturing Company Method for improvement of planarity of electroplated copper
CN1554113A (zh) * 2001-07-20 2004-12-08 纳托尔公司 平面金属电加工
JP2005333153A (ja) * 2005-06-30 2005-12-02 Toshiba Corp 電子デバイスの製造方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
CN103151334A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 用于制造集成电路器件的电镀方法和由此制造的器件
CN108166030A (zh) * 2017-12-20 2018-06-15 深圳市板明科技有限公司 一种通孔直流电镀填孔药水
CN111312595A (zh) * 2020-03-03 2020-06-19 合肥晶合集成电路有限公司 金属互连层的制作方法
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943112B2 (en) * 2002-07-22 2005-09-13 Asm Nutool, Inc. Defect-free thin and planar film processing
JP3949652B2 (ja) * 2003-02-17 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7208404B2 (en) * 2003-10-16 2007-04-24 Taiwan Semiconductor Manufacturing Company Method to reduce Rs pattern dependence effect
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US20050236181A1 (en) * 2004-04-24 2005-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Novel ECP method for preventing the formation of voids and contamination in vias

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217208A (ja) * 2000-02-01 2001-08-10 Fujitsu Ltd 半導体装置の製造方法
US6350364B1 (en) * 2000-02-18 2002-02-26 Taiwan Semiconductor Manufacturing Company Method for improvement of planarity of electroplated copper
EP1148156A2 (en) * 2000-04-11 2001-10-24 Shipley Company LLC Copper Electroplating
CN1554113A (zh) * 2001-07-20 2004-12-08 纳托尔公司 平面金属电加工
JP2005333153A (ja) * 2005-06-30 2005-12-02 Toshiba Corp 電子デバイスの製造方法
CN102856249A (zh) * 2011-10-12 2013-01-02 上海华力微电子有限公司 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
CN103151334A (zh) * 2011-12-07 2013-06-12 三星电子株式会社 用于制造集成电路器件的电镀方法和由此制造的器件
CN108166030A (zh) * 2017-12-20 2018-06-15 深圳市板明科技有限公司 一种通孔直流电镀填孔药水
CN111312595A (zh) * 2020-03-03 2020-06-19 合肥晶合集成电路有限公司 金属互连层的制作方法
CN111816608A (zh) * 2020-07-09 2020-10-23 电子科技大学 玻璃盲孔加工方法

Also Published As

Publication number Publication date
CN114496924A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US10256186B2 (en) Interconnect structure having subtractive etch feature and damascene feature
US6943112B2 (en) Defect-free thin and planar film processing
US7129165B2 (en) Method and structure to improve reliability of copper interconnects
US6867136B2 (en) Method for electrochemically processing a workpiece
US7208404B2 (en) Method to reduce Rs pattern dependence effect
US10008391B2 (en) Method of forming copper interconnects
US6703712B2 (en) Microelectronic device layer deposited with multiple electrolytes
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
CN102683270B (zh) 半导体器件制造方法以及半导体器件
US6984582B2 (en) Method of making semiconductor device by polishing with intermediate clean polishing
CN114496924B (zh) 半导体器件的形成方法
US7329952B2 (en) Method of fabricating a semiconductor device
JP2002299343A (ja) 半導体装置の製造方法
US20040259348A1 (en) Method of reducing post-CMP defectivity
KR100788352B1 (ko) 반도체 소자의 구리 배선 형성방법
US6903011B2 (en) Displacement method to grow cu overburden
JP4351595B2 (ja) 銅の配線層を形成する方法
US20040238960A1 (en) Interconnect integration
US20040188265A1 (en) Methods for reducing protrusions and within die thickness variations on plated thin film
JP4300179B2 (ja) 半導体装置の製造方法
US20030146512A1 (en) Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
US6984587B2 (en) Integrated polishing and electroless deposition
US20020173140A1 (en) Conductor chemical-mechanical polishing in integrated circuit interconnects
US20080213995A1 (en) Ultrasonic electropolishing of conductive material
KR20200080122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant