JP4351595B2 - 銅の配線層を形成する方法 - Google Patents

銅の配線層を形成する方法 Download PDF

Info

Publication number
JP4351595B2
JP4351595B2 JP2004216092A JP2004216092A JP4351595B2 JP 4351595 B2 JP4351595 B2 JP 4351595B2 JP 2004216092 A JP2004216092 A JP 2004216092A JP 2004216092 A JP2004216092 A JP 2004216092A JP 4351595 B2 JP4351595 B2 JP 4351595B2
Authority
JP
Japan
Prior art keywords
sulfuric acid
plating solution
conductive layer
concentration
agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004216092A
Other languages
English (en)
Other versions
JP2006041036A (ja
Inventor
剛司 神吉
秀樹 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004216092A priority Critical patent/JP4351595B2/ja
Publication of JP2006041036A publication Critical patent/JP2006041036A/ja
Application granted granted Critical
Publication of JP4351595B2 publication Critical patent/JP4351595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Description

本発明は、一般に半導体装置の配線技術に関連し、特に銅の配線層を形成する方法に関する。
従来、半導体装置の配線には、アルミニウムの配線層が広く使用されてきたが、半導体装置の高性能化、高速化、微細化等の観点から、今後の半導体装置の配線に銅の配線層を使用することが有望視されている。しかしながら、銅の配線層は、アルミニウム配線のように、ドライエッチングでパターン形成を行なうことが困難である。このため、銅の配線層は、絶縁性の基板に窪み、トレンチ又は溝を所望の形状に形成し、その窪みの中に銅を充填することによって、作成される。銅の充填は、電解めっき法を用いて行なわれる。この種のめっき法については、特許文献1及び2に開示されている。
特開平11−315385号公報 特開平11−315395号公報
ところで、半導体装置が微細化するにつれて、密集した微細な配線の近くに幅広の配線を設けることがしばしば必要とされる。即ち、異なるアスペクト比を有する溝が比較的近接して形成される。アスペクト比は、例えば、溝の深さと開口の寸法とで定められる。
図1は、密集した微細な配線の近くに幅広の配線を形成する様子を示す。図示されているように、半導体基板には、例えば3μm程度の底部及び0.3μm程度の深さを有する第1の窪みを有する第1領域10と、例えば0.1μm程度のピッチで並び、各々が0.3μm程度の深さを有する複数の第2の窪みを有する第2領域20とが、半導体基板又は層間絶縁膜に形成されている。図1左側には、このような半導体構造に、従来方式で銅の配線層を電解めっき法で成膜した様子が示されている。この場合に、広い開口を有する窪みを含む第1領域10では、窪みに応じた起伏12が導電層にも反映される一方、狭い開口を有する窪みの並ぶ第2領域20では、逆に、第2領域20上に隆起した形状22の導電層が形成されることが知られている。導電層にこのような段差が生じるのは、ボトムアップ法又はオーバーフィリング法と呼ばれるめっき法が採用されることに起因する。ボトムアップ法では、狭く深い溝でも銅を充分に充填することができるように、めっき液に所定の添加剤が導入されている。このような起伏を有する導電層のうち、窪みや溝の形成されていない基準面に積層された導電層(図中、破線で示される高さの面を有する)よりも高度の低い領域は、アンダープレートと呼ばれ、高度の高い領域は、オーバープレートと呼ばれる。ある添加剤をめっき液に添加することで、充填性の優れためっきを行なうことが可能になるが、その反面、オーバプレート及びアンダープレートによる段差が導電層に形成されてしまう。導電層が堆積された後に、例えば化学機械研磨(CMP)により、導電層が研磨され、平坦化され、配線層が形成される。
しかしながら、上記のアンダープレートが過剰に形成されていると、図1右側示されるように、第1領域10における導電層が不適切に窪んで研磨されてしまう虞がある。このような現象は、ディッシング(dishing)として知られており、配線不良を生じさせたり、多層配線構造を有する半導体装置に歪を生じさせること等が懸念される。
このようなディッシングに起因する不都合を回避するため、従来は、銅の導電層が充分に厚く成膜されている。図2左側に示されるように、例えば、銅の配線層が溝の深さの3倍や4倍もの厚さで積層され、その後に平坦化されることで、図2右側に示されるような良好な配線層が形成される。
しかしながら、銅の配線層を厚膜化することは、その分だけ成膜材料を多く必要とすること、めっき工程や研磨工程に長時間を要すること、スループットが悪くなること等の観点から、好都合ではない。
本発明は、上記の問題点に鑑みてなされたものであり、その課題は、少なくとも1つの窪みを有する第1領域と、前記少なくとも1つの窪みのアスペクト比とは異なるアスペクト比を有する窪みが複数個並んだ第2領域とを有する半導体構造に、低コストで銅の配線層を形成する方法を提供することである。
本発明では、
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法が、使用される。
本発明によれば、線幅の異なる2以上の溝を有する半導体構造に、低コストで銅の配線層を形成することができる。
本発明の一態様によれば、線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層が形成され、前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、更に導電層が積層される。めっき工程を2段階に分けて行ない、第1工程では線幅の狭い溝に銅が完全に充填され、第2工程ではアンダープレートを抑制しながら導電層が成膜される。これにより、これにより、密集した複数の微細な配線の近くに幅広の配線を有する銅の配線構造を低コストに形成できる。
本発明の一態様によれば、前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い。第2工程の成膜にてアンダープレートが充分に抑制されるので、導電層の膜厚を従来より薄くしても、以後の平坦化の際にディッシングが生じることを抑制することができる。
本発明の一態様によれば、前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より薄い。また、前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい。更に、前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない。このような添加剤を採用することで、第2工程にてオーバープレート及びアンダープレートを好都合に抑制しながらめっきを行ない、導電層の段差を小さくすることができる。
図3は、本発明の一実施例によるめっき法を行なうための概略的な装置を示す。この装置は、めっきセル302,302”と、第1のめっきタンク304と、コントローラ306と、第1の添加剤タンク308−1,310−1,312−1と、第2のめっきタンク314と、第2の添加剤タンク308−2,310−2,312−2と、アノード316,316”と、電源318,318”とを有する。
めっきセル302,302”には、第1、第2のめっきタンク304,314からのめっき液が蓄えられる。図中のバルブ305,307,315,327付近に描かれている矢印は、めっき液の流れる向きを示す。めっき液の中に基板320を浸し、基板320及びアノード316,316”間に電圧を与えることで、基板320に電解めっきが行なわれる。第1のめっきタンク304中のめっき液には、第1の添加剤タンク又は添加剤供給部308−1,310−1,312−1からの添加剤が導入される。コントローラ306は、めっきタンク304内のめっき液の状態又は成分を監視し、その状態が一定になるように添加剤タンクの各々から供給される添加剤の量を調整する。第1のめっきタンク内のめっき液は、バルブ305及び307を開くことで、めっきセル302に導入され、それらを閉じることで、めっきセル302と第1のめっきタンク304とが分離される。同様に、第2のめっきタンク314中のめっき液には、第2の添加剤タンク308−2,310−2,312−2からの添加剤が導入される。コントローラ306は、めっきタンク314内のめっき液の状態又は成分を監視し、その状態が一定になるように添加剤タンクの各々から供給される添加剤の量を調整する。第2のめっきタンク内のめっき液は、バルブ315及び317を開くことで、めっきセル302”に導入され、それらを閉じることで、めっきセル302”と第2のめっきタンク314とが分離される。
図4は、本実施例による銅の配線層を形成する方法の主な工程図を示す。図4(a)に示されるように、まず、層間絶縁膜40を有する半導体基板320が用意される。簡単のため、層間絶縁膜40の下地は図4に図示されていない。層間絶縁膜40には、例えば3μm程度の底部及び0.3μm程度の深さを有する第1の窪みを有する第1領域10と、例えば0.1μm程度のピッチで並び、各々が0.3μm程度の深さを有する複数の第2の窪みを有する第2領域20とが、半導体基板又は層間絶縁膜に形成されている。このような第1及び第2領域を有する構造の基板に、例えば、スパッタリングにより銅のシード層が成膜される(図示せず)。シード層の成膜された基板320は、図3の電源318に接続され、めっき液に浸され、図4(a)に示されるように、第1及び第2領域上に第1の導電層42が成膜される。説明の便宜上、図4(a)に示される工程は、第1のめっき工程と呼ばれる。この成膜工程は、第2領域の微細な複数の窪みが銅で完全に充填されるまで続けられる。これにより、第2領域20上には、導電層の隆起した形状が形成され、オーバプレートが形成される。また、第1領域10では、アンダープレートが形成される。
図4(a)の工程では、第1のめっきタンク304から与えられるめっき液が、めっきタンク302に供給され、めっき液は、基本浴(VMS:virgin make−up solution)と添加剤より成り、基本浴は、硫酸銅(CuSO)、硫酸(HSO)及び塩酸(HCl)を主成分とする。添加剤は、銅の膜成長を促進する光沢剤(ブライトナー)、銅の膜成長を抑制する抑止剤(ポリマー)、膜を平滑化する平滑剤(レベラー)を主成分とし、これらは単にA剤、B剤及びC剤とも呼ばれる。A剤は、硫黄系化合物である。B剤は、ポリエチレングリコールやポリプロピレングリコールのような重合体である。C剤は、アミン系化合物である。これらの添加剤を基本浴に添加することで、充填性の優れためっきを行なうことが可能になるが、その反面、上述したようなオーバプレート及びアンダープレートによる段差が導電層に形成されてしまう。
図4(b)に示される工程では、第2のめっき工程が行なわれる。次に、バルブ315,317を開くことで、第2のめっきタンク314内のめっき液がめっきセル302”に供給される。後述するように、第2工程におけるめっき液は、第1工程のめっき液のものよりも、薄い硫酸濃度、薄いA剤の添加濃度を有し、より大きな分子量のC剤が採用されている。第1の導電層42上に銅の第2の導電層44が電解めっきにより成膜される。上記のような条件の下に、電解めっきを行なうことで、アンダープレートを小さくすることができる。図5は、図4(b)の工程のみが行なわれた場合に形成される導電層44’と、従来の手法で形成される導電層43とを示す。図5に示されるように、図4(b)の第2工程で成膜される導電層のアンダープレートは、従来の手法で成膜される導電層のものより小さい。
図4(c)に示される工程では、銅の導電層を化学機械研磨(CMP)法によって平滑可することで、銅の配線層が形成される。図4(b)の工程で形成されるアンダープレートは、従来よりも小さいので、従来懸念されていたディッシングが抑制される。
本発明の発明者等は、本願に関する基礎研究において、以下に示されるような測定結果取得し、上記のようなアンダープレートを抑制するのに好都合な銅の成膜法を見出した。以下、好都合な成膜法に関する様々な実験結果が示される。
実験では、(1)基本浴(VMS)に添加されるA剤及びC剤の割合、(2)基本浴に含まれる硫酸の濃度及び(3)C剤の構造が様々に変えられている。
(1)A剤及びC剤の割合
図6は、A剤及びC剤の割合を9種類に変化させた9つの条件を示す図表である。第1工程における添加剤の割合(ml/L)を100%(基準値)としている。第1及び第2工程を通じて、基本浴の銅イオンの濃度は、40g/Lであり、硫酸の濃度は40g/Lであり、塩素イオンの濃度は50ppmである。条件1乃至5は、B剤及びC剤の割合が一定である場合において、A剤の割合が0%乃至200%の範囲内で変えられている。A剤は、銅の成膜を促進する性質を有するので、その割合を減らすことで、オーバープレートを減らせることが期待できる。条件6乃至9では、A剤及びB剤の割合が一定である場合において、C剤の割合が変えられている。C剤は銅の成膜を抑制する性質を有するので、その割合を増やすことで、オーバープレートを減らせることが期待できる。A剤とC剤の割合を変化させ、B剤を一定にしているのは、A剤とC剤がB剤よりも銅の成長に大きく影響を及ぼすことが予想されるからである。
図7は、図6に示される9つの条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。ここで、ボトムアップ率とは、
((溝の底部で成長した膜厚b)−(溝の外側で成長した膜厚a))/(溝の外側で成長した膜厚a)
により定義される量であり、膜厚a,bは、図8に示されるような場所での膜厚である。例えば、第2工程で、溝の内外で同程度に導電層が成膜された場合は、b=aとなり、ボトムアップ率は0(%)である。逆に、溝の中で導電層が、溝の外よりも2倍大きく成膜された場合は、b=2aとなり、ボトムアップ率は100%になる。なお、溝の外側での第1及び第2工程による膜厚合計は、膜厚cとして言及され、以下の数値例では、c=520nm、及びc−a=297nmである。図7では、第1工程で297nmのアンダープレートが形成され、従来の手法で第2工程を行なうと(第1工程と同じ条件で第2のめっきが行なわれた場合)、304nmのアンダープレートが形成される。この場合のボトムアップ率は、−3.9%となり、アンダープレートが却って増えている。図示されているように、条件3や6のアンダープレートが低く、ボトムアップ率も良好であることが分かる。図9は、図7に示されるアンダープレートを縦軸にとった棒グラフを示す。これらの実験結果から、銅の成膜を促進するA剤を少なくすること、及び/又は成膜を抑制するC剤を増やすことが、アンダープレートの抑制等に貢献することが分かる。
(2)硫酸の濃度
図10は、第2工程の硫酸濃度が、20,40及び60(g/L)の場合であって、A,B及びC剤の濃度が図7の条件3,4及び6である場合(比較的効果の大きかったもの)の諸条件を示す。第1工程では、40(g/L)の硫酸濃度のめっき液が使用される。
図11は、図10に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図12は、図11のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、第2工程の硫酸濃度が、第1工程のものと同程度の場合及びそれより薄い場合に、アンダープレートが減少し、ボトムアップ率が向上している。特に、第2工程の硫酸濃度が、第1工程のものより薄い場合であって、条件4に相当するものは、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。
硫酸の濃度が増えると、めっき液中の導電性が良くなり、銅の成膜も促進され、オーバープレートを大きくすることが予想される。逆に、硫酸の濃度が減ると、銅の成膜が抑制され、オーバープレートを抑制することが予想される。一方、銅配線の線幅に依存して、幅の狭い溝の部分ではオーバープレートが生じ、幅の広い溝の部分ではアンダープレートが生じる。従って、オーバープレートを抑制することは、アンダープレートを抑制することにもなる。このような考察から、アンダープレートを抑制する観点からは、硫酸の濃度を薄くするほど好都合であることが予測される。
(3)C剤の構造
以下に示される実験例では、第2工程で使用するめっき液の基本浴に添加されるC剤(アミン系化合物)の分子構造を、C,C,Cの3種類に変化させている。各C剤の分子量は、それぞれ、MC1,MC2,MC3である(MC3<MC1<MC2)。図13は、各種のC剤(C,C,C)の各々について、A,B及びC剤の濃度が、図7の条件3,4及び6である場合の諸条件を示す。C剤は、銅の成膜を抑制する働きを有する。この例で使用される添加剤C,Cの抑制力は、添加剤Cの抑制力より強い。第1工程では、添加剤Cが基本浴に添加される。
図14は、図13に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図15は、図14のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、添加剤Cは、成膜の抑制力が添加剤Cより強いにもかかわらず、アンダープレートやボトムアップ率が悪化している。一方、第2工程におけるC剤の分子量が、第1工程のものより大きい場合(分子量がMC2の場合)に、アンダープレートが減少し、ボトムアップ率が向上している。中でも条件4に関連するものは、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。従って、C剤については、成膜の抑制力の強いものを選ぶよりも、分子量の大きなものを選択した方が、ボトムアップ率等を改善するには好都合であることが分かる。
上述したように、C剤は銅の成膜を抑制するように働く。成膜途中の導電層とめっき液との間には拡散層が形成され、C剤は、その拡散層の中を拡散し、導電層に到達し、成膜を抑制するように作用する。比較的小さな分子量のC剤は、速やかに拡散するので、アンダープレートを促す。分子量の大きなC剤は、その拡散速度が遅いので、アンダープレートを抑制する。
(4)硫酸濃度及びC剤の構造
図16は、第2工程で使用するC剤が、C(分子量MC1)及びC(分子量MC2>MC1)であり、硫酸濃度が20g/Lであって、A,B及びC剤の濃度が図7の条件3,4及び6である場合の諸条件を示す。第1工程では、40g/Lの硫酸濃度を有する基本浴が使用され、その基本浴に分子量MC1のC剤が添加されている。
図17は、図16に示される各種の条件により、第2工程が行なわれることで成膜された導電層のアンダープレート及びボトムアップ率の測定結果を示す。図18は、図17のアンダープレートの測定結果を棒グラフに描いたものである。図示されているように、第1工程のものよりも、第2工程における硫酸濃度が薄く且つC剤の分子量が大きい場合に、アンダープレートが特に小さくなり、ボトムアップ率も大きく向上している。
本実施例によれば、銅のめっき工程を第1工程と第2工程に分け、第2工程で、より薄い硫酸濃度の基本浴を使用し、分子量の大きいC剤をその基本浴に添加することで、銅の導電層のオーバープレート及びアンダープレートを抑制することができる。これにより、めっき工程で成膜する導電層が従来より薄くても、ディッシングを生じさせずに導電層を平坦化することができる。例えば、従来ならば0.3μm程度の溝の3〜4倍の1μm程度の膜厚の導電層を成膜する必要があったが、本実施例によれば、0.5μm程度の膜厚(520nm)、溝の深さの2倍よりも薄い膜厚でも良好な平坦化を行なうことができる。従って、銅の配線層を形成するためのコストが大幅に改善される。
図19及び図20は、本発明の一実施例による銅の配線層を形成する方法を示す。本実施例では、実施例1で説明されたようなめっき法が、半導体装置の多層配線構造に使用される。
図19(a)に示される工程では、層間絶縁膜1902に導電層1904,1906が既に形成されている。層間絶縁膜1902は、半導体基板であってもよい。更に、層間絶縁膜1902上に更なる層間絶縁膜1908が成膜されている。層間絶縁膜1908には、後に銅の配線層を形成する箇所に、ビア(溝、トレンチ、窪み等とも呼ばれる)が形成される。図中右側の第1領域1912には、幅広の開口を有する1つのビアが形成されており、図中左側の第2領域1922には、狭い開口を有する細長い複数のビアが形成される。
図19(b)に示される工程では、構造の全面にバリアメタル1924が成膜される。バリアメタル1924は、例えばタンタルナイトライド(TaN)、チタニウムナイトライド(TiN)、タングステン(W)等のような導電性の材料を使用してもよい。バリアメタル1924は、以後に充填される銅が、層間絶縁膜1908内に拡散することを抑制するためのものである。更に、バリアメタル1924の上に、銅のシード1926が成膜される。シード1926は、めっきを行なう際の電極の一方として機能する。バリアメタル1924やシード1926は、スパッタリング法、CVD法のような当該技術分野で周知の薄膜形成技術を用いて成膜できる。
図19(c)に示される工程では、2段階に分けて行なわれるめっき工程の第1工程が行なわれる。めっき液は、基本浴(VMS)に添加剤(A剤、B剤及びC剤)を添加したものである。この第1工程で、第2領域1922の複数のビアが、銅の導電層1928で完全に充填される。主に添加剤の作用により、第2領域1922にはオーバープレートが生じ、第1領域1912にはアンダープレートが生じる。
図20(d)に示される工程では、めっき工程の第2工程が行なわれる。この場合におけるめっき液は、第1工程のめっき液とは異なる。第2工程で使用されるめっき液の硫酸濃度は第1工程のものより薄い。また、第2工程のめっき液に添加されるC剤の分子量は、第1工程のものより大きい。このようなめっき液でめっきの第2工程が行なわれることで、オーバープレート及びアンダープレートの抑制された導電層1930が、導電層1928上に成膜される。
図20(e)に示される工程では、導電層1928,1930が平坦化される。平坦化は、例えば化学機械研磨(CMP)法を利用することができる。
図20(f)に示される工程では、キャップ層1932が全面に成膜される。キャップ層1932には、シリコンカーバイト(SiC)、SiOC,SiO等の絶縁性材料が使用可能である。本実施例でも、導電層1930のアンダープレートは小さく抑制され、導電層1928,1930の合計膜厚は薄くて済むので、線幅の異なる銅の配線層を低コストで作成することができる。
以下、本発明により教示される手段を例示的に列挙する。
(付記1)
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法。
(付記2)
前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
ことを特徴とする付記1記載の方法。
(付記3)
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度と、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度とが異なる
ことを特徴とする付記1記載の方法。
(付記4)
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より薄い
ことを特徴とする付記1記載の方法。
(付記5)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量と、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が異なる
ことを特徴とする付記1記載の方法。
(付記6)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
ことを特徴とする付記1記載の方法。
(付記7)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量と異なる
ことを特徴とする付記1記載の方法。
(付記8)
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
ことを特徴とする付記1記載の方法。
(付記9)
前記第1工程では、線幅の狭い溝を含む領域に隆起した導電層が形成され、且つ線幅の広い溝に応じて窪んだ形状の導電層が形成される
ことを特徴とする付記1記載の方法。
(付記10)
付記1に記載される銅の配線層を形成する方法を用いてなる半導体装置の製造方法。
広狭異なる幅の配線層の成膜及び平坦化の様子を示す図である。 広狭異なる幅の配線層の成膜及び平坦化の様子を示す図である。 本発明の一実施例によるめっきを行なうための装置を示す図である。 本発明の一実施例によるめっき法を示す工程図である。 図4(b)の工程で形成される導電層と従来法で形成される導電層との相違を示す図である。 実験に使用された添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。 ボトムアップ率に関連する膜厚a,b,cの相互関係を示す図である。 図7に示されるアンダープレートの大きさを棒グラフで示す図である。 実験に使用された硫酸濃度並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。 図11に示されるアンダープレートの大きさを棒グラフで示す図である。 実験に使用されたC剤の種類並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。 図14に示されるアンダープレートの大きさを棒グラフで示す図である。 実験に使用された硫酸濃度、C剤の種類並びに添加剤に含まれるA剤、B剤及びC剤の割合を示す図表である。 各種の添加剤を用いて成膜された導電層のアンダープレート及びボトムアップ率の測定値を示す図表である。 図17に示されるアンダープレートの大きさを棒グラフで示す図である。 本発明の一実施例による多層配線を形成する方法を示す図(その1)である。 本発明の一実施例による多層配線を形成する方法を示す図(その2)である。
符号の説明
10 第1領域; 20 第2領域;
302 めっきセル; 304,314 めっきタンク; 306 コントローラ; 308,310,312 添加剤供給部; 305,307,315,317 バルブ; 318 電源; 320 めっきされる材料;
40 層間絶縁膜; 42,43,44,44’ 導電層;
1902 層間絶縁膜; 1904,1906 配線層; 1908 層間絶縁膜; 1912 第1領域; 1922 第2領域; 1924 バリアメタル; 1926 シード層; 1928,1930 銅の導電層; 1932 キャップ層

Claims (4)

  1. 線幅の異なる2以上の溝を有する半導体構造に銅の配線層を電解めっき法により形成する方法であって、前記電解めっき法で使用されるめっき液は、硫酸銅、硫酸及び塩酸を主成分とする基本浴に、硫黄形化合物を含む光沢剤、重合体を含む抑止剤及びアミン系化合物を含む平滑剤が添加されたものであり、当該方法は、
    前記半導体構造に第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
    前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
    前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
    を有し、前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より濃い
    ことを特徴とする銅の配線層を形成する方法。
  2. 前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
    ことを特徴とする請求項1記載の方法。
  3. 前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
    ことを特徴とする請求項1記載の方法。
  4. 前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
    ことを特徴とする請求項1記載の方法。
JP2004216092A 2004-07-23 2004-07-23 銅の配線層を形成する方法 Expired - Fee Related JP4351595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004216092A JP4351595B2 (ja) 2004-07-23 2004-07-23 銅の配線層を形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004216092A JP4351595B2 (ja) 2004-07-23 2004-07-23 銅の配線層を形成する方法

Publications (2)

Publication Number Publication Date
JP2006041036A JP2006041036A (ja) 2006-02-09
JP4351595B2 true JP4351595B2 (ja) 2009-10-28

Family

ID=35905738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004216092A Expired - Fee Related JP4351595B2 (ja) 2004-07-23 2004-07-23 銅の配線層を形成する方法

Country Status (1)

Country Link
JP (1) JP4351595B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264547A1 (en) * 2007-07-09 2010-10-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing
JP5691253B2 (ja) * 2010-06-10 2015-04-01 富士通株式会社 配線構造の形成方法および配線構造
JP5857615B2 (ja) 2011-10-17 2016-02-10 富士通株式会社 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP2006041036A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
US10546743B2 (en) Advanced interconnect with air gap
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
US8080147B2 (en) Electrolytic plating method and semiconductor device manufacturing method
JP2006519503A (ja) 欠陥のない薄い及び平坦なフィルム加工
US20060252254A1 (en) Filling deep and wide openings with defect-free conductor
WO2003009361A2 (en) Planar metal electroprocessing
KR20130127013A (ko) 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템
CN102364673A (zh) 一种铜互连的形成方法
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
TWI696725B (zh) 用於在反應性金屬膜上電化學沉積金屬的方法(一)
US7268075B2 (en) Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
JP4794135B2 (ja) 半導体装置の製造方法
JP4351595B2 (ja) 銅の配線層を形成する方法
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
JP4536809B2 (ja) 銅めっきされた高アスペクト比のビア、及びその製造する方法
JP5484691B2 (ja) 半導体装置の製造方法および半導体装置
KR100710192B1 (ko) 반도체 소자의 배선 형성방법
JP4300179B2 (ja) 半導体装置の製造方法
JP2003003290A (ja) 集積回路の配線形成用の銅電気めっき液組成物
JP2006165115A (ja) 半導体装置
KR100788352B1 (ko) 반도체 소자의 구리 배선 형성방법
JP5239156B2 (ja) 配線形成方法及び半導体装置
KR20240036450A (ko) 유리관통전극의 선택적 충진 방법
KR20200080122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees