JP4351595B2 - 銅の配線層を形成する方法 - Google Patents
銅の配線層を形成する方法 Download PDFInfo
- Publication number
- JP4351595B2 JP4351595B2 JP2004216092A JP2004216092A JP4351595B2 JP 4351595 B2 JP4351595 B2 JP 4351595B2 JP 2004216092 A JP2004216092 A JP 2004216092A JP 2004216092 A JP2004216092 A JP 2004216092A JP 4351595 B2 JP4351595 B2 JP 4351595B2
- Authority
- JP
- Japan
- Prior art keywords
- sulfuric acid
- plating solution
- conductive layer
- concentration
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating And Plating Baths Therefor (AREA)
Description
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法が、使用される。
図6は、A剤及びC剤の割合を9種類に変化させた9つの条件を示す図表である。第1工程における添加剤の割合(ml/L)を100%(基準値)としている。第1及び第2工程を通じて、基本浴の銅イオンの濃度は、40g/Lであり、硫酸の濃度は40g/Lであり、塩素イオンの濃度は50ppmである。条件1乃至5は、B剤及びC剤の割合が一定である場合において、A剤の割合が0%乃至200%の範囲内で変えられている。A剤は、銅の成膜を促進する性質を有するので、その割合を減らすことで、オーバープレートを減らせることが期待できる。条件6乃至9では、A剤及びB剤の割合が一定である場合において、C剤の割合が変えられている。C剤は銅の成膜を抑制する性質を有するので、その割合を増やすことで、オーバープレートを減らせることが期待できる。A剤とC剤の割合を変化させ、B剤を一定にしているのは、A剤とC剤がB剤よりも銅の成長に大きく影響を及ぼすことが予想されるからである。
((溝の底部で成長した膜厚b)−(溝の外側で成長した膜厚a))/(溝の外側で成長した膜厚a)
により定義される量であり、膜厚a,bは、図8に示されるような場所での膜厚である。例えば、第2工程で、溝の内外で同程度に導電層が成膜された場合は、b=aとなり、ボトムアップ率は0(%)である。逆に、溝の中で導電層が、溝の外よりも2倍大きく成膜された場合は、b=2aとなり、ボトムアップ率は100%になる。なお、溝の外側での第1及び第2工程による膜厚合計は、膜厚cとして言及され、以下の数値例では、c=520nm、及びc−a=297nmである。図7では、第1工程で297nmのアンダープレートが形成され、従来の手法で第2工程を行なうと(第1工程と同じ条件で第2のめっきが行なわれた場合)、304nmのアンダープレートが形成される。この場合のボトムアップ率は、−3.9%となり、アンダープレートが却って増えている。図示されているように、条件3や6のアンダープレートが低く、ボトムアップ率も良好であることが分かる。図9は、図7に示されるアンダープレートを縦軸にとった棒グラフを示す。これらの実験結果から、銅の成膜を促進するA剤を少なくすること、及び/又は成膜を抑制するC剤を増やすことが、アンダープレートの抑制等に貢献することが分かる。
図10は、第2工程の硫酸濃度が、20,40及び60(g/L)の場合であって、A,B及びC剤の濃度が図7の条件3,4及び6である場合(比較的効果の大きかったもの)の諸条件を示す。第1工程では、40(g/L)の硫酸濃度のめっき液が使用される。
以下に示される実験例では、第2工程で使用するめっき液の基本浴に添加されるC剤(アミン系化合物)の分子構造を、C1,C2,C3の3種類に変化させている。各C剤の分子量は、それぞれ、MC1,MC2,MC3である(MC3<MC1<MC2)。図13は、各種のC剤(C1,C2,C3)の各々について、A,B及びC剤の濃度が、図7の条件3,4及び6である場合の諸条件を示す。C剤は、銅の成膜を抑制する働きを有する。この例で使用される添加剤C2,C3の抑制力は、添加剤C1の抑制力より強い。第1工程では、添加剤C1が基本浴に添加される。
図16は、第2工程で使用するC剤が、C1(分子量MC1)及びC2(分子量MC2>MC1)であり、硫酸濃度が20g/Lであって、A,B及びC剤の濃度が図7の条件3,4及び6である場合の諸条件を示す。第1工程では、40g/Lの硫酸濃度を有する基本浴が使用され、その基本浴に分子量MC1のC剤が添加されている。
線幅の異なる2以上の溝を有する半導体構造に、第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有することを特徴とする銅の配線層を形成する方法。
前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度と、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度とが異なる
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より薄い
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量と、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が異なる
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量と異なる
ことを特徴とする付記1記載の方法。
前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
ことを特徴とする付記1記載の方法。
前記第1工程では、線幅の狭い溝を含む領域に隆起した導電層が形成され、且つ線幅の広い溝に応じて窪んだ形状の導電層が形成される
ことを特徴とする付記1記載の方法。
付記1に記載される銅の配線層を形成する方法を用いてなる半導体装置の製造方法。
302 めっきセル; 304,314 めっきタンク; 306 コントローラ; 308,310,312 添加剤供給部; 305,307,315,317 バルブ; 318 電源; 320 めっきされる材料;
40 層間絶縁膜; 42,43,44,44’ 導電層;
1902 層間絶縁膜; 1904,1906 配線層; 1908 層間絶縁膜; 1912 第1領域; 1922 第2領域; 1924 バリアメタル; 1926 シード層; 1928,1930 銅の導電層; 1932 キャップ層
Claims (4)
- 線幅の異なる2以上の溝を有する半導体構造に銅の配線層を電解めっき法により形成する方法であって、前記電解めっき法で使用されるめっき液は、硫酸銅、硫酸及び塩酸を主成分とする基本浴に、硫黄形化合物を含む光沢剤、重合体を含む抑止剤及びアミン系化合物を含む平滑剤が添加されたものであり、当該方法は、
前記半導体構造に第1の硫酸濃度を有するめっき液で銅の導電層を形成する第1工程と、
前記第1の硫酸濃度より薄い第2の硫酸濃度を有するめっき液で、前記導電層上に更に導電層を積層する第2工程と、
前記半導体構造上に成膜された銅の導電層を研磨する研磨工程と
を有し、前記第1の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度が、前記第2の硫酸濃度を有するめっき液に添加される硫黄系化合物の濃度より濃い
ことを特徴とする銅の配線層を形成する方法。 - 前記研磨工程の少なくとも開始時における導電層の合計膜厚が、任意の溝の深さの2倍よりも薄い
ことを特徴とする請求項1記載の方法。 - 前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の分子量より小さい
ことを特徴とする請求項1記載の方法。 - 前記第1の硫酸濃度を有するめっき液に添加されるアミン系化合物の量が、前記第2の硫酸濃度を有するめっき液に添加されるアミン系化合物の量より少ない
ことを特徴とする請求項1記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216092A JP4351595B2 (ja) | 2004-07-23 | 2004-07-23 | 銅の配線層を形成する方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216092A JP4351595B2 (ja) | 2004-07-23 | 2004-07-23 | 銅の配線層を形成する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041036A JP2006041036A (ja) | 2006-02-09 |
JP4351595B2 true JP4351595B2 (ja) | 2009-10-28 |
Family
ID=35905738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004216092A Expired - Fee Related JP4351595B2 (ja) | 2004-07-23 | 2004-07-23 | 銅の配線層を形成する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4351595B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100264547A1 (en) * | 2007-07-09 | 2010-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing |
JP5691253B2 (ja) * | 2010-06-10 | 2015-04-01 | 富士通株式会社 | 配線構造の形成方法および配線構造 |
JP5857615B2 (ja) | 2011-10-17 | 2016-02-10 | 富士通株式会社 | 電子装置およびその製造方法 |
-
2004
- 2004-07-23 JP JP2004216092A patent/JP4351595B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041036A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
US10546743B2 (en) | Advanced interconnect with air gap | |
US7030016B2 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
US8080147B2 (en) | Electrolytic plating method and semiconductor device manufacturing method | |
JP2006519503A (ja) | 欠陥のない薄い及び平坦なフィルム加工 | |
US20060252254A1 (en) | Filling deep and wide openings with defect-free conductor | |
WO2003009361A2 (en) | Planar metal electroprocessing | |
KR20130127013A (ko) | 여분-테이퍼형 전이 비아들을 포함하는 반도체 디바이스의 금속화 시스템 | |
CN102364673A (zh) | 一种铜互连的形成方法 | |
JP6474410B2 (ja) | 電気化学的に不活性なカチオンを含む銅電着浴 | |
TWI696725B (zh) | 用於在反應性金屬膜上電化學沉積金屬的方法(一) | |
US7268075B2 (en) | Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm) | |
JP4794135B2 (ja) | 半導体装置の製造方法 | |
JP4351595B2 (ja) | 銅の配線層を形成する方法 | |
KR20150138086A (ko) | 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 | |
JP4536809B2 (ja) | 銅めっきされた高アスペクト比のビア、及びその製造する方法 | |
JP5484691B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR100710192B1 (ko) | 반도체 소자의 배선 형성방법 | |
JP4300179B2 (ja) | 半導体装置の製造方法 | |
JP2003003290A (ja) | 集積回路の配線形成用の銅電気めっき液組成物 | |
JP2006165115A (ja) | 半導体装置 | |
KR100788352B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
JP5239156B2 (ja) | 配線形成方法及び半導体装置 | |
KR20240036450A (ko) | 유리관통전극의 선택적 충진 방법 | |
KR20200080122A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090714 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090724 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |