KR20240036450A - 유리관통전극의 선택적 충진 방법 - Google Patents
유리관통전극의 선택적 충진 방법 Download PDFInfo
- Publication number
- KR20240036450A KR20240036450A KR1020230094430A KR20230094430A KR20240036450A KR 20240036450 A KR20240036450 A KR 20240036450A KR 1020230094430 A KR1020230094430 A KR 1020230094430A KR 20230094430 A KR20230094430 A KR 20230094430A KR 20240036450 A KR20240036450 A KR 20240036450A
- Authority
- KR
- South Korea
- Prior art keywords
- filling
- glass electrode
- copper
- glass
- forming
- Prior art date
Links
- 239000011521 glass Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 230000000903 blocking effect Effects 0.000 claims abstract description 27
- 238000009713 electroplating Methods 0.000 claims description 17
- RAMYNPGXWWDCAB-UHFFFAOYSA-L methanol;3-[2-methoxy-4-[3-methoxy-4-[4-(4-nitrophenyl)-5-phenyltetrazol-4-ium-2-yl]phenyl]phenyl]-1-(4-nitrophenyl)-5-phenyltetrazol-1-ium;dichloride;hydrate Chemical group O.[Cl-].[Cl-].OC.COC1=CC(C=2C=C(OC)C(=CC=2)N2N=[N+](C(C=3C=CC=CC=3)=N2)C=2C=CC(=CC=2)[N+]([O-])=O)=CC=C1N(N=[N+]1C=2C=CC(=CC=2)[N+]([O-])=O)N=C1C1=CC=CC=C1 RAMYNPGXWWDCAB-UHFFFAOYSA-L 0.000 claims description 17
- 238000007747 plating Methods 0.000 claims description 16
- 239000003112 inhibitor Substances 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000151 deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical group [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 7
- 229910001431 copper ion Inorganic materials 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920001223 polyethylene glycol Polymers 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- LMPMFQXUJXPWSL-UHFFFAOYSA-N 3-(3-sulfopropyldisulfanyl)propane-1-sulfonic acid Chemical compound OS(=O)(=O)CCCSSCCCS(O)(=O)=O LMPMFQXUJXPWSL-UHFFFAOYSA-N 0.000 description 1
- 241000080590 Niso Species 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021607 Silver chloride Inorganic materials 0.000 description 1
- 241000724291 Tobacco streak virus Species 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HKZLPVFGJNLROG-UHFFFAOYSA-M silver monochloride Chemical compound [Cl-].[Ag+] HKZLPVFGJNLROG-UHFFFAOYSA-M 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 유리 기판 상면에 구리 증착이 억제될 수 있는 유리관통전극의 선택적 충진 방법에 대한 것이다.
이를 위하여, 유리 기판에 비아를 형성하는 단계; 상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계; 유리 기판의 상면과 하면에 차단층을 형성하는 단계; 및 상기 비아에 구리를 충진하는 단계를 포함하는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법을 제공한다.
본 발명에 의하면 구리 충진 후 오버버든이 현저히 감소되므로, 이를 제거하기 위한 공정의 부담이 줄어드는 효과가 있다.
이를 위하여, 유리 기판에 비아를 형성하는 단계; 상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계; 유리 기판의 상면과 하면에 차단층을 형성하는 단계; 및 상기 비아에 구리를 충진하는 단계를 포함하는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법을 제공한다.
본 발명에 의하면 구리 충진 후 오버버든이 현저히 감소되므로, 이를 제거하기 위한 공정의 부담이 줄어드는 효과가 있다.
Description
본 발명은 유리관통전극 충진 방법에 대한 것이며, 보다 구체적으로는 유리 기판 상면에 구리 증착이 억제될 수 있는 유리관통전극의 선택적 충진 방법에 대한 것이다.
반도체 소자의 고집적화에 따라, 소자들의 2차원적인 평행연결을 넘어 면적당 소자의 수를 늘릴 수 있는 3차원 칩 스태킹이 이루어지고 있으며, 그 결과 반도체 소자의 크기와 무게의 감소, 성능의 향상, 공정비용의 절감 등 여러 이점을 얻을 수 있다.
이를 위해 여러 기판을 수직으로 연결하는 방법이 개발되었으며, 그 중 TSV (Through-Silicon-Via)의 경우, 실리콘 웨이퍼를 수직으로 연결하여 반도체 공정 분야에 널리 사용되고 있다.
한편, 최근에는 TSV의 내열 특성과, 절연 특성, 팽창 문제 등을 개선하기 위해 유리관통전극(TGV, Through-Glass-Via)이 각광받고 있다. 이러한 유리관통전극을 충진하여 인터커넥션(interconnection)으로 활용하기 위해서 구리 도금이 사용되고 있다. 현재 유리관통전극을 형성하기 위해서는 도 9에 나타난 것과 같이 유리기판에 대해 레이저 조사로 유리의 물성을 변형시키고 HF로 식각하여 비아를 형성한 뒤 시드층을 증착하고 구리를 충진하는 방식을 사용하고 있다.
그러나 충진 공정에서 구리는 도면에 나타난 것과 같이 비아(via) 뿐만 아니라 상부와 하부에도 증착되어 오버버든(overburden)을 형성하기 때문에 이를 제거하기 위한 CMP(Chemical-Mechanical Planarization) 공정의 부담이 생기는 문제가 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 유리 기판 상면에 구리 증착이 억제될 수 있어 이를 제거하기 위한 공정을 감경할 수 있는 유리관통전극의 선택적 충진 방법을 제공하기 위한 것이다.
또한 본 발명은 보이드 등의 결함 없이 유리관통전극을 충진하기 위한 유리관통전극의 선택적 충진 방법을 제공하기 위한 것이다.
상기 과제를 해결하기 위해 본 발명에서는 아래와 단계로 이루어지는 유리관통전극의 선택적 충진 방법을 제공한다.
유리 기판에 비아를 형성하는 단계;
상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계;
유리 기판의 상면과 하면에 차단층을 형성하는 단계;
상기 비아에 구리를 충진하는 단계.
본 발명에서는 유리 기판 상면에 구리 증착이 이루어지지 않게 하기 위해 차단층(blocking layer)을 증착한다. 이러한 차단층 형성에 따라, 이후 공정에서 유리 기판 상면 및 하면에의 불필요한 구리 증착, 즉 오버버든(overburden) 형성이 방지된다.
본 발명에 따른 선택적 충진 방법에서는 먼저 유리 기판을 준비하고 기판에 비아를 형성한다. 비아는 레이저 에칭으로 형성될 수 있다.
다음으로, 비아 및 기판 표면에 시드층을 형성한다. 시드층은 무전해도금으로 이루어지는 것이 바람직하다. 시드층의 재질로는 니켈, 주석, 팔라듐 등이 바람직하다.
시드층 형성 뒤에는 차단층을 형성한다. 차단층으로서는 예를 들어 구리가 잘 증착되지 않는 산화물이 바람직하다. 차단층은 예를 들어 스퍼터링으로 형성될 수 있다.
이 상태에서, 전해도금에 의해 비아 내부를 구리로 충진한다. 이때, 구리는 비아 내부에만 채워지고 기판 상면과 하면에는 잘 도금되지 않는다. 즉 구리는 비아에만 선택적으로 충진되고, 그 결과 오버버든이 억제된다.
한편, 본 발명에서는 오버버든 형성 방지를 위해 전해도금 시 억제제(suppressor)를 전해도금액에 첨가하여 차단층 없이도 오버버든을 감소시킬 수도 있다. 이를 위해 아래와 같은 단계로 이루어지는 유리관통전극의 선택적 충진 방법을 제공한다.
유리 기판에 비아를 형성하는 단계;
상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계;
억제제를 포함하는 도금액을 준비하는 단계; 및
상기 도금액에서 전해도금에 의해 상기 비아에 구리를 충진하는 단계.
억제제는 환원제로 작용하여 구리 이온의 증착을 방해하고, 또한 표면에 구리 이온이 침착되는 것을 방지하는 장벽을 형성하여 오버버든 형성이 더욱 억제된다. 억제제로서는 NTBC가 바람직하다.
한편, 도금 시에는 일반적으로 첨가되는 가속제에 의해 비아 내에 보이드가 형성될 수 있다. 이러한 문제를 해결하기 위해 본 발명에서는 전류 인가를 펄스-역펄스(PRC, pulse reverse current) 공정으로 진행함으로써 오버버든 형성을 방지하면서 보이드 형성도 방지할 수 있다.
본 발명에 따르면 현재 TSV를 대체하기 위한 유리관통전극에서 기판 상면에의 구리 충진, 즉 오버버든과 같은 결함 없이 비아 내부에만 선택적으로 구리 충진이 가능하다. 따라서 기판 상면의 구리를 제거하기 위한 공정의 부담이 적어진다.
또한 본 발명에 따르면, 보이드와 같은 결함이 없이 균일한 비아 내부 충전이 가능하다.
도 1은 본 발명에 따른 유리관통전극의 선택적 충진 방법의 공정 흐름을 나타내는 모식도이다.
도 2는 본 발명의 제1실시예에 따라 증착된 산화물의 나타내는 전자현미경 사진이다.
도 3은 본 발명의 실시예에 따른 유리관통전극의 선택적 충진 방법에 사용되는 장치를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 제1실시예에 따른 펄스-역펄스 도금에서 시간과 전류의 관계를 나타내는 그래프이다.
도 5는 본 발명의 제1실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 6은 비교예에 따라 차단층 없이 유리관통전극의 비아를 충진한 결과를 나타내는 전자현미경 사진이다.
도 7은 본 발명의 제2실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 8은 본 발명의 제3실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 9는 종래 기술에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 2는 본 발명의 제1실시예에 따라 증착된 산화물의 나타내는 전자현미경 사진이다.
도 3은 본 발명의 실시예에 따른 유리관통전극의 선택적 충진 방법에 사용되는 장치를 개략적으로 나타내는 도면이다.
도 4는 본 발명의 제1실시예에 따른 펄스-역펄스 도금에서 시간과 전류의 관계를 나타내는 그래프이다.
도 5는 본 발명의 제1실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 6은 비교예에 따라 차단층 없이 유리관통전극의 비아를 충진한 결과를 나타내는 전자현미경 사진이다.
도 7은 본 발명의 제2실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 8은 본 발명의 제3실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
도 9는 종래 기술에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명에 따른 유리관통전극의 선택적 충진 방법의 공정 흐름을 나타내는 모식도이다.
전체적인 공정은, 먼저 기판에 비아를 형성한 뒤, 기판 표면과 비아에 시드층을 형성하고, 이어서 기판의 상면과 하면에 차단층을 형성하고, 다음으로 전해도금으로 구리 충진을 수행하는 순서로 진행된다.
이하 도면을 참고하여 본 발명의 제1실시예에 따른 각 공정을 상술한다.
먼저 유리 기판에 비아를 형성하였다. 비아는 레이저 에칭으로 형성하였다. 이때, 비아의 내벽은 레이저 가공 과정에서 표면이 거칠게 되어 이후 시드층 증착에 유리하게 된다. 형성된 비아의 규격은 상단 폭은 110um이고 중심의 폭은 55um이며 깊이는 410um이었다.
다음으로, 비아에 시드층을 형성하였다. 시드층은 니켈을 무전해도금으로 증착하였다. 증착은 NiSO4·6H2O 25g/L, NaH2PO2·H2O 15g/L, Na3C6H5O7·2H2O 5g/L, NH4Cl 50g/L를 포함하는 용액으로 50℃에서 5~8min 동안 이루어졌다. 시드층 형성 물질로서는 니켈 대신 주석이나 팔라듐을 사용할 수도 있다.
이어서, 시드층 위에 구리 오버버든 형성을 방지하기 위한 차단층(blocking layer)을 증착하였다. 차단층은 전기가 통하지 않는 산화물이 바람직한데 본 실시예에서는 특히 다른 산화물에 비해 특히 전기 저항이 높아 바람직한 Y2O3와 SiO2를 증착하였다. ITO 역시도 바람직한 차단층 재료로서 선택될 수 있다.
기판의 상면과 하면 각각에 SiO2층을 먼저 증착하고 이어서 Y2O3층을 증착하였다. 차단층은 Y2O3와 SiO2 중 어느 하나로도 효과가 있다. 그러나 본 실시예에서는 차단층의 밀도를 높여 차단 효과를 높이기 위해 두 가지 다른 물질을 함께 형성하였다. 두 층 모두 스퍼터링에 의해 증착되었다. 스퍼터링은 100W, 20mtorr, Ar gas 25sccm의 조건에서 RF 스퍼터링으로 이루어졌다.
각 산화물층의 두께는 300nm보다 얇을 경우에는 저항이 낮아 효과가 없고, 500nm보다 두꺼울 경우에는 더 이상의 효과 증가는 없고 공정 시간이나 비용 상승의 문제가 있다. 본 실시예에서는 도 2에 도시된 바와 같이 SiO2 501nm, Y2O3는 469nm의 두께로 형성되었다.
차단층을 형성한 뒤에는 전해도금에 의해 비아 내부를 구리로 충진하였다.
전해도금은 도 3에 도시된 시스템에서 이루어졌다. 기준 전극은 Ag/AgCl을 사용하였고 대향 전극으로는 백금을 사용하였다. 전해액은 1M CuSO4, 0.58M H2SO4, 1.9mM HCl 조성을 사용하였다. 이러한 조건에서 작업 전극이 되는 유리기판을 도금조에 넣고 전해도금을 실시하였다. 전해 도금은 12시간 동안 실시하였다.
그리고 오버버든 형성을 추가적으로 방지하기 위해 억제제로서 NTBC(nitrotetrazolium blue chloride monohydrate)를 첨가하였다. NTBC는 50 ppm으로 첨가하였다. NTBC는 환원제로 작용하여 구리 이온의 환원 속도를 늦추고 또한 표면에 구리 이온이 침착되는 것을 방지하는 장벽을 형성하여 구리 증착을 억제한다. 그 결과 오버버든 생성을 억제하는 효과가 있다.
한편, 도금 공정에서는 도금 속도를 촉진하는 가속제로서 SPS(bis(3-sulfopropyl) disulfide)를 함께 사용하며 본 실시예에서도 SPS를 첨가하였는데, 그 경우 비아 내에서 구리 이온의 고갈로 인해 보이드가 형성되는 문제가 발생할 수 있다. 이러한 문제를 해결하기 위해, 본 실시예에서 전류 인가는 펄스-역펄스(PRC, pulse reverse current) 공정으로 이루어졌다.
도 4는 본 발명에 따른 펄스-역펄스 도금에서 시간과 전류의 관계를 나타내는 그래프이다. 펄스-역펄스 도금에서 전류는 주기적으로 정방향과 역방향으로 전환된다. 이 공정을 통해 균일성, 두께 및 접착력이 향상된 금속을 증착할 수 있다. 정지 시간을 제어하여 구리 이온의 이동을 조절하며, 역전류에 의해 비아 안팎의 고르지 않은 증착 부분이 제거될 수 있다.
인가하는 전류의 정방향 펄스는 0.6~1mA/cm2가 바람직한데, 0.6mA/cm2보다 낮을 경우에는 도금 시간의 증가로 최종 공정 시간이 늘어날 수 있다. 또한 1mA/cm2보다 클 경우에는 비아 중심부가 채워지기 전에 입구가 먼저 막혀버려서 보이드가 형성될 수 있다. 본 실시예에서는 정방향 펄스(ip)는 0.806 mA/cm2로 하였고, 역방향 펄스(irev)는 1.61 mA/cm2로 설정하여 인가하였다.
또 정방향 펄스 인가 시간은 50~60분이 바람직한데, 50분보다 짧으면 공정 시간이 늘어나는 문제가 있고, 60분보다 길면 여전히 보이드가 형성될 수 있다. 역방향 펄스 인가 시간은 0.07~0.09분이 바람직한데, 0.07분보다 짧으면 시편 표면의 구리 두께가 두꺼워질 문제가 있고, 0.09분보다 길면 공정 시간이 길어질 문제가 있다. 본 실시예에서는 정방향 펄스 인가 시간(ton)은 60분, 역방향 펄스 전류의 인가 시간(toff)은 0.083분으로 설정하였다.
정방향 펄스 인가 시간에는 구리 이온의 이동에 의해 보이드가 방지되고, 역방향 펄스 인가 시간에는 표면의 불균일한 부분이 제거(strip off)된다.
도 5는 제1실시예에 따라 제조된 유리관통전극의 단면을 나타내는 전자현미경 사진으로서, 산화물 차단층을 형성한 상태에서 펄스-역펄스 도금을 수행한 결과를 나타낸다.
사진으로부터 제1실시예를 통해 형성된 유리관통전극의 오버버든은 단지 2.88um 두께로 얇게 형성되었음을 명확히 확인할 수 있다. 이와 같이 현저히 감소한 오버버든과 차단층은 기계적연마 또는 전해연마 등으로 간단히 제거할 수 있다.
이러한 효과가 종래 기술에 비해 우수함을 확인하기 위해 비교예에 따른 구리 충진을 수행하였다. 즉 비교예에서는 차단층 형성 및 펄스-역펄스 공정 없이 억제제로서 종래에 사용되는 PEG(polyethylene glycol, Mw=8,000g/mol)을 800ppm의 농도로 첨가하고 실시예와 같은 조건에서 전해도금을 진행하였다.
도 6은 비교예에 따라 차단층 없이 유리관통전극의 비아를 충진한 결과를 나타내는 전자현미경 사진이다. 도면에 나타난 것과 같이 기판 표면에 두꺼운 구리 오버버든이 형성되었다. 또한 비아 중심에는 보이드가 형성되었다.
한편, 본 발명의 제2실시예에서는 차단층이 없고 펄스-역펄스 공정이 없는 조건에서 특정 억제제를 사용하여 구리를 충진하였다. 억제제로서 NTBC를 50ppm을 첨가하고 다른 조건은 제1실시예와 같게 하여 전해도금을 진행하였다. NTBC의 첨가량은 30~50ppm이 바람직한데, 30ppm보다 적으면 보이드 억제 효과가 없고, 50ppm을 초과하면 더 이상의 억제 효과가 나타나지 않는다. 본 실시예에서는 50ppm을 첨가하였다.
도 7은 제2실시예에 따라 유리관통전극의 비아를 충진한 결과를 나타내는 전자현미경 사진이다. 비교예에 비해 표면의 오버버든의 두께가 감소하였음을 확인할 수 있다. 따라서 NTBC 첨가만으로도 종래에 비해 오버버든 감소 효과가 있음을 확인하였다. 그러나 제1실시예에서보다는 두껍게 형성되었음을 알 수 있다. 또한 비아 중심에 보이드가 존재함을 확인하였다.
한편, 제3실시예에서는 제2실시예와 마찬가지로 차단층 형성 없이 NTBC를 사용하면서 펄스-역펄스 공정을 적용하는 경우의 결과를 확인하였다. 다른 조건은 제2실시예와 같고, 펄스-역펄스 공정 조건은 제1실시예와 같게 설정하여 전해도금을 진행하였다.
도 8은 제3실시예에 따라 유리관통전극의 비아를 충진한 결과를 나타내는 전자현미경 사진이다. 표면의 오버버든이 약 10.5um로 비교적 얇게 형성되어 있고, 동시에 비아 내부도 보이드가 없이 충진되었음을 알 수 있다. 따라서 NTBC 첨가와 펄스-역펄스 공정을 함께 적용할 경우 오버버든도 감소되면서 비아 충진도 우수하게 이루어짐을 확인하였다. 그러나 여전히 제1실시예에 비해서는 오버버든이 두껍게 형성되었다.
이상으로부터 NTBC를 억제제로서 사용할 경우 오버버든 형성이 감소되며, 펄스-역펄스 공정을 결합할 경우 보이드가 없는 치밀한 충진까지 이루어짐을 알 수 있다. 무엇보다, 차단층을 형성할 경우 오버버든의 억제 효과가 가장 강력하고, 차단층에 더해 NTBC를 억제제로서 사용하고 펄스-역펄스 공정을 적용하면 오버버든 형성이 현저히 줄어듦과 동시에 보이드 없는 치밀한 비아 충진이 이루어짐을 확인하였다.
Claims (15)
- 유리 기판에 비아를 형성하는 단계;
상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계;
유리 기판의 상면과 하면에 차단층을 형성하는 단계; 및
상기 비아에 구리를 충진하는 단계를 포함하는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 1에 있어서,
상기 구리를 충진하는 단계가 전해도금으로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 2에 있어서,
상기 전해도금이 억제제를 첨가하여 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 3에 있어서,
상기 억제제가 NTBC(nitrotetrazolium blue chloride monohydrate)인 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 2에 있어서,
상기 전해도금이 펄스-역펄스 도금으로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 1에 있어서,
상기 차단층을 형성하는 물질이 산화물인 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 6에 있어서,
상기 산화물이 서로 다른 두 가지 물질의 층으로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 1에 있어서,
상기 차단층이 스퍼터링에 의해 형성되는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 1에 있어서,
상기 시드층이 무전해도금에 의해 형성되는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 9에 있어서,
상기 시드층이 니켈로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 유리 기판에 비아를 형성하는 단계;
상기 비아 내벽과 기판 표면에 시드층을 형성하는 단계;
억제제를 포함하는 도금액을 준비하는 단계; 및
상기 도금액에서 전해도금에 의해 상기 비아에 구리를 충진하는 단계를 포함하는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 11에 있어서,
상기 억제제가 NTBC(nitrotetrazolium blue chloride monohydrate)인 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 12에 있어서,
상기 NTBC가 50ppm으로 첨가되는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 11에 있어서,
상기 전해도금이 펄스-역펄스 도금으로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
- 청구항 14에 있어서,
상기 시드층이 니켈로 이루어지는 것을 특징으로 하는 유리관통전극의 선택적 충진 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20220114655 | 2022-09-13 | ||
| KR1020220114655 | 2022-09-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240036450A true KR20240036450A (ko) | 2024-03-20 |
Family
ID=90483348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230094430A KR20240036450A (ko) | 2022-09-13 | 2023-07-20 | 유리관통전극의 선택적 충진 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240036450A (ko) |
-
2023
- 2023-07-20 KR KR1020230094430A patent/KR20240036450A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6867136B2 (en) | Method for electrochemically processing a workpiece | |
| US6824665B2 (en) | Seed layer deposition | |
| US6943112B2 (en) | Defect-free thin and planar film processing | |
| US10804151B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| CN1516895A (zh) | 用于铜互连的阻挡层增强工艺 | |
| TW201448119A (zh) | 於半導體元件中製作互連之方法 | |
| WO2011084666A2 (en) | Superfilled metal contact vias for semiconductor devices | |
| JP6474410B2 (ja) | 電気化学的に不活性なカチオンを含む銅電着浴 | |
| WO2007112768A1 (en) | Process for filling recessed features in a dielectric substrate | |
| JP2001217248A (ja) | 半導体装置の配線形成方法 | |
| KR20150138087A (ko) | 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 | |
| US6703712B2 (en) | Microelectronic device layer deposited with multiple electrolytes | |
| CN102683270B (zh) | 半导体器件制造方法以及半导体器件 | |
| KR20150138086A (ko) | 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 | |
| KR20240036450A (ko) | 유리관통전극의 선택적 충진 방법 | |
| KR101014839B1 (ko) | 3차원 ＳｉＰ의 관통형 비아와 범프의 전기화학적 가공방법 | |
| CN102881647B (zh) | 铜金属覆盖层的制备方法 | |
| CN113629006B (zh) | 形成铜结构的方法 | |
| WO2011018478A1 (en) | Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method | |
| KR100788279B1 (ko) | 구리 무전해 도금에서의 단차평탄화 방법 | |
| CN102938393B (zh) | 铜金属覆盖层的制备方法 | |
| JP7458877B2 (ja) | 電解処理方法及び電解処理装置 | |
| TWI314592B (en) | Copper plating of semiconductor devices using intermediate immersion step | |
| JP2008066328A (ja) | 配線膜の形成方法 | |
| JP4300179B2 (ja) | 半導体装置の製造方法 |