KR20150138087A - 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 - Google Patents

반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 Download PDF

Info

Publication number
KR20150138087A
KR20150138087A KR1020150075838A KR20150075838A KR20150138087A KR 20150138087 A KR20150138087 A KR 20150138087A KR 1020150075838 A KR1020150075838 A KR 1020150075838A KR 20150075838 A KR20150075838 A KR 20150075838A KR 20150138087 A KR20150138087 A KR 20150138087A
Authority
KR
South Korea
Prior art keywords
metal
workpiece
layer
depositing
seed layer
Prior art date
Application number
KR1020150075838A
Other languages
English (en)
Inventor
로이 샤비브
이스마일 티. 에메쉬
디미트리오스 아지리스
서다르 악수
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/292,385 external-priority patent/US20150348826A1/en
Priority claimed from US14/292,426 external-priority patent/US20150348836A1/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150138087A publication Critical patent/KR20150138087A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 개시물의 일 실시예에 따르면, 작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법은, 적어도 하나의 도금 금속 이온을 갖는, 약 6 내지 약 11의 ph 범위의 도금 전해질을 사용하여, 작업물 상에 형성된 시드 층 상에 금속화 층을 전기화학적으로 증착시키는 단계, 및 약 -1v 내지 약 -6v 의 범위의 캐소드 전위를 인가하는 단계를 포함한다. 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층을 포함하고, 배리어 층은 0v 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 0v 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함한다.

Description

반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법{METHOD FOR ELECTROCHEMICALLY DEPOSITING METAL ON A REACTIVE METAL FILM}
관련 출원들에 대한 상호 참조들
본 출원은, 둘 다 2014년 5월 30일에 출원된, 미국 특허 출원 제 14/292426 및 미국 특허 출원 제 14/292385 호의 부분 계속 출원이고, 이에 의해, 상기 미국 출원들의 개시물들은 그 전체가 본원에 명확하게 포함된다.
반도체 디바이스들은, 실리콘 웨이퍼와 같은 반도체 기판 상에 전기 회로들을 형성하는 제조 프로세스들에 의해서 제조된다. 전기 회로들을 형성하기 위해서, 구리(Cu) 피쳐들(features)과 같은 금속 피쳐들이 기판 상에 증착된다. 주변 물질들 내로의 구리 이온들의 확산(diffusion)을 방지하기 위해서 배리어(barrier) 금속 층이 사용될 수 있다. 구리 인터커넥트 도금(interconnect plating)을 용이하게 하기 위해서 시드(seed) 층이 배리어 층 상에 이어서 증착될 수 있다.
전통적인 배리어 층들, 예를 들어, Ta, Ti, TiN, TaN, 등은 약 20 nm의 피쳐 크기에서 자신들의 작업 가능한 한계에 도달할 것으로 예상된다. 전통적인 배리어 층들의 실행 가능한 대안(alternatives)으로서 작은 피쳐들에서 사용하기 위해 최근 몇 해 동안 탐구된 배리어 층들은 망간계(manganese-based) 배리어 층들을 포함한다. 예를 들어, 적합한 배리어 층들은 망간(Mn) 및 질화망간(MnN)을 포함할 수 있다.
다른 금속들(예를 들어, Mn 배리어 물질과 Cu 시드 물질) 간의 접촉 전위 때문에, 시드 물질 배리어의 전극 전위가 시프팅(shift)할 수 있는데, 이는 배리어 용해(dissolution) 및 시드 부식(corrosion)을 초래한다. 따라서, 배리어 용해 및 시드 부식 결과들을 감소시키기 위한 개선된 전기화학 증착 프로세스에 대한 필요가 존재한다. 본 개시물의 실시예들은 이러한 그리고 다른 문제들을 해결하는 것에 관한 것이다.
본 요약은 상세한 설명에서 이하에서 더 설명되는 개념들의 선택을 간략화된 형태로 소개하기 위해 제공된다. 본 요약은 청구된 주제의 주요 특징들을 식별하도록 의도되지 않으며, 또한 청구된 주제의 범위를 결정하는 데에 도움으로서 사용되도록 의도되지 않는다.
본 개시물의 일 실시예에 따르면, 작업물(workpiece) 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법이 제공된다. 방법은, 적어도 하나의 도금 금속 이온을 갖는, 약 6 내지 약 11의 pH 범위의 도금 전해질을 사용하여, 작업물 상에 형성된 시드 층 상에 금속화(metallization) 층을 전기화학적으로 증착시키는 단계, 및 약 -1V 내지 약 -6V 의 범위의 캐소드 전위(cathodic potential)를 인가하는 단계를 포함한다. 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층을 포함하고, 배리어 층은 0V 보다 더 음(negative)의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 0V 보다 더 양(positive)의 표준 전극 전위를 갖는 제 2 금속을 포함한다.
본 개시물의 다른 실시예에 따르면, 작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법이 제공된다. 방법은, 적어도 하나의 도금 금속 이온을 갖는, 약 6 내지 약 11의 pH 범위의 도금 전해질을 사용하여, 작업물 상에 형성된 시드 층 상에 금속화 층을 전기화학적으로 증착시키는 단계, 및 약 -1V 내지 약 -6V 의 범위의 캐소드 전위를 인가하는 단계를 포함한다. 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층 및 배리어 층과 시드 층 사이에 배치된 라이너(liner) 층을 포함하고, 배리어 층은 0V 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 0V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함하고, 그리고 라이너 층은 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함한다. 제 1 금속, 제 2 금속, 및 제 3 금속의 표준 전극 전위들의 평균값과 인가된 캐소드 전위 사이의 차이는 1.0V를 초과한다.
본 개시물의 다른 실시예에 따르면, 마이크로피쳐 작업물이 제공된다. 작업물은 유전체 표면, 유전체 표면 상의 배리어 층 ― 상기 배리어 층은 0V 미만의 표준 전극 전위를 갖는 제 1 금속을 포함함 ―, 200Å 미만의 두께를 갖는, 스택(stack) 상의 시드 층 ― 상기 시드 층은 0V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함함 ―, 배리어 층과 시드 층 사이에 배치된 라이너 층을 포함하고, 라이너 층은, 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함한다. 작업물은 시드 층 상에 벌크(bulk) 금속화 층을 더 포함하고, 벌크 금속화 층은 전기화학적으로 증착된다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 인가된 캐소드 전위와 제 1 및 제 2 금속의 표준 전극 전위들의 평균값 사이의 차이는 1.0V 초과일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 시드 층의 두께는 200Å 미만일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 제 1 금속의 표준 전극 전위는 -0.10V보다 더 음이고, 제 2 금속의 표준 전극 전위는 0.10V보다 더 양일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 도금 전해질에서의 금속 이온 농도는 0.01M 내지 0.25M 의 범위일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 배리어 층은 유전체 층 상의 질화망간 및 망간으로 구성된 그룹으로부터 선택된 금속 또는 금속 화합물을 포함할 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 시드 층은 라이너 층과 시드 층을 포함하는 시드 스택일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 작업물은 배리어 층과 시드 층 사이에 라이너 층을 더 포함하고, 라이너 층은 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함할 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 라이너 층은 루테늄, 코발트, 레늄, 니켈, 탄탈륨, 질화탄탈, 및 질화티탄으로 구성된 그룹으로부터 선택된 적어도 하나의 금속을 포함할 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 시드 층은 구리, 금, 은, 루테늄, 및 이들의 합금들로 구성된 그룹으로부터 선택된 적어도 하나의 금속을 포함할 수 있다.
청구항 제 1 항의 방법에서, 도금 전해질은 에틸렌디아민, 글리신, 구연산염, 타르타르산염, 에틸렌디아민테트라아세트산(ethylenediaminetetraacetic acid; EDTA), 암모니아, 및 요소(urea)로 구성된 그룹으로부터 선택된 적어도 하나의 금속 복합체(complex)를 더 포함할 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 금속화 층을 위한 금속은 구리, 코발트, 니켈, 금, 은, 및 이들의 합금들로 구성된 그룹으로부터 선택될 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 배리어 층의 두께는 1nm 내지 3nm의 범위일 수 있다.
본원에서 설명된 실시예들 중 임의의 실시예에 따르면, 라이너 층의 두께는 5Å 내지 30Å의 범위일 수 있다.
본 발명의 전술한 양태들 및 많은 수반되는 장점들은, 첨부된 도면들과 함께 이해될 때, 다음의 상세한 설명을 참조함으로써 더 용이하게 이해될 것이다:
도 1-3은 본 개시물의 예시적인 실시예의 예시적인 피쳐 전개(feature development) 및 프로세스를 도시하는 일련의 개략도들이고;
도 4-6은 본 개시물의 다른 예시적인 실시예의 예시적인 피쳐 전개 및 프로세스를 도시하는 일련의 개략도들이며;
도 7은 Cu/MnN 스택 필름에 대한 부식도이고;
도 8은, 다양한 전해질들: 첨가제들이 없는, 종래의 농축된(concentrated) ECD 구리 산 케미스트리(copper acid chemistry) 전해질, 첨가제들이 있는, 종래의 농축된 ECD 구리 산 케미스트리 전해질, 첨가제들이 없는, 희석된(diluted) ECD 구리 산 케미스트리 전해질, 및 첨가제들이 있는, 희석된 ECD 구리 산 케미스트리 전해질에 대해서 제공된, 선형 스위프 전압 전류법들(linear sweep voltammetries)의 예시적인 도식도(graphical representation)이며;
도 9는 종래의 ECD 구리 산 케미스트리 전해질 및 희석된 ECD 구리 산 케미스트리 전해질에 대한 MnN 용해(dissolution) 대 전류의 도식도이고;
도 10은 이전에 디자인된 방법들을 사용하여 증착된 피쳐의 TEM 이미지이며;
도 11 및 12는 본 개시물의 실시예들에 따른 방법들을 사용하여 증착된 피쳐들의 TEM 이미지들이고;
도 13은 MnN 배리어 층 및 구리 시드 층을 포함하는 스택에 대한 전극 전위의 도식도이며;
도 14는 Co/MnN 스택형(stacked) 배리어 층 및 구리 시드 층을 포함하는 스택에 대한 전극 전위의 도식도이고;
도 15는 Co/MnN 스택형 배리어 층 및 구리 시드 층을 포함하는 스택에 대한 전극 전위의 도식도이며;
도 16은 다양한 pH 레벨들의, 70Å Cu, 15Å MnN 스택에서의 Cu 용해의 도식도이고;
도 17은 다양한 pH 레벨들의, 70Å Cu, 15Å MnN 스택에서의 MnN 용해의 도식도이며;
도 18은 다양한 pH 레벨들의, 각각 100Å 및 140Å Cu, 15Å MnN 스택에서의 Cu 용해의 도식도이고;
도 19은 다양한 pH 레벨들의, 각각 100Å 및 140Å Cu, 15Å MnN 스택에서의 MnN 용해의 도식도이며;
도 20은 다양한 pH 레벨들의, 각각 180Å 및 250Å Cu, 15Å MnN 스택에서의 Cu 용해의 도식도이고;
도 21은 다양한 pH 레벨들의, 각각 180Å 및 250Å Cu, 15Å MnN 스택에서의 MnN 용해의 도식도이며; 그리고
도 22a-22c는 본 개시물의 실시예들에 따른 예시적인 도금 프로세스 동안의 작업물의 예시들이다.
본 개시물은 마이크로전자 작업물의 피쳐들(특히 다마신(Damascene) 적용예들에서, 예컨대 트렌치들 및 비아들(vias))에서 반응성 금속 배리어 층 및 시드 층의 용해를 감소시키기 위한 방법 및 도금 케미스트리들에 관한 것이다.
본 개시물의 실시예들은, 반도체 웨이퍼들과 같은 작업물들, 작업물들을 프로세싱하기 위한 디바이스들 또는 프로세싱 조립체들, 및 그의 프로세싱 방법들에 관한 것이다. "작업물", "웨이퍼", 및 "반도체 웨이퍼"라는 용어들은, 반도체 웨이퍼들 및 다른 기판들 또는 웨이퍼들, 유리, 마스크, 및 광학 또는 메모리 매체들, MEMS 기판들, 또는, 마이크로-전자, 마이크로-기계, 또는 마이크로전자-기계 디바이스들을 갖는 임의의 다른 작업물을 포함하는, 임의의 편평한 매체들 또는 물품(article)을 의미한다.
본원에서 설명된 방법들은, 트렌치들과 비아들을 포함해서, 작업물들의 피쳐들에서의 금속 또는 금속 합금 증착에서 사용되기 위한 것이다. 본 개시물의 일 실시예에서, 작은 피쳐들, 예를 들어 50nm 미만의 피쳐 임계 치수(critical dimension)를 갖는 피쳐들에서 프로세스가 사용될 수 있다. 그러나, 본원에서 설명된 프로세스들은 임의의 피쳐 크기에 적용 가능하다. 본 출원에서 논의되는 치수 크기들은 피쳐의 정상부 개구부(top opening)에서의 에칭-후(post-etching) 피쳐 치수들일 수 있다. 본 개시물의 일 실시예에서, 다마신 피쳐들은 50nm 미만의 크기를 가질 수 있다. 다른 실시예에서, 다마신 피쳐들은 40nm 미만의 크기를 가질 수 있다. 다른 실시예에서, 다마신 피쳐들은 30nm 미만의 크기를 가질 수 있다.
본원에서 설명된 프로세스들은, 예를 들어, 다마신 적용예들에의, 다양한 형태들의 구리, 코발트, 니켈, 금, 은, 망간, 주석, 알루미늄, 및 합금 증착에 적용될 수 있다. 본원에서 설명된 프로세스들은 또한, 고 종횡비 피쳐들, 예를 들어, 실리콘 관통 비아(TSV) 피쳐들의 비아들에서의 금속 또는 금속 합금 증착을 위해서 변경될 수 있다.
본원에서 사용된 바와 같은 "마이크로-피쳐 작업물" 및 "작업물"이라는 기술적(descriptive) 용어들은, 프로세싱의 주어진 포인트에서 사전에 증착되고 형성된 모든 구조들 및 층들을 포함할 수 있고, 도 1-6에서 도시된 바와 같은 단지 그러한 구조들 및 층들로 제한되는 것은 아니다.
본 출원에서 일반적으로, 금속 증착으로 설명되었지만, "금속"이라는 용어는 또한, 금속 합금들 및 동시-증착된(co-deposited) 금속들을 고려한다. 그러한 금속들, 금속 합금들, 및 동시-증착된 금속들은 시드 층들을 형성하는 데에 또는 피쳐를 완전히 또는 부분적으로 충진(fill)하는 데에 사용될 수 있다. 예시적인 동시-증착된 금속들 및 구리 합금들은 구리 망간 및 구리 알루미늄을 포함할 수 있지만, 이에 제한되지는 않는다. 동시-증착된 금속들 및 금속 합금들의 비-제한적인 예로서, 합금 조성비는 약 0.5% 내지 약 6% 이차 합금 금속의 범위일 수 있다.
도 1-3을 참조하여, 이제, 예시적인 구리 인터커넥트를 형성하기 위한 프로세스가 설명될 것이다. 비-제한적인 예로서, 구리 인터커넥트(20)에서의 일련의 층들은 전형적으로, 유전체 층(22), 배리어 층(28)(도 1 참고), 시드 층(30)(도 2 참고), 구리 충진부(32)(도 3 참고), 및 구리 캡(도시되지 않음)을 포함한다.
금속 인터커넥트들의 종래의 제조는, 유전체 물질 내로의 구리의 확산을 방지하기 위해서, 유전체 물질 상의 배리어 층의 적합한 증착을 포함할 수 있다. 적합한 배리어 층들은, 예를 들어, 티타늄(Ti), 탄탈륨(Ta), 질화티탄(TiN), 질화탄탈(TaN), 등을 포함한다. 배리어 층들은 전형적으로, 구리 또는 구리 합금들을 유전체 물질로부터 격리시키는 데에 사용된다. 최근에는, 망간(Mn) 및 질화망간(MnN)과 같은, Mn-계(Mn-based) 배리어 층 물질들이 개발되었다.
시드 층(30)은 배리어 층(28) 상에 증착될 수 있다. 피쳐에 구리를 증착시키는 경우, 시드 층에 대한 여러 가지 예시적인 선택사항들이 있다. 첫째, 시드 층은, 예를 들면 PVD 증착 기술을 사용하는 구리 시드 층일 수 있다. 다른 비-제한적 예로서, 시드 층은, 구리 망간, 구리 코발트, 또는 구리 니켈 합금들과 같은, 구리 합금 시드 층일 수 있다. 시드 층은 또한, CVD 또는 ALD와 같은 다른 증착 기술들을 사용하는 것에 의해서 형성될 수 있다.
둘째, 시드 층은 스택 필름, 예를 들어, 라이너 층 및 PVD 시드 층일 수 있다. 라이너 층은, 불연속 시드 문제들을 완화시키고 PVD 시드의 접착력(adhesion)을 개선하기 위해서, 배리어와 PVD 시드 사이에서 사용되는 물질이다. 라이너들은 전형적으로, 루테늄(Ru), 플래티늄(Pt), 팔라듐(Pd), 및 오스뮴(Os)과 같은 귀금속들(noble metals)이지만, 상기 목록은 또한, 코발트(Co) 및 니켈(Ni)을 포함할 수 있다. 현재, CVD Ru 및 CVD Co가 일반적인 라이너들이다; 그러나, 라이너 층들은 또한, ALD 또는 PVD와 같은 다른 증착 기술들을 사용하는 것에 의해서 형성될 수 있다.
셋째, 시드 층은 이차 시드 층일 수 있다. 이차 시드 층은 라이너 층과 유사한데, 이는, 이차 시드 층이 전형적으로, Ru, Pt, Pd, 및 Os와 같은 귀금속들로부터 형성되기 때문이며, 그러나 상기 목록은 또한, Co 및 Ni 그리고 가장 일반적으로는 CVD Ru 및 CVD Co를 포함할 수 있다. (시드 층 및 라이너 층과 유사하게, 이차 시드 층들은 또한, ALD 또는 PVD와 같은 다른 증착 기술들을 사용하는 것에 의해서 형성될 수 있다.) 차이점은, 이차 시드 층이 시드 층으로서 역할을 하는 반면에, 라이너 층은 배리어 층과 PVD Cu 시드 사이의 중간 층이라는 점이다.
본 개시물의 실시예들에 따른 예시적인 도금 프로세스에서의 작업물을 도시하는 도 22a, 22b, 및 22c를 참고한다. 도 22a를 참조하면, 작업물은 기판(101), 배리어 층(102), 및 시드 층(103)을 포함한다. 전기화학 증착 챔버에서, 전압(V1)은 애노드에 대해서 작업물 상의 캐소드 전위가 인가되고, 전압(V2)은 작업물의 경계 층의 엣지에서 인가되며, 전압(V3)은 시드 층(103)의 표면에서 인가된다. 저항(R1)은 도금 전해질에서의 임피던스이다. 저항(R2)은 작업물의 경계 층에서의 임피던스이다.
도 22b를 참조하면, 작업물 상의 피쳐의 근접도(close-up view)가 도시된다. 근접도에서, 피쳐에서의, 필드(field) 상의 시드 층 두께(TS1) 및 측벽 상의 시드 층 두께(TS2)가 도시된다. 도 22c를 참조하면, 피쳐 측벽의 근접도는, 피쳐의 측벽의 피크들(peaks)(106)에서의 시드 층 두께(TS2) 및 피쳐의 측벽의 밸리들(valleys)(107)에서의 시드 층 두께(TS3)를 포함하는 시드 층 거칠기(roughness)(105)를 도시한다.
상기 설명된 예들 중 하나의 예에 따라서 시드 층이 증착된 이후에, 피쳐는, 증착된 금속의 얇은 층인 시드 층 강화(SLE) 층을 포함할 수 있다. 비-제한적인 예로서, SLE 층은 약 2nm의 두께를 갖는 구리 층일 수 있다. SLE 층은 또한, 전기화학적으로 증착된 시드(또는 ECD 시드)로서 알려져 있고, 이는 컨포멀한(conformal) 증착된 층일 수 있다.
ECD 구리 시드는 전형적으로, 매우 희석된 구리 에틸렌디아민(EDA) 복합체를 포함하는 알칼리 케미스트리(alkaline chemistry)를 사용하여 증착된다. ECD 구리 시드는 또한, 에틸렌디아민, 글리신, 구연산염, 타르타르산염, 에틸렌디아민테트라아세트산(EDTA), 요소, 등과 같은 다른 구리 복합체들을 사용하여 증착될 수 있고, 약 2 내지 약 11, 약 3 내지 약 10, 약 4 내지 약 10의 pH 범위에서, 또는 약 6 내지 약 10의 pH 범위에서 증착될 수 있다. (ECD 시드 및 ECD 시드를 리플로우(reflow)하기 위한 어닐링 프로세스의 더 상세한 논의를 위해서는, 이하의 도 4-6의 논의를 참고한다.)
상기 설명된 예들 중 하나의 예에 따라 (또한, 선택적 ECD 시드를 포함할 수 있는)시드 층이 증착된 이후에, 종래의 ECD 충진 및 캡은, 피쳐에서, 예를 들어, 1.0 미만의 pH의 산 도금 케미스트리를 사용하여 수행될 수 있다. 종래의 ECD 구리 산 케미스트리는, 예를 들어, 황산 구리, 황산, 메탄술폰산, 염산, 및 유기 첨가제들(예컨대, 촉진제들, 억제제들, 및 평탄화제들)을 포함할 수 있다. 촉진제는 피쳐 내부의 도금 레이트(rate)를 향상시키는 데에 사용되고, 억제제는 필드 상의 도금을 억제하는 데에 사용되며, 평탄화제는 작은 조밀한 피쳐들(small dense features) 및 넓은(wide) 피쳐들 위의 도금된 구리의 두께 변화를 감소시키는 데에 사용된다. 이러한 첨가제들의 조합은 필드 상의 도금에 비해 피쳐 내부의 상향식(bottom-up) 도금을 향상시킨다. 종래의 ECD 충진은 전형적으로, 실질적으로 보이드가 없는(void free) 충진의 목표를 갖는, 상향식 갭 충진, 슈퍼-충진(super-fill), 또는 슈퍼-컨포멀 도금이다.
구리의 전기화학 증착은 구리 금속화 층을 증착시키기 위한 가장 비용 효율적인 방식인 것으로 밝혀졌다. 경제적으로 실행 가능할(viable) 뿐 아니라, ECD 증착 기술들은, 인터커넥트 구조들에 대해 기계적으로 그리고 전기적으로 적합한, 실질적으로 상향식(예를 들어, 컨포멀하지 않은(nonconformal) 또는 매우 컨포멀한(superconformal)) 금속 충진을 제공한다. 그러나, 금속화 층은 또한, 무전해로(electrolessly) 증착될 수 있다.
상기 논의된 종래의 배리어 층들(Ti, Ta, TiN, 및 TaN)은 전형적으로, 물리 기상 증착(PVD)으로 불리는 증착 기술을 사용하여 형성된다. 배리어 층의 두께 때문에, 종래의 PVD 배리어 층의 통합은 약 30nm의 피쳐 직경에서 통합 한계에 도달할 것으로 예상된다.
망간(Mn) 및 질화망간(MnN)을 포함하는 망간-계 배리어 층들은, 종래의 PVD 배리어 층과 비교하여 감소된 두께를 갖도록, CVD 및 ALD 증착 기술들을 사용하여 증착될 수 있다. 이러한 망간-계 배리어 층들은 컨포멀할 수 있다. 비-제한적인 예로서, CVD-Mn 배리어 층은 약 1nm 내지 약 3nm의 범위의 두께로 형성될 수 있다. 망간-계 배리어 층에 대한 그러한 두께 범위는, 대략 6nm PVD-TaN/Ta 배리어 층과 유사한 배리어 특성들을 갖는 것으로 보인다. 작은 피쳐들(예를 들어, 50nm 또는 그 미만의 피쳐 직경)에서의 더 얇은 배리어 층은 더 적은 클래딩(cladding)을 허용하고, 디바이스 성능을 개선시키기 위해서, 인터커넥트 금속 충진을 위한 더 큰 용적을 초래한다.
(예를 들어, PVD-TaN/Ta 배리어 층과 비교하여)상대적으로 얇은 배리어 층일 뿐 아니라, 망간-계 배리어 층(28)은 산화실리콘 또는 저-K 유전체 물질(22) 상에 증착될 때, 고유의 층을 형성할 수 있다(도 1 참고). 망간-계 배리어 층(28)은, 유전체 층(22)의 유전 상수에 별다른 영향 없이, 유전체 층(22)의 표면에, 자가-형성된(self-formed) 얇은 MnSixOy 확산 배리어(28)(예를 들어, MnSiO3)를 형성하려는 경향이 있다. 확산 배리어 층(28)의 자가-형성 특성은 증착된 망간과 유전체 층 사이의 화학적 상호작용의 결과이다.
MnSixOy 층의 성장은 배리어 층의 두께를 감소시키는 것을 도울 수 있다. 실리카 유전체 표면 상의 망간-계 배리어는, 예를 들어, 유전체 필름 내로의 구리 확산에 대한 배리어로서 역할을 하는 컨포멀한 비정질 규산망간 층을 형성한다. 대부분의 또는 전체의 증착된 망간-계 배리어 층은 규산염 내로 완전히 통합될 수 있고, 배리어 층의 두께를 더 감소시킬 수 있다.
전형적인 프로세스에서, 얇은 시드 층(30)은 금속 인터커넥트(32)를 전기도금하기 위한 시드로서 배리어 층(28) 위에서 사용된다(도 2 참고). 시드 층(30) 두께는 전형적으로, 약 10 옹스트롬 내지 약 600 옹스트롬의 범위이다. 상기 논의된 바와 같이, 시드 층(30)은 PVD, CVD, 또는 ALD 기술들 중 임의의 기술을 사용하여 형성될 수 있다. 비-제한적인 예로서, 시드 층은 PVD 구리 층이고, 망간-계 배리어 층과 구리 시드 층의 스택을 생성한다. 다른 비-제한적인 예로서, 시드 층은 코발트 라이너 층과 PVD 구리 층의 스택 필름이고, 망간-계 배리어 층, 코발트 라이너 층, 및 구리 시드 층의 스택을 생성한다. 다른 비-제한적인 예로서, 시드 층은 코발트 또는 루테늄으로부터 형성된 이차 시드 층이고, 망간-계 배리어 층 및 코발트 또는 루테늄 이차 시드 층의 스택을 생성한다.
망간-계 배리어 층이 갖는 하나의 문제는, 시드 층 증착 이후에 금속화를 증착시키기 위해서 후속하여 사용되는 종래의 ECD 산 도금 전해질에서 망간이 용해되는 경향이 있다는 것이다. 그러한 용해와, 그러한 용해에 의해서 생성된 보이드들이 도 10의 예시적인 TEM 이미지에서 보여진다. 망간은, (E0 Cu = +0.34V)의 표준 전기화학 전위(electrochemical potential)를 갖는 구리와 비교해서, E0 Mn = -1.18V의 음의 표준 전극 전위를 갖는 고 반응성(highly reactive)이다. 도 7에서의 Cu/MnN 스택 필름에 대한 부식도를 참조하면, Mn은 Cu에게 전자들을 주기 때문에, Cu/MnN 계면에서의 Cu의 전기화학 전위는 더 음의 전위로 변화하고 Cu 및 Mn의 용해가 발생하려는 경향이 있다.
상기 기술은, 망간-계 배리어 층을 사용하는 것으로 본원에서 설명되지만, 실제로는, 상기 기술은, 고 반응성 금속을 포함하는 임의의 배리어 층에 적용 가능하다. 고 반응성 금속은 Cu(E0 Cu = +0.34V)보다 더 음의, 0V 보다 더 음의, 또는 -0.25V 보다 더 음의 표준 전기화학 전위를 갖는 금속으로서 정의될 수 있다. 고 반응성 금속들의 다른 비-제한적인 예들은, Ni(E0 Ni = -0.26V), Ti(E0 Ti = -1.37V), Co(E0 Co = -0.28V), Fe(E0 Fe = -0.44V), Cr(E0 Cr = -0.41V), Zn(E0 Zn = -0.76V), 등을 포함할 수 있지만, 이에 제한되지는 않는다. 따라서, 설명된 문제는 망간-계 배리어 층들에 제한되지 않고, 임의의 고 반응성 배리어 층들로 확대된다.
본 개시물의 일 실시예에 따르면, 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층을 포함하고, 배리어 층은 0V 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 0V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함한다. 본 개시물의 일 실시예에 따르면, 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층을 포함하고, 배리어 층은 -0.10V 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 +0.10V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함한다. 본 개시물의 일 실시예에 따르면, 작업물은 작업물의 유전체 표면과 시드 층 사이에 배치된 배리어 층을 포함하고, 배리어 층은 -0.25V 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 시드 층은 +0.25V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함한다.
충분하게 두꺼운 연속적인 구리 시드 층은, 종래의 산 도금 전해질에서의 망간-계 배리어 층의 용해를 방지하는 것을 도울 수 있다. 예를 들어, pH:2, 4, 6, 8, 및 9.3의 전체 스펙트럼에서의 180Å 및 250Å Cu 층들에 대해서 도 20 및 21에 제공된 예에 Cu 및 Mn 층들의 감소된 용해가 도시된다.
더 두꺼운 시드 층을 사용함으로써 용해가 감소될 수 있지만, 얇은 시드 층(예를 들어, 200Å 미만 또는 100Å 미만의 명목상 두께를 갖는 Cu 시드 층)은 ALD 또는 CVD 망간-계 배리어 층을 갖는 스택 필름에서 더 유리한 효과를 갖는다. 예를 들어, 얇은 시드 층은, 피쳐의 개구부에서의 전위 핀치 오프(pinch off)를 방지하는 것을 돕는, 트렌치 또는 비아의 입구에서의 더 큰 개구부를 허용한다. 얇은 Cu 층 아래의 망간-계 배리어 층의 용해 경향들 때문에, 종래의 ECD 산 도금 전해질을 사용하여 망간-계 배리어 층 위의 얇은 구리 시드 상에 금속화 층을 전기화학적으로 증착시키는 것은 기술적 난제를 야기한다.
이론에 의해 제한되기를 원치 않지만, 본 발명자들은, ECD 산 도금 전해질에서의 망간-계 배리어 층의 용해에 대한 이유가, 망간과 구리와 같은 이종 금속들 간의 접촉 전위가 Cu의 표준 전기화학 전위를 더 음의 전위로 변화시키기 때문이라고 가설을 세운다. 시프트는 시드 층의 갈바니 부식(galvanic corrosion)을 초래한다. 전기화학 전위에서의 시프트의 정도(magnitude)는 배리어 층과 시드 층의 상대적인 두께들에 의존적일 수 있다. 구리 시드 층에 의한 전자 포획(capturing)을 위한 능력은 두께 의존적인데, 이는, 얇은 구리 시드에 대해서, 망간-계 배리어 층 위에 구리 시드의 오직 소수의 단분자층들(monolayers)만 있기 때문이다. 반면에, 대단히 두꺼운 시드 층에 대해서, 시드 층의 전기화학 전위에서의 시프트의 정도는 제로에 가까울 것이다.
본 발명자들에 의한 다른 가설은, 작은 피쳐들에서 사용되는 얇은 구리 시드 층이 불연속적일 수 있고, 망간 계 배리어 층의 용해 및 갈바니 부식에 대한 기회를 허용하는 홀들 또는 파괴부들(breaks)을 갖는다는 것이다. 그러한 얇은 시드 층 두께에 대해서, 시드 층 필름 거칠기는, 시드 층에서의 불연속성들을 피하기 위해서 적어도 시드 층 필름 두께 미만일 수 있다. 도 22c를 참조하면, 시드 층 거칠기(105)에서의 예시적인 밸리(107)가, 피쳐의 측벽을 따라서 시드 층(103)에 도시된다.
부식에 대한 이론과 상관없이, 시드 층은 작은 피쳐들에서 오직 소수의 단분자층들 두께인 경향이 있다. 따라서, 시드 층의 임의의 부식은 망간-계 배리어 층을 ECD 산 도금 전해질에 빠르게 노출시킬 수 있다. 그러한 노출이 망간-계 배리어 층의 신속한 용해로 이어질 수 있고, 그리고 심지어, 배리어 층의 완전한 제거를 초래할 수 있다. 배리어 층의 임의의 부분의 용해로 인해, 마이크로피쳐 작업물의 통합성(integrity)이 손상된다.
배리어 층의 용해를 감소시키기 위해서, 저 산(low acid) 전해질 및 알칼리 전해질 ― 양쪽 전해질들 모두 희석된 금속 이온 농도를 가짐 ― 그리고 배리어 스택 층을 포함하는, 전기화학 증착에 대한 대안적인 접근법들이 이하에서 논의된다.
희석된 금속 이온의, 저 산 전해질
제 1 접근법으로서, 구리 충진은, 종래의 산 도금 전해질과 비교해서, 희석된 금속 이온의, 저 산 전해질에서 전기화학적으로 도금될 수 있다. 종래의 산 도금 전해질 조성은 전형적으로, 1.0 미만의 pH를 갖는, 50-100ppm HCl, 10-100g/l 황산, 및 40g/l Cu를 포함한다. 비-제한적인 예로서, 희석된 금속 이온의, 저 산 ECD 전해질의 농도는 약 0.6g/l 내지 약 15g/l의 Cu, 약 1g/l 내지 약 10g/l의 황산, 및 약 5ppm 내지 약 50ppm의 HCl을 포함한다. 희석된 도금 케미스트리를 위한 적합한 pH는 약 1 내지 약 5, 약 1 내지 약 6, 또는 약 2 내지 약 3의 범위일 수 있다. 희석된 금속 이온의, 저 산 전해질을 사용하여 도금된 예시적인 피쳐의 TEM 이미지는 도 11에 도시된다.
희석된 금속 이온의, 저 산 전해질에서 구리를 전기화학적으로 증착시키는 것의 유리한 효과는 배리어 층 및 시드 층 스택의 용해의 감소이다. (전형적으로, 1.0 미만의 pH를 갖는, 50-100ppm HCl, 10-100g/l 황산, 및 40g/l Cu를 포함하는)종래의 산 도금 전해질에서, 전해질로부터 작업물로 양이온들을 끌어당기기 위해서 작업물을 더 음으로 만들도록 캐소드 전위가 사용된다. 전형적으로, 구리는 E0 Cu = +0.34V의 표준 전기화학 전위를 갖고 (기준 전극을 사용하여 측정된)작업물 상의 -0.7V 내지 -0.9V의 캐소드 전위는 작업물 상의 Cu 도금을 달성하는 데에 사용된다. 따라서, 본 개시물의 일 실시예에서, 작업물 상에서의 Cu의 전기화학 증착을 달성하기 위한, 작업물 상의 캐소드 전위에서의 차이는 1.0V 초과이다.
Mn(E0 Mn = -1.18V)을 갖는 스택에 Cu가 있을 때, Mn은 Cu에게 전자들을 주고, Cu의 전기화학 전위는 더 음의 전위로 변한다. Mn과 Cu의 계면에서의 Cu의 전기화학 전위는 측정가능하지 않다. 추정치로서, 본 발명자들은, 계면에서, 거의 -0.45V의 평균 전기화학 전위 값을 가정한다. 도 13을 참조하면, Mn/Cu 계면의 전극 전위의 예시적인 도식도가 도시된다. 계면 상에서 도금을 달성하기 위해서, 캐소드 전위에서의, 1.0V 초과의 차이는, 작업물 상의 -1.45V의 캐소드 전위에서일 것이다.
도 8의 비교 그래프를 참조하면, 다양한 전해질들: 첨가제들이 없는, 그리고 첨가제들이 있는 종래의 농축된 ECD 구리 산 전해질, 및 첨가제들이 없는, 그리고 첨가제들이 있는 희석된 ECD 구리 산 전해질에 대해서 전압 대 전류 밀도가 제공된다. 도 8에서 볼 수 있는 바와 같이, (종래의 ECD 산 전해질과 비교하여)희석된 ECD 구리 산 전해질에서, 도금 동안에 더 높은 전기 전위(전압)가 작업물에 인가될 수 있고 주어진 전류 밀도를 달성할 수 있다(예를 들어, 도 8의 각각의 데이터 라인에 대해서 -20mA/㎠ 비교). 중요하게, 도 8은 각각의 구리 전해질들: 농축된 산 전해질, 희석된 산 전해질, 및 알칼리 전해질에 대한 예시적인 데이터 플롯들(plots)을 도시한다. 구리 및 산 농도들 및 전해질들의 다른 컴포넌트들에 따라서, 이러한 커브들은 변할 수 있다.
종래의 산 도금 전해질에서, Cu는 -1.45V의 캐소드 전위에서, 작업물 상에 도금하지 않을 것이다. 도 8에서 보이는 바와 같이, 종래의 농축된 배스(bath)에서의 -1.45V의 전압은 점근(asymptotic) 전류 밀도를 초래한다. 그러한 높은 전류 밀도는, 버블들이 배스에 형성되게 하고 첨가제들이 작업물 상에 흡수되게 함으로써, 도금에 영향을 줄 수 있다.
그러나, 희석된 금속 이온의, 저 산 전해질은 종래의 산 도금 전해질보다 더 저항성이고, 그러므로, 종래의 산 도금 전해질과 함께 전형적으로 사용되는 것보다 더 높은 캐소드 전위에서 전기화학 증착을 달성할 수 있다. 도 8에서 보이는 바와 같이, 희석된 배스에서의 -1.5V의 전압은 약 -20mA/㎠의 전류 밀도를 갖는다. 따라서, -1.5V의 높은 캐소드 전위의 희석된 금속 이온의, 저 산 전해질에서, 전기화학 증착이 달성될 수 있다.
도 9의 비교 그래프를 참조하면, 종래의 ECD 구리 산 케미스트리 및 희석된, 저 산 ECD 구리 산 케미스트리에 대한 MnN 용해 대 전류 밀도가 제공된다. 도 9에서 볼 수 있는 바와 같이, 희석된 ECD 구리 산 전해질에서, 전류 밀도를 증가시키는 동안 용해가 감소되는 것으로 도시된다. 반면에, 종래의 ECD 구리 산 전해질에서, 전류 밀도를 증가시키는 동안, MnN 용해의 감소는 거의 없는 것에서부터 전혀 없다.
희석된 금속 이온의, 저 산 전해질을 사용하는 다른 유리한 효과는, 희석된 케미스트리가 도금 레이트를 감소시키고 따라서, 피쳐의 입구에서의 도금 성장이 상향식 충진 레이트에서보다 빠를 때, 핀치-오프가 발생할 기회를 감소시킬 수 있다는 것이다.
본 개시물의 일 실시예에서, 희석된 금속 이온의, 저 산 전해질은 0.25M 미만의 금속 이온 농도를 가질 수 있다. 본 개시물의 다른 실시예에서, 희석된 금속 이온의, 저 산 전해질은 0.01M 내지 0.25M의 범위의 금속 이온 농도를 가질 수 있다. 본 개시물의 다른 실시예에서, 희석된 금속 이온의, 저 산 전해질은 0.1M 미만의 금속 이온 농도를 가질 수 있다.
희석된 금속 이온의, 저 산 전해질에서, 임피던스는 높다; 따라서, 전류 밀도의 변화들은 도금을 보조하는 데에 사용될 수 있다. 전압은 임피던스와 선형적으로 관련된다. 따라서, 주어진 임피던스에서, 더 높은 전압은 더 높은 전류를 초래할 것이다. 도 8을 참조하면, 농축된 금속 이온 전해질에서의 임피던스는 낮다; 따라서 높은 캐소드 전위(전압)에서, 전류 밀도는 매우 높아져서(점근) 도금에 부정적으로 영향을 주게 된다.
반면에, 희석된 금속 이온 전해질에서의 임피던스는 높다; 따라서, 상대적으로 낮은 전류 밀도에도 불구하고, 높은 캐소드 전위(전압)가 작업물 상에서 달성될 수 있다. 예를 들어, 희석된 농도의 전해질에서, 전류 밀도가 -60mA/㎠ 일 때, -1.5V의 전압이 달성된다. 도 7의 Cu/MnN 스택 필름에 대한 부식도에서 도시된 바와 같이, 구리에 대한 전극 전위가 더 음이 되어감에 따라, 작업물 상에서의 그러한 높은 캐소드 전위는 또한, 구리 및 망간 용해를 감소시킬 수 있다.
본 개시물의 실시예들에 따르면, 애노드에 대해서 작업물 상의 인가된 캐소드 전위는, ECD 구리 도금 동안에 Cu/MnN의 용해를 실질적으로 감소시키기 위해서, -0.5V 내지 -4V의 범위일 수 있다. 본 개시물의 실시예들에 따른, 다른 비-제한적인 예로서, 작업물 상의 인가된 캐소드 전위는 -0.75V 내지 -4V의 범위일 수 있다. 본 개시물의 실시예들에 따른, 다른 비-제한적인 예로서, 애노드에 대한, 작업물 상의 인가된 캐소드 전위는 -1.5 내지 -4V의 범위일 수 있다. 그러한 전압 범위와 연관된 전류 밀도는 변할 수 있고, 본 개시물의 일 실시예에서, 약 -0.5 내지 약 -45mA/㎠의 범위일 수 있다. 본 개시물의 다른 실시예에서, 전류 밀도는 약 -10 내지 약 -30mA/㎠의 범위일 수 있다.
전위 및 전류는 전해질 배스의 임피던스에 의해서 서로 선형적으로 관련된다. 배스의 임피던스를 제어하는 것은, 전류를 상당히(fairly) 일정하게 유지하면서 전위들의 더 넓은 범위를 허용하는 방식이다. 깁스 식들(Gibbs equations)을 통해 열역학이 자유 에너지(free energy)와 관련된다. 그러므로 전기화학은 네른스트 식(Nernst equation)을 통해서 전위와 관련된다.
도금 동안의 전압 및 전류 밀도의 단계적인 변화들(step changes)은 벌크 금속화 전기도금 동안에 구리 및 망간 용해를 더 감소시킬 수 있다. 예를 들어, 더 낮은 전류 밀도의 도금의 하나 또는 그 초과의 후속하는 단계들이 잇따르는, 높은 전류 밀도의 도금의 제 1 단계는 구리 및 망간 용해를 감소시키기 위한 높은 캐소드 분극(cathodic polarization)을 달성하는 것을 도울 수 있다. 벌크 구리 금속화의 두께가 증착된 이후에, 전류 밀도는, 대 질량(large mass) 이송 제한들을 피하기 위해서, 제 2 단계에서 낮춰질 수 있다. 비-제한적인 예로서, 초기의 더 높은 전류 밀도 단계는 약 -5mA/㎠ 내지 약 -45mA/㎠의 범위일 수 있다. 후속하는 더 낮은 전류 밀도 단계는 약 -0.5mA/㎠ 내지 약 -20mA/㎠ 의 범위일 수 있다. 그러나, 본 개시물의 범위 내에 다른 범위들이 있다.
희석된 구리 이온의, 저 산 전해질에서의 강한 억제제의 포함은 또한, 도금하기 위한 전위를 생성하는 것에 의해서 전압을 더 증가시키는 것을 도울 수 있다. 일반적인 억제제들은 폴리에틸렌 글리콜, 폴리프로필렌 글리콜, 및 폴리프로필렌 글리콜 및 폴리에틸렌의 트리-블럭 공중합체들(tri-block copolymers)이다. 강한 억제제들은 전형적으로, 작업물 표면 상에 강하게 흡착되는(adsorbed) 폴리프로필렌 글리콜 부분들을 함유하고, 따라서 이들의 강한 흡착의 결과로서 도금을 개시하기 위해서, 전위를 증가시킨다. 작업물 표면 상의 억제제 흡착에 의해서 생성된, 증가된 전위는, 벌크 금속화 도금 동안에, 구리 시드 층을 부식으로부터 보호하는 것을 돕는다. 초기의 높은 전류 밀도 단계와 결합될 때, 그러한 장점들이 강화될 수 있다.
희석된 금속 이온의, 알칼리 전해질
망간-계 배리어 층의 용해를 감소시키는 제 2 접근법은, 희석된 금속 이온의, 알칼리 전해질, 예를 들어, (상기 논의된)ECD 시드 케미스트리에서 구리를 전기화학적으로 증착시키는 것을 포함한다.
희석된 알칼리 pH를 사용하여 도금하는 것은 일반적으로, 약 -1V 내지 약 -6V의 범위의 높은 전위에서 발생하고, 이는, 망간-계 배리어 층과 같은 고 반응성 필름들의 용해를 감소시키는 데에 유익하다. 전압 범위는, 상기 논의된 희석된 금속 이온의, 저 산 전해질을 위해 적합한 전압 범위보다 조금 더 높을 수 있다. 본 개시물의 일 실시예에서, 알칼리 전해질에서의 전기도금을 위해 적합한 전류 밀도는 약 -0.2mA/㎠ 내지 약 -20mA/㎠ 의 범위일 수 있다. 다른 실시예에서, 알칼리 전해질에서의 전기도금을 위해 적합한 전류 밀도는 약 -1mA/㎠ 내지 약 -5mA/㎠ 의 범위일 수 있다. 그러나, 본 개시물의 범위 내에 다른 범위들이 있다.
도 8에서 보이는 바와 같이, 알칼리의 -1.5V의 전압은 약 -10mA/㎠ 의 전류 밀도를 갖는다. 따라서, -1.5V의 높은 캐소드 전위의 희석된 금속 이온의, 알칼리 전해질에서, 전기화학 증착이 달성될 수 있다. 희석된 금속 이온의, 알칼리 전해질을 사용하여 도금된 예시적인 피쳐의 TEM 이미지가 도 12에 도시된다.
본 개시물의 일 실시예에서, 적합한 pH 범위는 약 6 내지 약 11, 약 6 내지 약 10, 약 8 내지 약 11, 약 8 내지 약 10의 범위일 수 있고, 그리고 본 개시물의 일 실시예에서 약 9.3일 수 있다.
이하의 예들 4 및 5에서 논의되는 바와 같이, 8 또는 그 초과의 pH에서, Cu 및 Mn 층들의 용해 또는 부식이 거의 관찰되지 않는 것에서부터 전혀 관찰되지 않았다. 산 배스들에서, 6 미만의 pH에서 상당한 용해가 관찰되었다.
비-제한적인 예로서, 적합한 도금 케미스트리는 CuSO4, 에틸렌디아민과 같은 착화제(complexing agent), 글리신, 구연산염, 타르타르 산, 에틸렌디아민테트라아세트산(EDTA), 요소, 등, 및 이들의 혼합물들, 및, 테트라메틸-암모늄 수산화물 및 붕산과 같은 pH 조정제(pH adjustor)를 포함할 수 있다.
본 개시물의 일 실시예에서, 희석된 금속 이온의, 알칼리 전해질은 0.25M 미만의 금속 이온 농도를 가질 수 있다. 본 개시물의 다른 실시예에서, 희석된 금속 이온의, 알칼리 전해질은 0.01M 내지 0.25M의 범위의 금속 이온 농도를 가질 수 있다. 본 개시물의 다른 실시예에서, 희석된 금속 이온의, 알칼리 전해질은 0.1M 미만의 금속 이온 농도를 가질 수 있다. 본 개시물의 다른 실시예에서, 희석된 금속 이온의, 알칼리 전해질은 0.01M 내지 0.1M의 범위의 금속 이온 농도를 가질 수 있다.
본 개시물의 몇몇 실시예들에서, 피쳐 내로의 구리의 열 리플로우를 향상시키기 위한 어닐링이 증착에 후속할 수 있다. 이하에서 도 4-6과 관련하여 설명되는 바와 같이, ECD 시드 케미스트리를 사용하여 예시적인 구리 인터커넥트(120)를 형성하기 위한 프로세스는 리플로우 프로세스를 포함할 수 있다. 예에서, 유전체 층(122), 배리어 층(128), 및 시드 층(130)의 형성은 도 1-3과 관련하여 설명되고 도시된 프로세스와 동일하다. 그러나, 구리 인터커넥트(120)의 형성은, 도 4-6에서 도시된 바와 같이, 리플로우 프로세스에 따른다.
ECD 시드 증착 이후에, 그 후에 작업물은 스핀(spin), 린싱(rinse), 및 건조(dry) (SRD) 프로세스 또는 다른 세정 프로세스들을 겪을 수 있다. 그 후에, ECD 시드는, 시드가 리플로우되게 하기에 충분히 따뜻하지만 작업물 또는 작업물 상의 엘리먼트들이 손상되거나 열화될만큼 너무 뜨겁지는 않은 온도로 가열된다. 예를 들어, 온도는, 피쳐들에서의 시드 리플로우를 위해서, 약 100도씨 내지 약 500도씨의 범위일 수 있다. 적절한 열 처리 또는 어닐링 온도들은, 약 100도씨 내지 약 500도씨의 범위이고, 그리고, 약 200도씨 내지 약 400도씨의 범위에서 및 약 250도씨 내지 약 350도씨의 온도 범위 내에서 지속되는 온도들을 유지할 수 있는 장비를 이용하여 달성될 수 있다.
어닐링 프로세스는 대기압에서 일어날 수 있고 진공 압력을 사용하지 않을 수 있다.
열 처리 또는 어닐링 프로세스는 포밍(forming) 또는 불활성 가스, 순수 수소, 또는 암모니아(NH3)와 같은 환원 가스(reducing gas)를 사용하여 수행될 수 있다. 리플로우 동안에, 증착의 형상은 변하며, 금속 증착물(metal deposit)이, 도 5에 도시된 바와 같이, 피쳐의 바닥부에 고일(pool) 수 있다. 열 처리 프로세스 동안의 리플로우 뿐만 아니라, 또한 금속 증착물이, 더 큰 입자들(grains)을 성장시킬 수 있고 필름 저항률(resistivity)을 감소시킬 수 있다. 가열 이후에 작업물을 냉각시키기 위해서 불활성 가스가 사용될 수 있다.
피쳐를 부분적으로 또는 완전하게 충진하고 본래의 종횡비를 감소시키기 위해 ECD 시드 증착 및 열 처리 프로세스가 완료된 이후에, 종래의 산 케미스트리는 갭 충진 및 캡 증착을 위한 증착 프로세스를 완료하는 데에 사용될 수 있다. 산 케미스트리 금속 증착 단계는 일반적으로, 큰 구조들을 충진하고 후속하는 폴리싱 단계에서 요구되는 적절한 필름 두께를 유지하는 데에 사용되는데, 이는, 상기 단계가 전형적으로, ECD 시드보다 빠른 프로세스이고 시간을 절약하며 프로세싱 비용들을 감소시키기 때문이다.
부가적으로, ECD 시드 증착 및 리플로우 단계들은 ECD 시드를 이용한 피쳐의 완전한 또는 부분적 충진을 위해 반복될 수 있다. 본원에서 설명된 프로세스들은 하나 또는 그 초과의 ECD 시드 증착, 세정(예컨대, SRD), 및 열 처리 사이클들을 포함할 수 있다.
도 4-6을 참조하면, 리플로우 프로세스 및 리플로우 프로세스에 의해서 생성된 예시적인 피쳐들이 도시된다. 도 4를 참조하면, 작업물(120)은, 배리어 층(128)과 시드 층(130)을 포함해서, 유전체 물질(122)에 적어도 하나의 피쳐를 포함한다. 시드 층(130) 상에, ECD 시드(132)가 증착된다. 도 5를 참조하면, 작업물은, 피쳐의 부분적인 충진 또는 완전한 충진을 위한 ECD 시드(132)의 리플로우를 유도하기 위해서, 적절한 온도로 어닐링된다. 어닐링 단계 동안에, ECD 시드 물질(132)은, 작업물(120)에게 또는 작업물에 포함된 피쳐들에게, 만약 있다면, 최소한의 악영향을 주면서, 피쳐 내로 유동한다. 도 6을 참조하면, 충진의 원하는 특성들을 얻기 위해서, ECD 시드(132) 증착 단계, 어닐링 단계, 및 리플로우 단계가 반복될 수 있다. 단계들을 반복하는 횟수는 구조에 의존할 수 있다. 일단 충진이 원하는 치수들을 달성하면, 부가적인 작업물 프로세싱의 준비로 프로세스를 완료하도록 예시적인 캡 단계가 사용될 수 있다.
배리어 스택 상의 ECD
벌크 금속화 층의 전기화학 증착 동안의 망간-계 배리어 층의 용해를 감소시키기 위한 제 3 접근법은 배리어 층이 배리어 스택이 되는 것을 포함한다. 예를 들어, 배리어 층 스택은 Mn 또는 MnN과 같은 망간-계 배리어 층, 및 다른 라이너 층을 포함할 수 있다. 라이너 층은 코발트, 루테늄, 레늄, 니켈, 탄탈륨, 질화탄탈, 또는 질화티탄과 같은 다른 금속일 수 있다. 배리어 층 및 라이너 층은, 배리어 층이 먼저 증착되거나, 라이너 층이 배리어-이전(pre-barrier) 층으로서 먼저 증착되는 식으로, 배리어 스택에서 임의의 순서로 증착될 수 있다. 라이너 층은 5Å 내지 30Å의 범위의 두께를 가질 수 있다.
비교를 위해서, 베이스라인 Mn/Cu 스택, Co/Mn/Cu 스택, 및 Mn/Co/Cu 스택에 대한 전극 전위의 도식도들이 도 13-15에 제공된다.
도 13을 참조하면, MnN 배리어 층 및 Cu 시드 층을 포함하는 스택에 대한 전극 전위의 도식도가 도시된다. MnN 층에서, Mn에 대한 표준 전극 전위는 E0 Mn = -1.18V 이다. Cu가 E0 Cu = +0.34V 의 더 양의 표준 전극 전위를 갖기 때문에, 망간과 구리 사이의 접촉은, MnN/Cu 계면을 통해서 Mn이 Cu에게 전자들을 줄 때, Cu의 전기화학 전위를 더 음의 전위로 변화시킨다. Cu로의 전자들의 공여(donation)는 Mn의 전극 전위를 Mn/Cu 계면 근처에서 더 양으로 만들고, Cu의 전극 전위를 Mn/Cu 계면 근처에서 더 음으로 만든다. Cu로의 전자들의 공여는 Cu 층을 부식에 대해 더 민감하게 만든다. 따라서, Cu 시드 층은 부식을 회피하기에 충분히 두꺼울 수 있다.
도 14를 참조하면, Co/MnN 스택형 배리어 층과 Cu 시드 층을 포함하는 스택에 대한 전극 전위의 도식도가 도시된다. Co (E0 Co = -0.28V)는 Mn (E0 Mn = -1.18V)보다 더 양의 표준 전극 전위를 갖기 때문에, Mn은 Co에게 전자들을 줄 것이고 Cu 계면에서 Mn의 전극 전위를 더 양으로 만들 것이다. Mn의 전극 전위가 Mn/Cu 계면에서, Co가 없는 가정상의(hypothetical) Mn/Cu 계면에서의 Mn의 전극 전위보다 더 양이기 때문에(도 13 비교), 더 적은 전자들이, Cu에 주어지는 것이 가능하고, Cu 부식 보호를 초래한다. 따라서, 결과들은, MnN 층 아래에 Co 층을 포함하는 배리어 스택이, Cu 부식 및 MnN 용해를 지연시키는 것을 돕는다는 것을 보여준다.
도 15를 참조하면, MnN/Co 스택형 배리어 층과 Cu 시드 층을 포함하는 스택에 대한 전극 전위의 도식도가 도시된다. Co (E0 Co = -0.28V)는 Mn (E0 Mn = -1.18V)보다 더 양의 표준 전극 전위를 갖고 Cu (E0 Cu = +0.34V)보다 더 음의 표준 전극 전위를 갖기 때문에, Co는 Mn과 Cu 사이에서 버퍼(buffer)로서 작용한다. 버퍼로서, Co는 Mn으로부터 전자들을 끌어당기고, Cu에게 전자들을 준다. Cu 계면에서 Co의 전극 전위가, Co가 없는 가정상의 Mn/Cu 계면에서의 Mn의 전극 전위보다 더 양이기 때문에(도 13 비교), 총 결과(net result)는, MnN 층과 Cu 층 사이의 Co 층이 Cu 부식 및 MnN 용해를 지연시키는 것을 돕는다는 것이다.
본 개시물의 다른 예시적인 실시예에서, Ru/MnN 스택형 배리어 층 및 Cu 시드 층이 제공된다. Ru (E0 Ru = +0.80V)는 Mn (E0 Mn = -1.18V)보다 더 양의 표준 전극 전위를 갖기 때문에, Mn은 Ru에게 전자들을 줄 것이고 Cu 계면에서 Mn의 전극 전위를 더 양으로 만들 것이다. Mn의 전극 전위가 Cu 계면에서, Ru가 없는 가정상의 Mn/Cu 계면에서의 Mn의 전극 전위보다 더 양이기 때문에, 더 적은 전자들이, Cu에 주어지는 것이 가능하고, Cu 부식 보호를 초래한다. 따라서, Mn 또는 MnN 층 아래에 Ru 층을 포함하는 배리어 스택이, Cu 부식 및 MnN 용해를 지연시키는 것을 돕는다.
본 개시물의 다른 예시적인 실시예에서, MnN/Ru 스택형 배리어 층 및 Cu 시드 층이 제공된다. Ru (E0 Ru = +0.80V)는 Mn (E0 Mn = -1.18V) 및 Cu (E0 Cu = +0.34V)보다 더 양의 표준 전극 전위를 갖기 때문에, Ru는 Mn과 Cu 사이에서 버퍼로서 작용한다. 버퍼로서, Ru는 Mn으로부터 전자들을 끌어당긴다. Cu 계면에서 Ru의 전극 전위가, Ru가 없는 가정상의 Mn/Cu 계면에서의 Mn의 전극 전위보다 더 양이기 때문에, 총 결과는, MnN 층과 Cu 층 사이의 Ru 층이 Cu 부식 및 MnN 용해를 지연시키는 것을 돕는다는 것이다.
예 1 : 종래의 산 케미스트리
도 10의 TEM 이미지는, 종래의 ECD 산 도금 전해질을 사용하여, 망간 계 배리어 층의 용해를 보여주었다. 도금 전해질은 CuSO4 40gm/liter, H2SO4 30gml/liter, HCl 50ppm, 및 촉진제, 억제제 및 평탄화제 첨가제들(6ml/l, 7ml/l, 및 5ml/l)을 포함하였다. 도금을 위한 전류 밀도는 -9mA/㎠ 이었다.
예 2 : 희석된 산 케미스트리
도 11의 TEM 이미지는, 희석된 산 도금 전해질을 사용하여, 망간 계 배리어 층의 용해가 거의 없는 것에서부터 전혀 없는 것을 보여주었다. 도금 전해질은 CuSO4 5gm/liter, H2SO4 1gml/liter, HCl 8ppm, 및 촉진제, 억제제 및 평탄화제 첨가제들(3ml/l, 2ml/l, 및 0.5ml/l)을 포함하였다. 도금을 위한 전류 밀도는 -20 내지 -30mA/㎠ 의 범위였다.
예 3 : 알칼리 케미스트리
도 12의 TEM 이미지는, 희석된 알칼리 도금 전해질을 사용하여, 망간 계 배리어 층의 용해가 거의 없는 것에서부터 전혀 없는 것을 보여주었다. 도금 전해질은 Cu EDA 4mM, pH 9.3을 포함하였다. 도금을 위한 전류 밀도는 -1mA/㎠ 이었다.
예 4 : 구리 두께 및 PH 변화
2, 4, 6, 8, 및 9.3 으로 변하는 pH의 0.5M 황산 나트륨 용액에서 실험들이 실행되었다. 시작 MnN 두께는 모든 스택들에서 15Å 이었다. 시작 Cu 두께는 70Å에서 250Å으로 가변적이었다. Cu 및 MnN 두께들은 XRF에 의해서 결정되었다. 결과들은, 얇은 Cu 시드 층에서 6 미만의 저 pH 에서 과도한 부식이 있는 반면에 8 초과의 높은 pH에서 부식이 거의 없음을 보여준다.
도 16 및 17을 참조하면, pH 2, 4, 6, 8, 및 9.3의 케미스트리에 배치된 70Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들에 대한 실험실 결과들이 제공된다. pH 2 및 4에서 200초 미만의 시간에서, 그리고 pH 6에서 400초 미만의 시간에서, Cu 및 Mn의 상당한 용해가 관찰되었다. pH 8 및 9.3에 대해서, Cu 및 Mn 용해는 600초와 동일한 시간에서 최소인 것으로 나타났다.
도 18 및 19를 참조하면, pH 2, 4, 6, 8, 및 9.3의 케미스트리에 배치된 140Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들, 및 pH 2 및 4의 케미스트리에 배치된 100Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들에 대한 실험실 결과들이 제공된다. 70Å Cu 층에 대해서 도 16 및 17에서 보여지는 바와 유사한 결과들이 관찰되었다. 6 미만의 pH에서 시간에 걸쳐 Cu 및 Mn의 용해가 관찰되었다. pH 8 및 9.3에 대해서, Cu 및 Mn 용해는 최소인 것으로 나타났다.
도 20 및 21을 참조하면, pH 2, 6, 8, 및 9.3의 케미스트리에 배치된 250Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들, 및 pH 2 및 4의 케미스트리에 배치된 180Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들에 대한 실험실 결과들이 제공된다. 250Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들에 대해서, pH 레벨들 중 임의의 레벨에서 600초의 시간에 걸쳐 Cu 및 Mn의 용해가 거의 관찰되지 않았다. pH 2 및 4에서, 180Å Cu 및 15Å Mn의 스택 필름을 갖는 작업물들에 대해서, 특히 300초 초과의 시간에서, Mn 용해가 관찰되었다.
예 5 : 구리 두께 및 PH 변화
70Å, 100Å, 140Å, 180Å, 및 250Å의 가변적인 초기의 Cu 두께, 그리고 15Å의 일정한 MnN의 초기 두께에 대해서 pH 2, 4, 6, 8, 및 9.3의 용액에서 120초 후에 Cu 및 MnN 손실에 대해, 표 1의 이하의 데이터를 참조한다. 결과들은 8 초과의 pH에서 Cu 또는 MnN 손실이 거의 없는 것에서부터 전혀 없는 것을 보여준다. 180Å 초과의 Cu 두께는 더 낮은 pH에서의 용해로부터 MnN을 보호하는 데에 충분할 수 있다.
pH 초기 Cu,
Ang		 초기 MnN,
Ang		 부식 지속시간, 초 남은 Cu,
Ang		 남은 MnN,
Ang
2 70 15 0 70.0 15.0
2 70 15 20 58.8 0.5
2 70 15 100 51.5 0.7
2 70 15 240 12.1 0.3
2 70 15 400 9.2 0.6
2 70 15 600 3.2 0.5
2 100 15 0 100.0 15.0
2 100 15 60 85.5 0.8
2 100 15 120 71.2 0.5
2 100 15 240 66.0 0.3
2 100 15 400 36.2 0.5
2 100 15 600 21.6 0.5
2 100 15 1800 0.4 0.6
2 140 15 0 140.0 15.0
2 140 15 110 114.8 0.8
2 140 15 200 111.0 0.9
2 140 15 400 80.9 0.5
2 140 15 600 60.2 0.5
2 140 15 1800 0.4 0.4
2 180 15 0 180.0 15.0
2 180 15 300 144.4 12.4
2 180 15 600 140.2 0.9
2 250 15 0 250.0 15.0
2 250 15 150 233.5 13.7
4 70 15 0 70.0 15.0
4 70 15 60 59.7 3.1
4 70 15 200 45.1 0.2
4 100 15 0 100.0 15.0
4 100 15 60 93.8 10.3
4 100 15 200 81.4 0.7
4 140 15 0 140.0 15.0
4 140 15 60 130.0 15.0
4 140 15 200 127.5 11.9
4 180 15 0 180.0 15.0
4 180 15 60 180.0 15.0
4 180 15 200 162.3 13.9
6 70 15 0 70.0 15.0
6 70 15 60 59.7 3.1
6 70 15 200 45.1 0.2
6 140 15 200 124.6 8.0
6 140 15 400 140.0 8.4
6 140 15 550 140.0 3.9
6 250 15 0 250.0 15.0
6 250 15 200 234.3 13.6
6 250 15 550 224.3 3.5
8 70 15 0 70.0 15.0
8 70 15 200 66.9 13.1
8 70 15 500 69.9 14.3
8 140 15 0 140.0 15.0
8 140 15 200 140.0 15.0
8 140 15 500 140.0 15.0
8 250 15 0 250.0 15.0
8 250 15 200 250.0 15.0
8 250 15 500 250.0 15.0
9.3 70 15 0 70.0 15.0
9.3 70 15 150 70.0 15.0
9.3 70 15 550 70.0 15.0
9.3 140 15 0 140.0 15.0
9.3 140 15 150 140.0 15.0
9.3 140 15 550 140.0 15.0
9.3 250 15 0 250.0 15.0
9.3 250 15 150 250.0 15.0
9.3 250 15 550 235.8 13.2
예시적인 실시예들이 예시되고 설명된 반면에, 다양한 변화들이 본 개시물의 범위와 사상으로부터 벗어나지 않고 실시예들 내에서 이루어질 수 있다.
독점적인 소유권 또는 특권이 주장되는 본 개시물의 실시예들은 이하와 같이 정의된다:

Claims (16)

  1. 작업물(workpiece) 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법으로서,
    적어도 하나의 도금 금속 이온을 갖는, 약 6 내지 약 11의 pH 범위의 도금 전해질을 사용하여, 상기 작업물 상에 형성된 시드 층 상에 금속화(metallization) 층을 전기화학적으로(electrochemically) 증착시키는 단계, 및 약 -1V 내지 약 -6V 의 범위의 캐소드 전위(cathodic potential)를 인가하는 단계를 포함하고,
    상기 작업물은 상기 작업물의 유전체 표면과 상기 시드 층 사이에 배치된 배리어 층을 포함하고, 상기 배리어 층은 0V 보다 더 음(negative)의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 상기 시드 층은 0V 보다 더 양(positive)의 표준 전극 전위를 갖는 제 2 금속을 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  2. 제 1 항에 있어서,
    상기 제 1 금속 및 제 2 금속의 표준 전극 전위들의 평균값과 상기 인가된 캐소드 전위 사이의 차이는 1.0V 초과인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  3. 제 1 항에 있어서,
    상기 시드 층의 두께는 200Å 미만인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  4. 제 1 항에 있어서,
    상기 제 1 금속의 표준 전극 전위는 -0.10V보다 더 음이고, 상기 제 2 금속의 표준 전극 전위는 0.10V보다 더 양인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  5. 제 1 항에 있어서,
    상기 도금 전해질의 상기 금속 이온 농도는 0.01M 내지 0.25M의 범위인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  6. 제 1 항에 있어서,
    상기 배리어 층은 유전체 층 상의 질화망간 및 망간으로 구성된 그룹으로부터 선택된 금속 또는 금속 화합물을 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  7. 제 1 항에 있어서,
    상기 시드 층은 라이너(liner) 층 및 시드 층을 포함하는 시드 스택(stack)인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  8. 제 1 항에 있어서,
    상기 작업물은 상기 배리어 층과 상기 시드 층 사이에 라이너 층을 더 포함하고, 상기 라이너 층은 상기 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  9. 제 8 항에 있어서,
    상기 라이너 층은 루테늄, 코발트, 레늄, 니켈, 탄탈륨, 질화탄탈, 및 질화티탄으로 구성된 그룹으로부터 선택된 적어도 하나의 금속을 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  10. 제 1 항에 있어서,
    상기 시드 층은 구리, 금, 은, 루테늄, 및 이들의 합금들로 구성된 그룹으로부터 선택된 적어도 하나의 금속을 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  11. 제 1 항에 있어서,
    상기 도금 전해질은 에틸렌디아민, 글리신, 구연산염, 타르타르산염, 에틸렌디아민테트라아세트산(ethylenediaminetetraacetic acid; EDTA), 암모니아, 및 요소(urea)로 구성된 그룹으로부터 선택된 적어도 하나의 금속 복합체(complex)를 더 포함하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  12. 제 1 항에 있어서,
    상기 금속화 층을 위한 금속은 구리, 코발트, 니켈, 금, 은, 및 이들의 합금들로 구성된 그룹으로부터 선택되는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  13. 제 1 항에 있어서,
    상기 배리어 층의 두께는 1nm 내지 3nm의 범위인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  14. 제 1 항에 있어서,
    상기 라이너 층의 두께는 5Å 내지 30Å의 범위인,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  15. 작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법으로서,
    적어도 하나의 도금 금속 이온을 갖는, 약 6 내지 약 11의 pH 범위의 도금 전해질을 사용하여, 상기 작업물 상에 형성된 시드 층 상에 금속화 층을 전기화학적으로 증착시키는 단계, 및 약 -1V 내지 약 -6V 의 범위의 캐소드 전위를 인가하는 단계를 포함하고,
    상기 작업물은 상기 작업물의 유전체 표면과 상기 시드 층 사이에 배치된 배리어 층 및 상기 배리어 층과 상기 시드 층 사이에 배치된 라이너 층을 포함하고, 상기 배리어 층은 0V 보다 더 음의 표준 전극 전위를 갖는 제 1 금속을 포함하며, 상기 시드 층은 0V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함하고, 그리고 상기 라이너 층은 상기 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함하며,
    상기 제 1 금속, 제 2 금속, 및 제 3 금속의 표준 전극 전위들의 평균값과 상기 인가된 캐소드 전위 사이의 차이는 1.0V를 초과하는,
    작업물 상의 반응성 금속 필름 상에 금속을 증착시키기 위한 방법.
  16. 마이크로피쳐(microfeature) 작업물로서,
    유전체 표면;
    0V 미만의 표준 전극 전위를 갖는 제 1 금속을 포함하는, 상기 유전체 표면 상의 배리어 층;
    0V 보다 더 양의 표준 전극 전위를 갖는 제 2 금속을 포함하고 200Å 미만의 두께를 갖는, 스택 상의 시드 층;
    상기 제 1 금속의 표준 전극 전위보다 더 양의 표준 전극 전위를 갖는 제 3 금속을 포함하는, 상기 배리어 층과 상기 시드 층 사이에 배치된 라이너 층; 및
    상기 시드 층 상의 벌크(bulk) 금속화 층을 포함하고,
    상기 벌크 금속화 층은 전기화학적으로 증착되는,
    마이크로피쳐 작업물.
KR1020150075838A 2014-05-30 2015-05-29 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법 KR20150138087A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US14/292,385 2014-05-30
US14/292,426 2014-05-30
US14/292,385 US20150348826A1 (en) 2014-05-30 2014-05-30 Method for electrochemically depositing metal on a reactive metal film
US14/292,426 US20150348836A1 (en) 2014-05-30 2014-05-30 Methods for depositing metal on a reactive metal film
US14/637,290 2015-03-03
US14/637,290 US9840788B2 (en) 2014-05-30 2015-03-03 Method for electrochemically depositing metal on a reactive metal film

Publications (1)

Publication Number Publication Date
KR20150138087A true KR20150138087A (ko) 2015-12-09

Family

ID=53276745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150075838A KR20150138087A (ko) 2014-05-30 2015-05-29 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법

Country Status (5)

Country Link
US (1) US9840788B2 (ko)
EP (1) EP2949786A1 (ko)
KR (1) KR20150138087A (ko)
CN (1) CN105274595B (ko)
TW (1) TWI696725B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9886236B2 (en) 2014-05-28 2018-02-06 Google Llc Multi-dimensional audio interface system
US9828687B2 (en) * 2014-05-30 2017-11-28 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置
US11005029B2 (en) * 2018-09-28 2021-05-11 Samsung Electronics Co., Ltd. Spin transfer torque switching of a magnetic layer with volume uniaxial magnetic crystalline anistotropy
CN109735891A (zh) * 2018-12-13 2019-05-10 江苏师范大学 一种用于提高微粒射流电沉积复合镀层力学性能的方法
CN110699721B (zh) * 2019-11-20 2021-08-20 长春黄金研究院有限公司 一种无氰镀金铜合金电镀液及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006245A1 (en) 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
FR2820439B1 (fr) * 2001-02-06 2004-04-09 Coventya Bain acide pour l'electrodeposition d'un alliage zinc-manganese
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
US7189650B2 (en) 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US7256120B2 (en) 2004-12-28 2007-08-14 Taiwan Semiconductor Manufacturing Co. Method to eliminate plating copper defect
US7956465B2 (en) 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US20080296768A1 (en) 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
US8703615B1 (en) * 2008-03-06 2014-04-22 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20120028073A1 (en) * 2009-02-12 2012-02-02 Technion Research & Development Foundation Ltd. Process for electroplating of copper
US8357599B2 (en) * 2011-02-10 2013-01-22 Applied Materials, Inc. Seed layer passivation
CN102593098A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US20140103534A1 (en) 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance
KR20130121042A (ko) * 2012-04-26 2013-11-05 어플라이드 머티어리얼스, 인코포레이티드 피쳐 필을 위한 반도체 리플로우 프로세싱
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9828687B2 (en) * 2014-05-30 2017-11-28 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film

Also Published As

Publication number Publication date
TW201610231A (zh) 2016-03-16
US20150348837A1 (en) 2015-12-03
TWI696725B (zh) 2020-06-21
CN105274595A (zh) 2016-01-27
EP2949786A1 (en) 2015-12-02
US9840788B2 (en) 2017-12-12
CN105274595B (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN108475625B (zh) 用于集成电路中的小及大特征的钴或镍及铜整合
KR101784997B1 (ko) 전기화학적 도금 방법들
TWI739730B (zh) 用於自晶種層表面移除污染的系統及方法
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
JP5203602B2 (ja) 銅でないメッキ可能層の上への銅の直接電気メッキのための方法
US20060216930A1 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
WO2015172089A1 (en) Super conformal plating
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
US7268075B2 (en) Method to reduce the copper line roughness for increased electrical conductivity of narrow interconnects (<100nm)
US8652966B2 (en) Semiconductor device manufacturing method and semiconductor device
TW201628125A (zh) 自種晶層表面移除污染之系統以及方法
US20150322587A1 (en) Super conformal plating
US20150348836A1 (en) Methods for depositing metal on a reactive metal film
US20150348826A1 (en) Method for electrochemically depositing metal on a reactive metal film