JP6474410B2 - 電気化学的に不活性なカチオンを含む銅電着浴 - Google Patents

電気化学的に不活性なカチオンを含む銅電着浴 Download PDF

Info

Publication number
JP6474410B2
JP6474410B2 JP2016537558A JP2016537558A JP6474410B2 JP 6474410 B2 JP6474410 B2 JP 6474410B2 JP 2016537558 A JP2016537558 A JP 2016537558A JP 2016537558 A JP2016537558 A JP 2016537558A JP 6474410 B2 JP6474410 B2 JP 6474410B2
Authority
JP
Japan
Prior art keywords
copper
layer
pattern
concentration
electrochemical process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016537558A
Other languages
English (en)
Other versions
JP2017508064A (ja
Inventor
ロリアンヌ ルリジュー，
ロリアンヌ ルリジュー，
ポール ブロンドー，
ポール ブロンドー，
ドミニク サー，
ドミニク サー，
Original Assignee
アヴニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アヴニ filed Critical アヴニ
Publication of JP2017508064A publication Critical patent/JP2017508064A/ja
Application granted granted Critical
Publication of JP6474410B2 publication Critical patent/JP6474410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1639—Substrates other than metallic, e.g. inorganic or organic or non-conductive
    • C23C18/1641—Organic substrates, e.g. resin, plastic
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C23C18/40—Coating with copper using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Description

本発明は、様々な基板、好ましくは金属基板に銅を電気めっきするのに使用される銅電着浴に関する。また、本発明は、集積回路の相互接続配線を作製するために銅を電着させる方法にも関する。
相互接続配線（ｉｎｔｅｒｃｏｎｎｅｃｔｓ）は、導電性を有する銅の配線網を形成して様々な部品を接続する。相互接続配線の作製では、まず誘電体にトレンチをエッチングし、続いてそのトレンチに銅を充填する。銅の充填は、電気化学的又は非電気化学的な方法で実施できる。
集積回路を耐久性良く機能させるためには、銅拡散バリアを形成する層を誘電体と銅配線との間に設ける必要がある。しかしながら、バリア性を有する材料の抵抗率は非常に高いため、トレンチを銅で均一に充填することはできない。したがって、公知の方法によれば、電気化学的に銅を充填する工程の前に、銅シード層と呼ばれる金属銅の薄層でバリア層を被覆して、被覆する基板の導電率を増加させる必要がある。銅シード層の堆積方法としては、本質的に、物理的気相成長法（ＰＶＤ）及び電気化学堆積法の２種類がある。
気相法は方向性のある方法であるため、被覆するトレンチの表面全体に一定の厚さで銅が堆積しない。通常、トレンチの入口に余分な材料が堆積し、銅シード層がトレンチの側壁で途切れてしまうため、充填工程中にトレンチの途中や底部で銅堆積層にボイドが生じる。
構造体を銅で充填するのに使用される浴では、均一な薄層をバリア材上に直接堆積させることができなかったため、銅シード層をバリア材上に電着させる技術の開発が必要とされている。
また、高記録密度且つ低損失の高性能コンピュータチップなどのデバイスを微細化するためには、トレンチのサイズを小さくする必要があり、トレンチの幅とともにシード層の厚さは薄くなる。例えば、トレンチの幅が２０ｎｍである場合、シード層の厚さは５ｎｍを超えてはならない。既存の方法では、このような薄いシード層を連続的に堆積させることはできない。一定の閾値を下回ると、従来技術の電解液では、微細で連続的であると同時にコンフォーマルでもあるシード層を得ることはできない。
トレンチのフォームファクタが通常３／１を超えるような高い値である場合、銅の充填に使用される電解液は機能しないことが分かった（なお、フォームファクタとは、基板表面のパターン開口部の幅に対するパターンの深さの比に相当する）。特に、このようなトレンチに堆積させた銅には、充填工程の終わりにボイドが生じる場合があり、それにより抵抗が大きくなり、更には銅の導電配線が破断してしまいさえする傾向があることが確認されている。ボイドは基板と銅堆積層との間又は銅堆積層自体に形成され、通常は、トレンチの両端から等距離にある線状ボイドや、穴である。
本出願人は、シード層をバリア層上に形成するための銅電着用組成物に関していくつか特許出願を行っている。
特許文献１によれば、コンフォーマルで均一な付着性銅シード層を抵抗性バリア上に堆積できる電着組成物が公知である。この特許文献に記載の組成は、数十Ω／□程度の抵抗率を有する基板上に、厚さが通常は２０ｎｍ未満の極めて薄い堆積層を形成できるよう設計されている。このような電解液を用いても、トレンチを銅で完全には充填できないことが分かった。このような浴を使用すると、実際に銅堆積層に「ボイド」や線状ボイド（「シーム」）が現れる。
また、特許文献２によれば、銅バリア上での１工程だけで相互接続配線用の線や穴（ビアともいう）に銅を充填できる電着組成物が公知である。層間接続ビアを、それより寸法がはるかに大きいシリコン貫通ビア（ＴＳＶ）と混同してはならない。
特許文献２に記載の組成は、相互接続配線用の線や穴を充填するという課題を解決できるよう特別に設計されている。しかしながら、記載された組成物を使用しても、サイズが小さいトレンチを充填できないことが分かった。
国際公開第２００７／０３４１１６号 国際公開第２００７／０９６３９０号
微細化が進む相互接続構造体を充填するために、ｉ）バリア基板上に微細な銅シード層をコンフォーマルに堆積できる電解液、ｉｉ）欠陥なくトレンチを充填できる電解液、及び、ｉｉｉ）シード層をあらかじめ堆積させる必要がなく、シード層をあらかじめ形成しないでトレンチを充填できる電解液が求められている。
本発明者らは、芳香族アミンを含有する銅電解液に特定の電気化学的に不活性なカチオンを加えることによって、銅拡散に対するバリアとなる材料の中でもルテニウムやコバルトのような最も抵抗が大きい材料上で銅の核生成を改善できることを見出した。また、本発明者らは、上記カチオンを上記アミンと組み合わせることで、銅の堆積に特異的な抑制効果が得られることを見出した。
（発明の概要）
このように、本発明は、一態様によれば、基板上に銅を電着させるための電解液であって、銅イオンと、上記基板上での金属銅の核生成を促進する促進剤とを水溶液中に含有し、上記銅の核生成促進剤は、セシウム（Ｃｓ２＋）、アルキルアンモニウム及びそれらの混合物からなる群より選択される電気化学的に不活性なカチオンと、少なくとも２種の芳香族アミンとの組み合わせであることを特徴とする電解液に関する。
上記アルキルアンモニウムは、式（Ｎ−Ｒ１Ｒ２Ｒ３Ｒ４）＋（式中、Ｒ１、Ｒ２、Ｒ３及びＲ４は互いに独立して水素又は炭素数１〜４のアルキル基を表す。ただし、Ｒ１、Ｒ２、Ｒ３及びＲ４が同時に水素である場合を除く。）で表される化合物及びそれらの混合物であってもよい。
第二の態様によれば、本発明は、銅拡散に対するバリアとなる材料で被覆した誘電体基板に形成された凹パターン上に銅を堆積させる電気化学プロセスであって、上記パターンの開口幅又は直径は４０ｎｍ未満であり、
・上記トレンチの表面を上述した電解液と接触させる工程と、
・上記バリア層上に連続した銅堆積層を形成するのに充分な時間、上記バリア層の表面をアノード電位又はカソード電位に分極させて上記バリア層上に銅を電着させる工程と
を含むことを特徴とする電気化学プロセスに関する。
本発明の電解液を用いると、フォームファクタが高い微細なトレンチ又は微細なビアを材料欠陥なく充填できることが明らかとなった。
（定義）
本明細書において「電着」とは、基板の表面を金属又は有機金属の皮膜で被覆できる方法を意味する。この方法では、基板を電気的に分極させ、上記金属又は有機金属の皮膜の前駆物質を含有する液体（電解液と呼ばれる）に接触させて、上記皮膜を形成する。電着は、例えば、皮膜材料の前駆物質（例えば、金属皮膜の場合は金属イオン）源と、形成される皮膜の特性（堆積層の平坦さ及び微細さ、抵抗率等）を改善するための任意の各種薬剤とを含有する浴中で、一電極（金属皮膜の場合はカソード）を構成する被覆対象の基板と、別の電極（アノード）との間に、必要に応じて参照電極の存在下、電流を流すことによって行う。国際的な取り決めによれば、所望の基板、すなわち電気化学回路のカソードに印加される電流及び電圧が負となる。本明細書全体にわたって、上記電流及び電圧が正の値で記載される場合、その値は上記電流又は電圧の絶対値を表しているものである。
「電解液」とは、上で定義した電着プロセスにおいて使用される金属皮膜の前駆物質を含有する液体を意味する。
「抑制剤」とは、電着プロセスの開始時及びそのプロセス中にバリア層の表面又はバリア層上に堆積した銅の表面に吸着される物質を意味し、被覆される表面を部分的にマスキングして、該表面で起こる反応を減速させる機能を有する。
「促進剤」とは、トレンチ底部での銅の成長を加速させる物質を意味する。促進剤は、銅の還元機構を変化させるよう作用し、金属の堆積速度を増加させる効果を示す。
「電気化学的に不活性なカチオン」とは、上で定義した電着プロセスにおいて電流が流れる間、還元反応も酸化反応も受けないカチオンを意味する。
「銅の核生成促進剤」とは、形成される材料及びその微細構造特性の起点となる最初の種晶（核ともいう）の密度を改善し、そのサイズを縮小することを意味する。
ビアやトレンチ等のパターンの「開口寸法」とは、誘電体にあらかじめ形成された凹パターンの平均直径又は平均幅を意味する。これらの寸法は、誘電材料の表面で測定される。
「連続した堆積層」とは、パターンが底部から頂部へと（ボトムアップで）最適に充填されたことを表すボイドのない銅の塊、又は、パターン容積を埋め尽くさない薄いコンフォーマルな堆積層を意味する。従来技術においては、パターン壁と銅堆積層との間で銅堆積層に穴や材料ボイドが見られる場合がある（「側壁ボイド」）。また、パターン壁から等距離にある穴状又は線状（「シーム」）のボイドが見られることもある。これらのボイドは電子顕微鏡法で観察し、堆積層の横断面を作成して定量化できる。本発明の連続した堆積層の平均ボイド率は、１０体積％未満、好ましくは５体積％以下であることが好ましい。ボイドの数は、透過型電子顕微鏡（ＴＥＭ）を用いて測定できる。コンフォーマルな堆積層の適合度（ｃｏｎｆｏｒｍｉｔｙ）は、８０％超、好ましくは９０％以上、より好ましくは９５％以上、更には９９％超であり得る。適合度は、走査型電子顕微鏡を用いて断面を観察してシード層の様々な場所の厚さを比較することによって算出できる。ここで選択する場所は全て、表面上ではなくパターン内に存在することが好ましい。例えば、パターン内において堆積層の一番薄い部分の厚さと一番厚い部分の厚さとの差を測定してもよい。
（発明の詳細な説明）
本発明は、基板上に銅を電着させるための電解液であって、銅イオンと、上記基板上での金属銅の核生成を促進する促進剤とを水溶液中に含有し、上記銅の核生成促進剤は、セシウム（Ｃｓ２＋）、アルキルアンモニウム及びそれらの混合物からなる群より選択される電気化学的に不活性なカチオンと、少なくとも２種の芳香族アミンとの組み合わせを含む又はその組み合わせからなることを特徴とする電解液に関する。
電気めっきする基板は、銅、タンタル、チタン、コバルト及びルテニウムからなる群より選択される金属であることが好ましい。
通常、本発明に係る電着組成物は、第二銅イオンＣｕ２＋（銅ＩＩ）源を塩の形態で含む。上記電解液の調製に用いる銅イオン源としては、硫酸銅、塩化銅、硝酸銅、酢酸銅等の銅（ＩＩ）塩、好ましくは硫酸銅、より好ましくは硫酸銅五水和物であることが有利である。
具体的な特徴としては、電着組成物中の銅イオン源の濃度は、０．４ｍＭと４０ｍＭとの間、例えば１ｍＭと２５ｍＭとの間、より好ましくは２ｍＭと６ｍＭとの間である。
本出願において「…と…との間」という表現はカットオフ値を含まず、一方、「…〜…」という表現は記載された下限値及び上限値を含む。
上記アルキルアンモニウムとしては、例えば、式（Ｎ−Ｒ１Ｒ２Ｒ３Ｒ４）＋（式中、Ｒ１、Ｒ２、Ｒ３及びＲ４は互いに独立して水素又は炭素数１〜４のアルキル基を表す。ただし、Ｒ１、Ｒ２、Ｒ３及びＲ４が同時に水素である場合を除く。）で表される化合物が挙げられる。ＮＨ４ ＋イオンは本発明には含まれない。
炭素数１〜４のアルキル基としては、例えばメチル、エチル、ｎ−プロピル又はｎ−ブチルが挙げられる。上記アルキルアンモニウムとしては、テトラアルキルアンモニウム、例えばテトラメチルアンモニウム、テトラエチルアンモニウム、テトラプロピルアンモニウム又はテトラブチルアンモニウム、メチルトリエチルアンモニウム及びエチルトリメチルアンモニウムが好ましい。
上記カチオンは、例えば硫酸塩のような塩の形態で供給される。塩におけるカチオンの対イオンは、銅（ＩＩ）塩の対イオンと同じであることが好ましい。
上記２種の芳香族アミンは、ビピリジン、１，２−ジアミノベンゼン、３，５−ジメチルアニリン、ピリジン、８−ヒドロキシキノリンスルホン酸塩、３，５−ジメチルピリジン、２，２’−ビピリミジン、２−メルカプトチアゾリン、２−メチルアミノピリジン及びイミダゾールからなる群より選択できる。上記２種の芳香族アミンは−ＣＯＯＨ基を有さないことが有利である。
上記芳香族アミンの合計濃度は、１．６ｍＭと１６０ｍＭとの間、好ましくは４ｍＭと１００ｍＭとの間、例えば４ｍＭと２４ｍＭとの間であることが好ましい。特定の実施形態において、上記２種の芳香族アミンは２，２’−ビピリジン及びイミダゾールである。
上記２種のアミンの一方がビピリジン、好ましくは２，２’−ビピリジンである場合、ビピリジンの濃度は、０．４ｍＭと４０ｍＭとの間、好ましくは１ｍＭと２５ｍＭとの間、例えば２ｍＭと６ｍＭとの間であることが好ましい。
上記ビピリジンは、銅イオンの濃度に対して０．５〜２モル当量であるのが好ましく、０．７５〜１．２５モル当量であるのがより好ましく、１モル当量程度であるのがより好ましい。
上記２種のアミンの一方がイミダゾールである場合、イミダゾールの濃度は、１．２ｍＭと１２０ｍＭとの間、好ましくは１．５ｍＭと７５ｍＭとの間、例えば２ｍＭと１８ｍＭとの間であることが好ましい。
イミダゾールは、銅イオンの濃度に対して１〜５モル当量であるのが好ましく、１〜４モル当量であるのがより好ましく、約１モル当量であるのがより好ましい。
本発明の電解液は、銅の電着の促進剤としてチオジグリコール酸を１ｍｇ／ｌと５００ｍｇ／ｌとの間、好ましくは２ｍｇ／ｌと１００ｍｇ／ｌとの間の濃度で含有していてもよい。
上記電解液は、当業者に公知の銅（ＩＩ）錯化剤、好ましくはアミンを更に含有していてもよい。上記電解液は、チオジグリコール酸以外のカルボン酸及びピリジンを含有しないものであってもよい。
上記電解液は電流を印加して使用される。無電解プロセスでは用いられず、そのため、ジメチルアミンボラン又は次亜リン酸等の銅酸化物の還元剤を含有しない。
溶媒は原則として限定されないが（ただし、溶液の活性種を充分に可溶化し、電着を妨げないものとする）、水が好ましい。一実施形態によれば、溶媒は体積基準で主に水を含む。
上記２種のアミンと上記電気化学的に不活性なカチオンとの混合物は、銅に特異的な抑制剤として機能し得る。また、本発明の電解液は、ポリエチレングリコール等の高分子抑制剤を含有しないことが有利である。従来技術では、通常、電解液に塩素イオン源を加えて高分子抑制剤と相乗的に作用させる。本発明においては、溶液の効力を確保するために塩素イオンを加える必要はないことが見出された。また、本発明の電解液は、塩素イオンを５０ｐｐｍ未満しか含まない。本発明の電解液は塩素イオンを含まないことが好ましい。
従来技術では、通常、銅で被覆するバリア材表面の濡れ性を改善するために界面活性剤が必要である。本発明によれば、界面活性剤を電解液に配合する必要はない。
上記電解液は、従来公知のレベリング剤及び／又は光沢剤、例えばポリピリジンを含有していてもよい。
上記電解液のｐＨは、６．７よりも大きくなるよう選択するのが好ましい。これは、空洞を充填するのに使用される従来の電解液では、通常、Ｈ＋イオンの存在によって溶液の導電性を充分に確保し、結果的に充分な反応速度を得るためにｐＨが非常に低いことから、一層驚くべきことである。本発明の電解液のｐＨは、６．７を超えることが好ましく、６．８を超えることがより好ましく、８と１３との間、例えば８と１０との間であることがより好ましく、９から９．５程度であることが更により好ましい。
上記組成物のｐＨは、芳香族アミンを銅ＩＩイオン及び電気化学的に不活性なカチオンと混合した後、当業者に公知の塩基又は酸を用いて適宜調整できる。
一度調整した組成物のｐＨは、「Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ−８４ｔｈ ｅｄｉｔｉｏｎ」（Ｄａｖｉｄ Ｒ．Ｌｉｄｅ，ＣＲＣ Ｐｒｅｓｓ）に記載の緩衝剤等を用いて上記ｐＨ範囲に適宜安定化できる。例えば、炭酸水素カリウム等の炭酸水素塩が挙げられる。
本発明の電解液は、脂肪族アミンや有機酸等の銅錯化剤を含有しないことが好ましい。上記銅錯化剤としては、例えばＥＤＴＡ、クエン酸、ポリカルボン酸、脂肪族アミン（エチレンジアミン等）及びグリオキシル酸が挙げられる。本発明の電解液は、チオジグリコール酸以外のポリカルボン酸を含有しないことが好ましい。
具体的な実施形態によれば、上記銅イオンの濃度は０．４ｍＭと４０ｍＭとの間であり、ビピリジンの濃度は０．４ｍＭと４０ｍＭとの間であり、イミダゾールの濃度は１．２ｍＭと１２０ｍＭとの間であり、電気化学的に不活性なカチオンの濃度は０．４ｍＭと１００ｍＭとの間である。例えば、銅イオンの濃度は２ｍＭと６ｍＭとの間であり、上記芳香族アミンの合計濃度は４ｍＭと２４ｍＭとの間であり、上記カチオンの濃度は２ｍＭと２０ｍＭとの間である。
本発明はまた、誘電体基板に形成された凹パターンの表面に銅を堆積させる電気化学プロセスであって、上記パターンの開口寸法は４０ｎｍ未満であり、
・上記パターンの表面を上述した電解液と接触させる工程と、
・上記パターンの表面をアノード電位又はカソード電位に分極させて銅を電着させることにより、連続した銅堆積層を形成する工程と
を含むことを特徴とする電気化学プロセスに関する。
本発明の第一の態様に関して記載した全ての特徴が電着プロセスに適用される。
本発明の方法において、上記誘電体基板は銅拡散バリアを形成する層で被覆してもよく、必要に応じて銅シード層で被覆してもよい。これらの層はどちらも当業者に公知の方法で堆積される。
上記基板が銅拡散バリアを形成する層で被覆されている場合、本発明の方法は、１）上記バリア層上に銅シード層を堆積させる工程、又は、２）上記トレンチを上記銅堆積層で完全に充填する工程を含んでもよい。
上記基板が銅拡散バリアを形成する層及び銅シード層で順次被覆されている場合、本発明の方法は、上記トレンチを上記銅堆積層で完全に充填する工程からなっていてもよい。
第一の実施形態において、本発明の方法は、パターンの表面に銅シード層を堆積させる方法である。本方法によれば、上記誘電体基板は銅拡散バリアを形成する層で被覆されており、上記連続した銅堆積層は、上記バリア材と接触して少なくとも部分的に被覆する厚さ１０ｎｍ未満のコンフォーマルなシード層である。
第二の実施形態において、本発明の方法は、パターンを充填する方法である。本方法によれば、
・上記誘電体基板は、銅拡散バリアを形成する層で被覆されており、該層自体は銅シード層で少なくとも部分的に被覆されており、
・上記連続した銅堆積層は、上記シード層と接触し、上記パターンの全容積に充填される。
第三の実施形態において、本発明の方法は、パターンを充填する方法である。本方法によれば、
・上記誘電体基板は、銅拡散バリアを形成する層で被覆されており、
・上記連続した銅堆積層は、上記バリア層と接触し、上記パターンの全容積に充填される。
これらの実施形態において、堆積したシード層は、パターン内で測定した厚さが０．５ｎｍと１０ｎｍとの間、例えば２ｎｍと５ｎｍとの間であることが好ましい。
本発明の方法によれば、開口寸法の小さいパターン、特に幅が非常に小さいトレンチに銅を堆積できる。このように、パターンの開口寸法は、４０ｎｍ、３５ｎｍ、３０ｎｍ及び２５ｎｍからなる群より選択される上限値より小さくてもよい。上記パターンの開口寸法は、５ｎｍ以上であることが好ましい。
パターンの深さ／開口寸法の比で表されるフォームファクタは、２：１〜２０：１の範囲、例えば３：１〜１０：１の範囲で変動してもよい。本発明に係る方法は、例えば２：１を超える、３：１を超える、４：１を超える、５：１を超える、６：１を超える又は更には７：１を超える及びそれ以上のフォームファクタなど、特に高いフォームファクタを有する空洞に銅を均一に堆積でき、有利である。
上記銅拡散バリアを形成する層は、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、炭窒化タングステン（ＷＣＮ）、マンガン（Ｍｎ）及び窒化マンガン（Ｍｎ３Ｎ２）から選択される少なくとも１種の材料を含んでいてもよい。上記バリア層の厚さは、通常、０．５ｎｍと１０ｎｍとの間である。
上記銅拡散バリアを形成する層は、銅拡散バリアを形成する材料層及び銅付着を促進する材料層（ライナー）を含む、異なる材料からなる複数の層の積層体を構成していてもよい。第一の実施形態例によれば、使用される誘電体基板は、少なくとも上記パターン内において、１）厚さが０．５ｎｍと３ｎｍとの間の窒化タンタル層、２）厚さが０．５ｎｍと３ｎｍとの間のコバルト層、及び、３）厚さが０．５ｎｍと５ｎｍとの間の銅層で順次被覆されている。
第二の実施形態例によれば、使用される誘電体基板は、少なくとも上記パターン内において、１）厚さが０．５ｎｍと３ｎｍとの間の窒化タンタル層、及び、２）厚さが０．５ｎｍと５ｎｍとの間のルテニウム層で順次被覆されている。
堆積工程中、充填される空洞の表面は、定電流モード（印加電流を固定）、定電圧モード（必要に応じて参照電極に対して、印加電位を固定）又は（電流若しくは電圧）パルスモードのいずれかで分極させてもよい。
本発明の一実施形態によれば、パターンの空洞表面の分極は、連続モードを用いて単位面積当たり０．１ｍＡ／ｃｍ２〜５０ｍＡ／ｃｍ２、好ましくは０．５ｍＡ／ｃｍ２〜５ｍＡ／ｃｍ２、好ましくは０．５〜１．５ｍＡ／ｃｍ２の範囲で電流を印加することによって行う。
本発明の他の一実施形態によれば、パターンの空洞表面の分極は、中周波数又は高周波数の電流パルスモード又は電圧パルスモードで行う。
上記表面の分極は、例えば、電流パルスモードを用いて分極期間と分極させない休止期間とを交互に繰り返すことによって行ってもよい。分極期間の周波数は、０．１ｋＨｚと５０ｋＨｚとの間（すなわち、分極時間は０．０２ミリ秒と１０ミリ秒との間）、好ましくは１ｋＨｚと２０ｋＨｚとの間、例えば５ｋＨｚと１５ｋＨｚとの間であってもよく、一方、休止期間の周波数は、０．１ｋＨｚと５０ｋＨｚとの間、好ましくは１ｋＨｚと１０ｋＨｚとの間、例えば５ｋＨｚであってもよい。最大強度が０．０１ｍＡ／ｃｍ２と１０ｍＡ／ｃｍ２との間、例えば約０．４から５ｍＡ／ｃｍ２の電流を印加して表面を分極させてもよい。
４０ｎｍ未満のパターンの充填時間は、パターンのサイズにもよるが、１０秒と１０分との間であることが有利であり、１５秒と５分との間であることが好ましい。一実施形態において、開口寸法が４０ｎｍ未満、深さが５０ｎｍを超えるトレンチを完全に充填するためには、電着工程の時間は２分未満である。
本発明に係る電解液は、「通電投入（ｈｏｔ ｅｎｔｒｙ）」工程を最初に行う手順に従って使用できるが、被覆する表面を電気分極させずに電着浴と接触させ、この状態で所望の時間保持する「非通電投入（ｃｏｌｄ ｅｎｔｒｙ）」工程を最初に行う手順に従って使用することもでき、特に有利である。このように、具体的な一特徴によれば、本発明に係る方法は、電着前に、充填する空洞の表面を電気分極させずに本発明に係る電着組成物と接触させ、必要に応じてこの状態で少なくとも３０秒間保持する「非通電投入」工程を含む。
本発明に係る電着プロセスは、２０℃と３０℃との間の温度、すなわち室温で行ってもよい。そのため、電着浴を加熱する必要がない。
本発明に係る方法によって、材料欠陥なく優れた品質で銅を充填できた。
本方法は、バリア層の表面が少なくとも部分的に銅シード層で被覆された空洞を充填するのに使用できる。
本発明に係る方法は、銅拡散バリアを形成する材料を少なくとも１種含み、且つ、銅シード層で被覆されていない表面を有する空洞を充填するのに使用することもでき、有利である。
最後に、本発明は、以上の方法によって得られる半導体デバイスに関する。
以下の図面及び実施例によって本発明をより詳しく説明する。
本発明の電着溶液を用いて幅２５ｎｍ、深さ７５ｎｍのトレンチに銅を充填したものを示す。 電気化学的に不活性なカチオンを含まない電解液を用いて幅２５ｎｍ、深さ７５ｎｍのトレンチに銅を充填したものを示す。トレンチには線状ボイド及び穴状ボイドが見られる。
（比較例１）本発明のカチオンを含まない電解液
２，２’−ビピリジン及びイミダゾールを含有するが、電気化学的に不活性なカチオンを含まない組成物を用いて、幅２５ｎｍ、深さ７５ｎｍのトレンチのルテニウムバリア層上に銅を直接充填した。
（Ａ）材料及び機器
（基板）
本例で使用した基板は、長さ４ｃｍ、幅４ｃｍのシリコン片で構成されたものであり、幅２５ｎｍ、深さ７５ｎｍのトレンチを有する構造化された酸化ケイ素層で被覆されており、該酸化ケイ素層自体は、原子層堆積によって堆積させた厚さ４ｎｍ未満のルテニウム（Ｒｕ）層で被覆されていた。上記ルテニウム層の抵抗率は２５０Ω／□であった。
このルテニウム層は、集積回路に銅相互接続配線を作製する際にいわゆる「ダマシン」構造で使用されるような銅拡散バリアを構成する。上記トレンチは「ダブルパターニング」と呼ばれる方法で作製される。
（電着溶液）
本溶液において、２，２’−ビピリジンの濃度は４．５５ｍＭ、イミダゾールの濃度は４．５５ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は１．３ｇ／ｌであったが、これは４．５５ｍＭに相当する。チオジグリコール酸の濃度は５〜２００ｐｐｍの範囲で変動し、例えば２５ｐｐｍであった。本溶液のｐＨは６．８であった。
（機器）
本例では、系の流体力学的特性を制御するための流体再循環システムを備える電着溶液を収容するためのセル、及び、使用した試料片のサイズ（４ｃｍ×４ｃｍ）に適した試料ホルダーを備える回転電極という２つの部材で構成された電解析出装置を使用した。電解析出セルは以下の２つの電極を備えていた。
・銅アノード
・カソードを構成するルテニウム層で被覆された構造化シリコン片
２０Ｖ又は２Ａまで供給可能なポテンシオスタットに電気リード線で接続された電極同士をコネクタによって電気的に接続した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソード分極では１ｋＨｚと１０ｋＨｚとの間、２つのカソードパルス間のゼロ分極では０．５ｋＨｚと５ｋＨｚとの間とし、３ｍＡ（すなわち０．３３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．６７ｍＡ／ｃｍ２）の電流範囲、例えば１１．４ｍＡ（すなわち１．２７ｍＡ／ｃｍ２）でカソードを分極させた。
電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチを完全に充填するためには１４分４９秒であった。
（Ｃ）結果
トレンチ壁には穴（側壁ボイド）が見られたため、横断面を作成してＴＥＭで定量化したところ、４０％（トレンチの４０％が側壁ボイドを有する）であった。
また、充填物には穴又は筋状の穴が見られたため、トレンチ底部から上方への銅成長が不充分であり、ボトムアップ効果が得られないことが明らかとなった（図２参照）。
（実施例２）
２，２’−ビピリジン、イミダゾール及び硫酸セシウムを主体とした本発明に係る組成物を用いて、幅２５ｎｍ、深さ７５ｎｍのトレンチのルテニウムバリア層上に銅を直接充填した。
（Ａ）材料及び機器
（基板）
本例では、例１と同じ基板を使用した。
（電着溶液）
本溶液において、２，２’−ビピリジンの濃度は２．２８ｍＭ、イミダゾールの濃度は２．２８ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は０．６５ｇ／ｌであったが、これは２．２８ｍＭに相当する。チオジグリコール酸の濃度は５〜２００ｐｐｍの範囲で変動し、例えば１０ｐｐｍであった。硫酸セシウムの濃度は１ｇ／ｌ〜５ｇ／ｌの範囲で変動し、例えば３ｇ／ｌ（８．２９ｍＭ）であった。本溶液のｐＨは６．８であった。
（機器）
本例では、例１と同じ機器を使用した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソードパルスでは１０ｋＨｚ、２つのカソードパルス間の休止期間では５ｋＨｚとし、５ｍＡ（すなわち０．６３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．８８ｍＡ／ｃｍ２）の電流範囲、例えば７．５ｍＡ（すなわち０．９４ｍＡ／ｃｍ２）でカソードを分極させた。
電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチを完全に充填するためには１分であった。
（Ｃ）結果
充填されたトレンチの壁に穴（側壁ボイド）がないため、硫酸セシウムの存在下でバリア層上での銅の核生成が良好になることが表されている（図１参照）。
（実施例３）
２，２’−ビピリジン、イミダゾール及び硫酸テトラメチルアンモニウムを主体とした本発明に係る組成物を用いて、幅２５ｎｍ、深さ７５ｎｍのトレンチのルテニウムバリア層上に銅を直接充填した。
（Ａ）材料及び機器
（基板）
本例では、例１と同じ基板を使用した。
（電着溶液）
本溶液において、２，２’−ビピリジンの濃度は４．５５ｍＭ、イミダゾールの濃度は４．５５ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は１．３ｇ／ｌであったが、これは４．５５ｍＭに相当する。チオジグリコール酸の濃度は５〜２００ｐｐｍの範囲で変動し、例えば１０ｐｐｍであった。硫酸テトラメチルアンモニウムの濃度は１ｇ／ｌ〜５ｇ／ｌの範囲で変動し、例えば３．４５ｇ／ｌ（１４ｍＭ）であった。本溶液のｐＨは６．７と７．２との間であった。
（機器）
本例では、例１と同じ機器を使用した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソードパルスでは１０ｋＨｚ、２つのカソードパルス間の休止期間では５ｋＨｚとし、５ｍＡ（すなわち０．６３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．８８ｍＡ／ｃｍ２）の電流範囲、例えば７．５ｍＡ（すなわち０．９４ｍＡ／ｃｍ２）でカソードを分極させた。
この工程の時間は、トレンチを完全に充填するためには、通常、１５秒と２分との間であった。
本例において、電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチを完全に充填するためには１分であった。
（Ｃ）結果
トレンチ壁に穴（側壁ボイド）がないため、硫酸テトラメチルアンモニウムの存在下でバリア層上での銅の核生成が良好になることが表されている。
（比較例４）本発明のカチオン以外のカチオンを含む電解液
２，２’−ビピリジン、イミダゾール及び硫酸カリウムを含有する組成物を用いて、幅２５ｎｍ、深さ７５ｎｍのトレンチのルテニウムバリア層上に銅を直接充填した。
（Ａ）材料及び機器
（基板）
本例では、例１と同じ基板を使用した。
（電着溶液）
本溶液において、２，２’−ビピリジンの濃度は４．５５ｍＭ、イミダゾールの濃度は４．５５ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は１．３ｇ／ｌであったが、これは４．５５ｍＭに相当する。チオジグリコール酸の濃度は５〜２００ｐｐｍの範囲で変動し、例えば１０ｐｐｍであった。硫酸カリウムの濃度は１ｇ／ｌ〜５ｇ／ｌの範囲で変動し、例えば１．２７ｇ／ｌ（７．２２ｍＭ）であった。本溶液のｐＨは６．７と７．２との間であった。
（機器）
本例では、例１と同じ機器を使用した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソードパルスでは１０ｋＨｚ、２つのカソードパルス間の休止期間では５ｋＨｚとし、５ｍＡ（すなわち０．６３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．８８ｍＡ／ｃｍ２）の電流範囲、例えば７．５ｍＡ（すなわち０．９４ｍＡ／ｃｍ２）でカソードを分極させた。
電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチを完全に充填するためには１分であった。
（Ｃ）結果
トレンチ壁には穴（側壁ボイド）が見られた。
また、充填物には穴又は筋状の穴が見られるため、トレンチ底部から上方への銅成長が不充分であること（ボトムアップ効果なし）が明らかである。
（比較例５）本発明のカチオン以外のカチオンを含む電解液
２，２’−ビピリジン、イミダゾール及び硫酸アンモニウムを含有する組成物を用いて、幅２５ｎｍ、深さ７５ｎｍのトレンチのルテニウムバリア層上に銅を直接充填した。
（Ａ）材料及び機器
（基板）
本例では、例１と同じ基板を使用した。
（電着溶液）
本例で使用した電着溶液は、ＣｕＳＯ４（Ｈ２Ｏ）５、２，２’−ビピリジン、イミダゾール、チオジグリコール酸及び硫酸アンモニウムを含有する水溶液であった。
本溶液において、２，２’−ビピリジンの濃度は４．５５ｍＭ、イミダゾールの濃度は４．５５ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は１．３ｇ／ｌであったが、これは４．５５ｍＭに相当する。チオジグリコール酸の濃度は５〜２００ｐｐｍの範囲で変動し、例えば１０ｐｐｍであった。硫酸アンモニウムの濃度は０．５ｇ／ｌ〜５ｇ／ｌの範囲で変動し、例えば０．９９ｇ／ｌ（６．９ｍＭ）であった。本溶液のｐＨは６．７と７．２との間であった。
（機器）
本例では、例１と同じ機器を使用した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソードパルスでは１０ｋＨｚ、２つのカソードパルス間の休止期間では５ｋＨｚとし、５ｍＡ（すなわち０．６３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．８８ｍＡ／ｃｍ２）の電流範囲、例えば７．５ｍＡ（すなわち０．９４ｍＡ／ｃｍ２）でカソードを分極させた。
この工程の時間は、トレンチを完全に充填するためには、通常、１５秒と２分との間であった。
本例において、電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチを完全に充填するためには１分であった。
（Ｃ）結果
トレンチ壁には穴（側壁ボイド）が見られた。
また、充填物には穴又は筋状の穴が見られるため、トレンチ底部から上方への銅成長が不充分であること（ボトムアップ効果なし）が明らかである。
（実施例６）
幅２５ｎｍ、深さ７５ｎｍのトレンチ内で、ルテニウムで仕上げたバリアを構成する積層体上に銅シード層を直接堆積させた。本発明に係る電解液組成物は、２，２’−ビピリジン、イミダゾール及び硫酸セシウムを主体としたものであった。
（Ａ）材料及び機器
（基板）
本例では、例１と同じ基板を使用した。
（電着溶液）
本溶液において、２，２’−ビピリジンの濃度は２．２８ｍＭ、イミダゾールの濃度は２．２８ｍＭであった。ＣｕＳＯ４（Ｈ２Ｏ）５の濃度は０．６５ｇ／ｌであったが、これは２．２８ｍＭに相当する。硫酸セシウムの濃度は１ｇ／ｌ〜５ｇ／ｌの範囲で変動し、例えば３ｇ／ｌ（８．２９ｍＭ）であった。本溶液のｐＨは６．８であった。
（機器）
本例では、例１と同じ機器を使用した。
（Ｂ）実験プロトコル
電流パルスモードを用いて、パルス周波数をカソードパルスでは１０ｋＨｚ、２つのカソードパルス間の休止期間では５ｋＨｚとし、５ｍＡ（すなわち０．６３ｍＡ／ｃｍ２）〜１５ｍＡ（すなわち１．８８ｍＡ／ｃｍ２）の電流範囲、例えば７．５ｍＡ（すなわち０．９４ｍＡ／ｃｍ２）でカソードを分極させた。
電着工程の時間は、幅２５ｎｍ、深さ７５ｎｍのトレンチに５ｎｍの銅シード層を形成するためには１５秒であった。
（Ｃ）結果
堆積した銅シード層は連続したコンフォーマルな層（パターン内とパターン外で厚さが同じ）である。

Claims (19)

  1. 基板上に銅を電着させるための電解液であって、銅イオンと、セシウム（Ｃｓ ２＋ ）、アルキルアンモニウム及びそれらの混合物からなる群より選択される電気化学的に不活性なカチオンと少なくとも２種の芳香族アミンとの組み合わせとを水溶液中に含有し、
    上記銅イオンの濃度は０．４ｍＭと４０ｍＭとの間であり、上記芳香族アミンの合計濃度は１．６ｍＭと１６０ｍＭとの間であり、上記カチオンの濃度は０．４ｍＭと１００ｍＭとの間であることを特徴とする電解液。
  2. 上記銅イオンは、硫酸銅、塩化銅、硝酸銅及び酢酸銅からなる群より選択される塩に由来することを特徴とする請求項１記載の電解液。
  3. 上記銅イオンの濃度は２ｍＭと６ｍＭとの間であり、上記芳香族アミンの合計濃度は４ｍＭと２４ｍＭとの間であり、上記カチオンの濃度は２ｍＭと２０ｍＭとの間であることを特徴とする請求項１又は２に記載の電解液。
  4. 上記電気化学的に不活性なカチオンは、硫酸塩の形態で供給される
    請求項１〜３のいずれか１項に記載の電解液。
  5. 塩素イオンを５０ｐｐｍ未満しか含まないことを特徴とする請求項１〜４のいずれか１項に記載の電解液。
  6. 界面活性剤を含まないことを特徴とする請求項１〜５のいずれか１項に記載の電解液。
  7. 上記芳香族アミンは２，２’−ビピリジン及びイミダゾールであることを特徴とする請求項１〜６のいずれか１項に記載の電解液。
  8. ２，２’−ビピリジンを銅イオンの濃度に対して０．５〜２モル当量含有し、イミダゾールを銅イオンの濃度に対して１〜５モル当量含有することを特徴とする請求項７に記載の電解液。
  9. 上記アルキルアンモニウムは、式（Ｎ−Ｒ１Ｒ２Ｒ３Ｒ４）＋（式中、Ｒ１、Ｒ２、Ｒ３及びＲ４は互いに独立して水素又は炭素数１〜４のアルキル基を表す。ただし、Ｒ１、Ｒ２、Ｒ３及びＲ４が同時に水素である場合を除く。）で表される化合物であることを特徴とする請求項１〜８のいずれか１項に記載の電解液。
  10. 誘電体基板に形成された凹パターン上に銅を堆積させる電気化学プロセスであって、上記パターンの開口寸法は４０ｎｍ未満であり、
    上記パターンの表面を請求項１〜９のいずれか１項に記載の電解液と接触させる工程と、
    上記パターンの表面をアノード電位又はカソード電位に分極させて銅を電着させることにより、連続した銅堆積層を形成する工程とを含むことを特徴とする電気化学プロセス。
  11. 上記パターンの表面は、銅拡散バリアを形成する層で被覆されており、上記連続した銅堆積層は、上記パターンの全容積に充填され、上記バリア層と接触することを特徴とする請求項１０に記載の電気化学プロセス。
  12. 上記パターンの表面は、銅拡散バリアを形成する層で被覆されており、上記連続した銅堆積層は、上記バリア層と接触するコンフォーマルなシード層であることを特徴とする請求項１０に記載の電気化学プロセス。
  13. 上記誘電体基板は、銅拡散バリアを形成する層で被覆されており、該層自体は、厚さが０．５ｎｍと１０ｎｍとの間の銅シード層で少なくとも部分的に被覆されており、
    上記連続した銅堆積層は、上記シード層と接触し、上記パターンの全容積に充填されることを特徴とする請求項１０に記載の電気化学プロセス。
  14. 上記銅拡散バリアを形成する層は、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、炭窒化タングステン（ＷＣＮ）、マンガン（Ｍｎ）及び窒化マンガン（Ｍｎ３Ｎ２）からなる群より選択される少なくとも１種の材料を含むことを特徴とする請求項１１〜１３のいずれか１項に記載の電気化学プロセス。
  15. 上記銅拡散バリアを形成する層は、銅拡散バリアを形成する材料及び銅付着を促進する材料を含む、異なる材料からなる複数の層の積層体を構成することを特徴とする請求項１４に記載の電気化学プロセス。
  16. 上記パターンは、フォームファクタが２／１を超える、好ましくは３／１を超えることを特徴とする請求項１０に記載の電気化学プロセス。
  17. 上記パターンはトレンチ又は層間接続ビアであることを特徴とする請求項１０に記載の電気化学プロセス。
  18. 少なくとも上記パターン内において、１）厚さが０．５ｎｍと３ｎｍとの間の窒化タンタル層、２）厚さが０．５ｎｍと３ｎｍとの間のコバルト層、及び、３）厚さが０．５ｎｍと５ｎｍとの間の銅層で順次被覆された誘電体基板上で行われることを特徴とする請求項１０に記載の電気化学プロセス。
  19. 上記誘電体基板は、少なくとも上記パターン内において、１）厚さが０．５ｎｍと３ｎｍとの間の窒化タンタル層、及び、２）厚さが０．５ｎｍと５ｎｍとの間のルテニウム層で順次被覆されていることを特徴とする請求項１０に記載の電気化学プロセス。
JP2016537558A 2013-12-09 2014-09-10 電気化学的に不活性なカチオンを含む銅電着浴 Active JP6474410B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361913634P 2013-12-09 2013-12-09
US61/913,634 2013-12-09
PCT/EP2014/069324 WO2015086180A1 (en) 2013-12-09 2014-09-10 Copper electrodeposition bath containing an electrochemically inert cation

Publications (2)

Publication Number Publication Date
JP2017508064A JP2017508064A (ja) 2017-03-23
JP6474410B2 true JP6474410B2 (ja) 2019-02-27

Family

ID=51494309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537558A Active JP6474410B2 (ja) 2013-12-09 2014-09-10 電気化学的に不活性なカチオンを含む銅電着浴

Country Status (8)

Country Link
US (1) US10011914B2 (ja)
EP (1) EP3080340B1 (ja)
JP (1) JP6474410B2 (ja)
KR (1) KR102312018B1 (ja)
CN (1) CN105899715B (ja)
IL (1) IL246035B (ja)
SG (1) SG11201604646TA (ja)
WO (1) WO2015086180A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150325477A1 (en) * 2014-05-09 2015-11-12 Applied Materials, Inc. Super conformal metal plating from complexed electrolytes
US20150348836A1 (en) * 2014-05-30 2015-12-03 Applied Materials, Inc. Methods for depositing metal on a reactive metal film
FR3061601B1 (fr) 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
US10734304B2 (en) * 2018-11-16 2020-08-04 Texas Instruments Incorporated Plating for thermal management
FR3112559A1 (fr) 2020-07-17 2022-01-21 Aveni Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
WO2023126259A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a defect reduction agent
WO2023126257A1 (en) 2021-12-29 2023-07-06 Basf Se Alkaline composition for copper electroplating comprising a grain refiner
WO2023194802A1 (en) * 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754940A (en) * 1972-09-06 1973-08-28 Crown City Plating Co Electroless plating solutions containing sulfamic acid and salts thereof
US4294670A (en) * 1979-10-29 1981-10-13 Raymond Louis W Precision electroplating of metal objects
JPH0544075A (ja) * 1991-08-15 1993-02-23 Nippon Riironaale Kk 無電解銅めつき代替銅ストライクめつき方法
JP4258011B2 (ja) * 1999-03-26 2009-04-30 石原薬品株式会社 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
TW562878B (en) * 2000-06-30 2003-11-21 Ebara Corp Copper-plating liquid, plating method and plating apparatus
US7316772B2 (en) * 2002-03-05 2008-01-08 Enthone Inc. Defect reduction in electrodeposited copper for semiconductor applications
US8147660B1 (en) * 2002-04-04 2012-04-03 Novellus Systems, Inc. Semiconductive counter electrode for electrolytic current distribution control
US6897151B2 (en) * 2002-11-08 2005-05-24 Wayne State University Methods of filling a feature on a substrate with copper nanocrystals
US6897152B2 (en) * 2003-02-05 2005-05-24 Enthone Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
US7087104B2 (en) * 2003-06-26 2006-08-08 Intel Corporation Preparation of electroless deposition solutions
US20060243599A1 (en) * 2005-04-28 2006-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electroplating additive for improved reliability
FR2890983B1 (fr) 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
US7579274B2 (en) 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
JP4352097B2 (ja) * 2007-10-24 2009-10-28 積水化学工業株式会社 導電性微粒子、異方性導電材料、接続構造体及び導電性微粒子の製造方法
DE102008033174B3 (de) * 2008-07-15 2009-09-17 Enthone Inc., West Haven Cyanidfreie Elektrolytzusammensetzung zur galvanischen Abscheidung einer Kupferschicht und Verfahren zur Abscheidung einer kupferhaltigen Schicht
US8147600B2 (en) * 2009-03-26 2012-04-03 United Technologies Corporation Pressure-based dissolved gas removal system
US9869029B2 (en) * 2009-07-30 2018-01-16 Basf Se Composition for metal plating comprising suppressing agent for void free submicron feature filling
JP5750626B2 (ja) * 2010-03-19 2015-07-22 石原ケミカル株式会社 電気銅メッキ方法
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
TWI572750B (zh) * 2010-05-24 2017-03-01 安頌股份有限公司 直通矽穿孔之銅充填
JP2012127003A (ja) * 2010-12-15 2012-07-05 Rohm & Haas Electronic Materials Llc 銅層を均一にする電気めっき方法
JP5622678B2 (ja) * 2011-07-14 2014-11-12 石原ケミカル株式会社 イミダゾール環結合型オキシアルキレン化合物を含有するメッキ浴
JP5903706B2 (ja) * 2011-08-25 2016-04-13 石原ケミカル株式会社 銅フィリング方法及び当該方法を適用した電子部品の製造方法

Also Published As

Publication number Publication date
KR102312018B1 (ko) 2021-10-13
US10011914B2 (en) 2018-07-03
US20150159291A1 (en) 2015-06-11
WO2015086180A1 (en) 2015-06-18
SG11201604646TA (en) 2016-07-28
EP3080340B1 (en) 2018-04-18
IL246035A0 (en) 2016-07-31
EP3080340A1 (en) 2016-10-19
CN105899715A (zh) 2016-08-24
JP2017508064A (ja) 2017-03-23
KR20160105808A (ko) 2016-09-07
IL246035B (en) 2019-11-28
CN105899715B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
JP5689221B2 (ja) 電気めっきによって基材表面を金属でコーティングする方法
JP6218837B2 (ja) 電解液及びバリア層上に銅を電気めっきする方法
JP7138108B2 (ja) 銅電着溶液及び高アスペクト比パターンのためのプロセス
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
TW201804022A (zh) 利用四甲銨之銅電鍍方法
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
TW202403116A (zh) 包含用於由下而上之銅電鍍的加速劑之電解質

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190129

R150 Certificate of patent or registration of utility model

Ref document number: 6474410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250