TWI418667B - 用於以金屬塗覆基材表面之電鍍組合物 - Google Patents

用於以金屬塗覆基材表面之電鍍組合物 Download PDF

Info

Publication number
TWI418667B
TWI418667B TW095134829A TW95134829A TWI418667B TW I418667 B TWI418667 B TW I418667B TW 095134829 A TW095134829 A TW 095134829A TW 95134829 A TW95134829 A TW 95134829A TW I418667 B TWI418667 B TW I418667B
Authority
TW
Taiwan
Prior art keywords
copper
electroplating
layer
coating
composition
Prior art date
Application number
TW095134829A
Other languages
English (en)
Other versions
TW200730669A (en
Original Assignee
Alchimer
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alchimer filed Critical Alchimer
Publication of TW200730669A publication Critical patent/TW200730669A/zh
Application granted granted Critical
Publication of TWI418667B publication Critical patent/TWI418667B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)

Description

用於以金屬塗覆基材表面之電鍍組合物
本發明大體上係關於一種用於塗覆具有銅之基材表面(特別是由一電阻材料組成之表面)，特別是用於塗覆銅擴散障壁層之電鍍組合物。
本發明特別可應用於微電子領域，用以製造積體電路中之互連。亦可應用於其他電子領域，用以製造印刷電路(稱為印刷電路板或印刷線路板)中之互連或用以製造被動元件(例如電感器)，或應用於積體電路或微系統(稱為微機電系統)中的機電領域。
應理解此處術語「電鍍」係表示一種以一金屬或有機金屬塗層覆蓋基材表面之方法，其中使該基材電性偏壓並接觸一包含有該金屬或有機金屬塗層之前驅物的液體，以形成該塗層。當該基材係一電導體時，電鍍係以例如以下列方式實施：在位在鍍浴內而構成一電極之待塗覆基材(在金屬或有機金屬塗層之情況下為陰極)與一第二電極(陽極)之間通以電流，，該鍍浴係包含該塗覆材料之前驅物來源(例如若為金屬塗層，則為金屬離子)及視情況存在之用以改善所形成塗層的特性(沈積物之均勻性及精細度、電阻率等)的各種試劑，此時視情況存有一參考電極。根據國際慣例，流經所研究基材(即電化學電路之陰極)之電流及所施加之電壓為負。全文中，當以正值提及此等電流及電壓時，暗示著此值乃表示該電流或該電壓之絕對值。
銅電鍍已在微電子領域中特定用於在積體電路中製造互連。銅良好的導電率及其高抗電遷移現象性(即在電流密度影響下的低銅原子遷移率；銅原子遷移可能造成導體明顯變形且係一主要故障原因)，尤其使銅成為被選用作為製造蝕刻特徵愈來愈小之積體電路用金屬互連之材料。
一般藉由在矽晶圓表面上形成主動半導體器件(特別係電晶體)來製造積體電路，該等半導體器件係藉由一金屬互連系統來連接在一起，該等金屬互連由「線」及「接觸」(亦稱為「通孔」)組成，其以疊加之層級放置，並藉由分別填充在該等介電層中製造的「渠溝」及「井」(亦稱為「互連孔」)來獲得。
由於銅難以蝕刻且在許多材料中具有一高擴散率，因此一般藉由一程序步驟來產生該等互連，該程序步驟包含：－沈積一絕緣介電層；－在該介電層內蝕刻該等互連特徵；－沈積一障壁層(例如一般由鉭、氮化鈦、氮化鉭、氮化鎢或碳化鎢製成)用以防止銅遷移；－使用銅填充該等線及互連孔；以及－藉由化學機械拋光來移除過量之銅。
此程序步驟稱為「鑲嵌製程」，(例如)C.Y.Chang與S.M.Sze在紐約McGraw－Hill出版的「ULST技術」，第444至445頁(1996)中已對其加以說明。
該障壁層一般由於具有過高之阻抗，使銅無法於晶圓規模下均質或均勻地電化學沈積，此為熟習此技術者以術語「歐姆降」稱呼的效應。該障壁層之高阻抗係由於其組成材料(一般為金屬氮化物)之高電阻率及其較小厚度(取決於積體電路代別，一般從數nm至數十nm)二者所引起，該厚度係由於配合該等互連特徵之小尺寸所致。
因此，在該銅電鍍步驟之前，一般必需使用一非電化學方法，在障壁層上覆蓋一金屬銅薄層(稱為晶種層)。類似於該障壁層，目前係藉由氣相沈積技術，例如PVD(物理氣相沈積)或CVD(化學氣相沈積)，來產生此晶種層。
由於目前積體電路之線及互連孔之臨界尺寸及其朝向越來越小尺寸之趨勢，因此現在銅晶種層之厚度大約為30 nm且會快速地轉變成10 nm或更小。
CVD沈積產生一保形銅層，即精確地配合待塗覆表面之表面狀態的銅層，且在廣泛的縱橫比下皆如此。然而，藉由化學氣相沈積所形成之銅層對於該等擴散障壁之黏著性較差。此點會實務上限制此類型製程之好處，因為銅與障壁之間必需有較強黏著性，以便確保組成互連之結構的可靠性。
此外，使用化學氣相沈積之製程相對較貴，因為其消耗品(該等前驅物)成本較高，其執行時所需之設備成本較高，且其效率較低。
從產業觀點看，目前以PVD沈積法較佳，因為其可用來塗覆具有高阻抗之表面，使銅與障壁之黏著性比CVD製程所獲得的更好。
PVD所沈積之塗層之厚度直接與從待塗覆表面觀看的立體角成正比例。因此，具有凸角之表面部分比具有凹角之表面部分覆蓋一更厚層。因此，物理氣相沈積所形成的該等銅晶種層不保形，且因此在基材表面上的各點處不具有均勻之厚度。尤其是，在渠溝或通孔之銳利邊緣處會觀察到蔭蔽或懸垂效應，其會阻隔其孔徑，使得不可能填充渠溝或通孔。而且，該等渠溝及通孔之側壁可能覆蓋一厚度不足的晶種層，導致不完美的後續填充、喪失材料或空隙。此外，在該等特徵之側壁上所產生的晶種層在本質上展現黏著性不同於在平坦基材表面上(在渠溝及通孔之頂部及底部處)所沈積者之黏著性。此點可能導致較差可靠性之特性，諸如抗電遷移性。換言之，非保形覆蓋不僅會由於缺少連續性而造成厚度差異，且還可能會因此造成該層在渠溝及通孔之側壁上較差的黏著性。
這些限制使得PVD極難使用在具有極小尺寸的溝渠及通孔(數十奈米級別)及極高縱橫比之新一代積體電路中。
就此而之，對於化學氣相沈積或物理氣相沈積製程而言，且對於更傳統之金屬電鍍技術(其無法在電阻性基材上實施)而言，本發明所提出之電鍍技術皆成為有利之替代方案。
此點係因為傳統電鍍(其一般包括在浸於包含金屬離子之鍍浴中之基材上施加一直流電流)僅可應用於充分導電之表面，即一般具有小於大約數歐姆/平方之薄膜電阻者，但對於在最先進技術中形成銅擴散障壁之該等層而言則不然，其薄膜電阻一般為數十歐姆/平方至數百歐姆/平方且可能係數萬歐姆/平方。
薄膜電阻係熟習此技術者用於測量薄膜或層之電阻的量。其採用歐姆/平方來表示，且對於二維系統(其中電流流過該層平面而非流過垂直於此層之平面)而言，則等於電阻率。在數學上，藉由將該層之組成材料之電阻率(採用ohms.m或microohms.cm表示)除以此層之厚度(採用m或nm表示)來獲得薄膜電阻值。
目前，傳統銅電鍍法主要係藉由將一直流電流施加於一片已事先覆蓋晶種層並浸在包含添加劑之酸性硫酸銅鍍浴內的晶圓，而在鑲嵌製程中填充該等渠溝及井。例如Rosenberg等人在「用於高效能矽技術之銅金屬化」，材料科學年刊(2000)，30，229－62中說明此種使用金屬銅填充渠溝及井之製程。
在專利案US 6 893 550中還已說明在一銅晶種層上使用銅電鍍法來填充渠溝及井，其以引用方式併入本文。
在文件US 6 893 550中所述之電鍍方法大體上具有之特徵在於：－在一方面，其使用一電鍍浴，其特定化學組成包含至少一酸(較佳的係硫酸)、至少一鹵化物離子(較佳的係氯化物)、及能夠加速或抑制塗層形成之各種化學試劑之組合；以及－在另一方面，其包括對於修飾以預定程序施加之電流密度。
例如專利案US 6 811 675中亦已建議用銅電鍍，用於在晶種層內填充任何空隙或用於修復此層(晶種修復或晶種增強)。
在此先前文件中所述的一較佳具體實施例中，第一步驟較佳係藉由物理氣相沈積製程來進行，其中沈積一非均勻「超薄」(厚度大約為20 nm)銅晶種層，並然後在第二步驟中，使用一鹼性電鍍溶液(其pH大於9)藉由電鍍來改良該層之保形度，該鹼性電鍍溶液係含有硫酸銅、銅錯合劑(較佳為檸檬酸)及視需要存在之用以改善該塗層亮度之錋酸及/或用以降低該塗層電阻率之硫酸銨。在電鍍期間所施加之電流密度介於1 mA/cm2 及5 mA/cm2 之間。
在前述先前文件中指示，此電鍍製程還可用於產生一銅晶種層，但其中未以任何範例來說明此可能性，且此種可能性顯然由於該文件中所提及之高電流密度而難以實現。
在此情形下，本發明之目的係解決一新技術問題，即如何提供一新穎電鍍組合物，使其尤其可產生連續且保形的銅晶種層，該銅晶種層具有10 nm或更小之厚度尺度並對擴散障壁展現極佳的黏著性(該擴散障壁可能具有高達數百萬歐姆/平方之表面電阻)。
本發明用於解決此技術問題之方案係為一種電鍍組合物，該電鍍組合物特別在製造積體電路互連中用以塗覆銅擴散障壁層，其特徵為以在溶劑中之溶液形式包含：－一銅離子源，濃度介於0.4及40 mM之間，較佳介於0.4及18 mM之間，且更佳介於0.4及15 mM之間；－至少一銅錯合劑，其選自包含一級脂肪胺、二級脂肪胺、三級脂肪胺、芳香胺、氮雜環及肟之群；－該銅/錯合物莫耳比介於0.1及2.5之間，較佳介於0.3及1.3之間；以及－該組合物之pH小於7，較佳係介於3.5及6.5之間。
頃發現，構成本發明基礎之處為有許多種含有至少一氮原子之銅錯合劑而於酸性媒介(即pH小於7)使用者提供特別出色之銅電鍍組合物，其可用於直接在擴散障壁表面(諸如在製造積體電路互連中所採用之表面)製造連續且保形之銅晶種層。
此發現更加令人驚奇之處為熟習此技術者皆瞭解包含氮原子之化合物(特別是胺)在酸性媒介中可能質子化，因而失去其與銅形成錯合物之能力。因此極令人驚奇的是發現在錯合銅比例原本低於先前技術所建議鹼性媒介之酸性媒介中，銅卻更加令人滿意地沈積於障壁層上。。
可用於本發明範疇之銅錯合劑可選自：－一級脂肪胺，尤其是乙胺、環己胺、乙二胺及環己二胺；－二級脂肪胺，尤其是咯啶；－三級脂肪胺，尤其是羥乙基二乙胺及四伸乙基戊胺；－芳香胺，尤其是1,2－二胺基苯及3,5－二甲基苯胺；－氮雜環，尤其是吡啶、2,2'－聯吡啶、8－羥基喹啉磺酸鹽、1,10－啡啉、3,5－二甲基吡啶及2,2'－聯嘧啶；以及－肟，尤其是二甲基乙二醛二肟。
一般而言，構成可使用於本發明內之較佳錯合劑種類中之一的氮雜環可定義為具有1至8個氮原子單環或多環化合物，稠合與否皆可，其每個環均包含5至6成員且可經或不經1至8個選自鹵素、羥基及具有1至6碳原子之烷基的原子或原子基團所取代。
本發明之電鍍組合物可包括一或多種錯合劑。
頃發現，使用可被吸附於金屬表面之錯合劑可獲得極佳結果，產生有序之層。此類構成本發明目前較佳銅錯合劑之試劑特別有吡啶、2,2'－聯吡啶及其混合物，尤其是其中吡啶與2,2'－聯吡啶間的莫耳比在5：1與1：5之間(較佳在3：1與1：1之間，且更佳為大約2：1)之混合物。
儘管原則上對溶劑之性質並無限制(只要其能充分溶解該溶液之活性物種且不干擾電鍍即可)，但以水或水酒精溶液較佳。
通常，本發明之電鍍組合物係包括一銅離子源，尤其是二價銅(Cu2 ＋ )離子。
較有利者，該銅離子源係一銅鹽，諸如特別是硫酸銅、氯化銅、硝酸銅或醋酸銅，較佳為硫酸銅。
依據一特定特徵，該銅離子源存在於該電鍍組合物內之濃度介於0.4及40 mM之間，較佳介於0.4及18 mM之間且更佳介於0.4及15 mM之間。
使用其中銅離子源濃度介於0.5及4 mM之間的組合物已獲得極佳的結果。
在本發明之電鍍組合物中該銅離子源/銅錯合劑莫耳比係介於0.1及2.5之間，較佳介於0.3及1.3之間。
一般而言，本發明電鍍組合物之pH小於7，較佳係介於3.5及6.5之間。
該組合物之pH可視情況藉由緩衝劑(諸如在「化學及物理手冊」，第84版，David R.Lide，CRC Press中所述緩衝劑中之一)在前述pH範圍內加以調整。
本發明目前較佳電鍍組合物在水溶液形式下包含：－硫酸銅，濃度介於0.4及40 mM之間，較佳介於0.4及18 mM之間，且更佳介於0.4及15 mM之間；－吡啶與2,2'－聯吡啶之混合物，其作為銅錯合劑；－該等銅/錯合劑莫耳比係介於0.3及1.3之間；以及－該組合物之pH小於7，較佳介於3.5及6.5之間。
本發明電鍍組合物可使用於標準電鍍方法，該方法包括使一基材之表面(諸如，尤其是防止銅擴散之障壁層)接觸本發明電鍍組合物，及在該基材表面上形成塗層之步驟，期間於該表面施加偏壓歷經足以形成該塗層的時間。
當需要該等塗層具有特定規格，尤其是需要薄(厚度小於20 nm，較佳的係小於10 nm)、有黏性、保形且均勻之塗層時，包括更特定之電位或電流方案之具體實施例可能較佳。
令人驚奇的係觀察到在該電鍍製程期間，藉由控制在形成該塗層之前待塗覆表面與該電鍍組合物(或鍍浴)接觸之條件及在形成該塗層之後自該電鍍組合物移除此表面之條件，可使用本發明電鍍組合物在此方面獲得極佳結果。
已相當意外地觀察到，在電鍍步驟之前，藉由使待塗覆表面與該電鍍組合物在不施加電性偏壓下接觸(即無需相對於相對電極或相對於參考電極施加電流或電位於此表面)，即可使用前述電鍍組合物改良電鍍所產生之該銅塗層與該障壁層之間的黏著性。
若在此接觸步驟之後但仍在該電鍍步驟之前，使待塗覆基材之表面保持與該電鍍組合物接觸至少5秒之時間，則發現此黏著性有更實質之改善。
頃發現，該晶種層對該障壁層之黏著性的改善可出人意料地改善「晶種層/填充層或厚銅或厚層」組合體之黏著性(即產生該晶種層所針對之該組合體之「操作性」黏著性)。
一般而言，直接測量單一晶種層之黏著性較難(尤其是由於其厚度薄)，但所獲得的結果已顯示本發明所製得之晶種層的黏著性顯然非常高。可更容易且更有效地決定該「晶種層/填充層或厚銅或厚層」組合體對於該障壁層之黏著能量，該能量係實際上應最佳化的重要操作特性。例如，可藉由(例如)使用牽拉測試系統剝離黏合於該組合體頂面的膠帶來決定此黏著性。以此方式所測量的黏著性，或以J/m2 表示的介面能量，整體性地描述該晶種層對該障壁之黏著性及該厚銅層對該晶種層之黏著性兩者的特徵。其無法提供其中一介面或另一介面之精確資訊，但確實可將所需操作特性－即銅/障壁介面之強度－加以量化。因此在本說明書中，可互換地使用「晶種層之黏著性」、「厚銅層對晶種層之黏著性」及「填充後銅/障壁介面之強度」。
亦令人驚奇地觀察到，，在經塗覆表面自該電鍍組合物移除之後，使其保持處於電性偏壓下，較佳持續介於1及10秒之間的時間，較佳持續介於1及5秒之間的時間，可獲得具有可與傳統電鍍填充方法相容之導電率的晶種層。
因而，本發明之電鍍組合物可較佳地用於一電鍍方法中，該方法包含：－稱為「冷進入」的步驟，此期間係於待塗覆表面不處於電性偏壓下使該表面與電鍍浴接觸，較佳係於此狀態下保持至少5秒之時間(較佳介於10及60秒之間且更佳為大約10至30秒)；－形成該塗層之步驟，此期間於該表面施加偏壓歷經足以形成該塗層之時間；以及－稱為「熱退出」的步驟，此期間在該表面仍處於電性偏壓下使其與該電鍍浴分離。
此方法中之一「冷進入」步驟與一「熱退出」步驟之組合使得可更容易且可再現地達成該「晶種層/銅填充」組合體之較佳黏著性。
在此方法中，藉由電鍍形成該塗層之步驟係進行足以形成所需塗層之持續時間。此持續時間可由習知此項技術者輕易地決定，該膜之生長係該電荷之函數，等於在電路內流動之電流對沈積時間之時間積分(法拉第定律)。
在該形成塗層之步驟期間，在恆電流模式(具有一固定設定電流)或在恆電位模式(具有一固定設定電位，視需要相對於參考電極)下或在脈衝模式(電流或電壓係脈衝式)下於待塗覆表面施加偏壓。
亦可組合此等模式，例如採用恆電位模式的步驟繼之以採用恆電流模式的步驟。
一般而言，可藉以恆電流模式施加偏壓製得令人滿意之塗層，較佳係於0.1 mA/cm2 (毫安培/平方公釐)至5 mA/cm2 電流範圍內，尤其是0.1 mA/cm2 至1 mA/cm2 。
還可藉由以施加單元電壓使得所得單元電流在與先前所示電流範圍相同的電流範圍內(0.1 mA/cm2 至5 mA/cm2 ，尤其是0.1 mA/cm2 至1 mA/cm2 )，而藉著於恆電位模式下施加偏壓來獲得令人滿意之塗層。儘管該單元電壓尤其取決於單元設計參數(例如與相對電極之距離或一膜之存在)，但熟習此技術者可很容易地藉由測量並調整針對特定電位及特定組態所得之電流，來決定該單元電壓。
亦可藉著脈衝模式下施加偏壓(較佳地用以施加電壓脈衝)來獲得令人滿意之塗層。
一般而言，此步驟可藉由施加電壓脈衝而進行，該電壓脈衝係對應於在0.1 mA/cm2 至5 mA/cm2 ，尤其是0.1 mA/cm2 至1 mA/cm2 之範圍內之最大電流/單位面積，且對應於在0 mA/cm2 至0.5 mA/cm2 ，尤其是0 mA/cm2 至0.1 mA/cm2 之範圍內之最小電流/單位面積。
尤其，在最大電壓下的偏壓持續時間可介於0.15及5秒之間，例如對應於約0.5 mA/cm2 的最大電流/單位面積，偏壓持續時間為約2秒，而在最小電壓下的偏壓之持續時間可介於0.15及7秒之間，例如對應於約0.05 mA/cm2 的最小電流/單位面積，偏壓持續時間為約3秒。
在此步驟期間待執行的循環之數目取決於該塗層之所需厚度。
一般而言，熟習此技術者瞭解到在前述一般條件下，如下面該等範例所示，已觀察到沈積速率為大約每循環0.1 nm，可很容易地決定待執行之循環之數目。
實施本發明之後一種方法尤其用以在高電阻性基材(其薄膜電阻最高可達100,000歐姆/平方，或甚至數百萬歐姆/平方)上產生銅晶種層。
較有利者，前述「熱退出」步驟係於恆電位模式下(即藉由使該已塗覆基材(晶圓)之電位保持一固定值)進行，當塗覆沈積步驟亦在恆電位模式下進行時，較佳係採用與此塗覆沈積步驟期間之電壓位準相同的電壓位準來測量相對於該電路之相對電極或相對於參考電極的電位。
本發明之第二目的係前述電鍍組合物在積體電路互連製造中用以塗覆銅擴散障壁層的用途。
在此方面，本發明亦包含一種塗覆基材表面(諸如尤其是防止銅擴散之障壁層)之方法，其包含使該表面與前述電沈積組合物接觸及一於該表面施加偏壓之步驟，此步驟係歷經足以形成該塗層之時間。
依據一特定具體實施例，該防止銅擴散之障壁層包含至少一種選自氮化鉭、鉭、釕、鈷、鎢、氮化鈦之材料，特定障壁表面之範例係由氮化鉭/鉭雙層或釕層組成之障壁表面。
此塗覆方法尤其可用於在以上定義防止銅擴散之障壁層上製備銅晶種層，其具有約30 nm或更小尺度之厚度，例如約10 nm或更小之尺度。
現藉由下列非限制性實例來說明本發明，其中本發明組合物係用以在塗覆有銅擴散障壁層的矽基材上沈積銅晶種層。這些實例尤其可應用於製造積體電路之銅互連結構。
 實例1：使用基於2,2'－聯吡啶與吡啶之混合物的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材： 此實例所使用之基材係由覆蓋有厚度為400 nm之矽層而直徑為200 mm的矽晶圓組成，其本身亦塗覆有藉由反應性濺鍍沈積之厚度為15 nm的氮化鉭(TaN)層及亦藉由濺鍍沈積之厚度為10 nm的鉭(Ta)層。
此TaN/Ta「雙層」構成製造積體電路之銅互連時在「雙鑲嵌」結構中所使用的銅擴散障壁。
電鍍溶液： 此實例所使用之電鍍溶液係一水溶液，其含有：0.3 g/l(或1.7 mM)之2,2'－聯吡啶；0.6 g/l(或2.4 mM)之CuSO4 ．5H2 O；及0.3 ml/l(或3.3 mM)之吡啶。該溶液之pH係介於5.8及6.2之間。
設備： 在此實例中，使用能夠處理200 mm晶圓的電鍍沈積設備(購自Semitool的型號EquinoxT M )，其代表微電子產業所採用的電鍍沈積設備。
此設備包含沈積該晶種層的電鍍沈積單元及沈積後所使用的沖洗/乾燥台。
該電鍍沈積單元包含一陽極，其由惰性金屬(例如塗覆有鉑之鈦)或與構成該晶種層之金屬相同的金屬製成，在此情況下係銅，塗覆有該TaN/Ta障壁層之矽晶圓係構成此單元之陰極。
此單元還包括一用於輸送最高達30 V及4 A之穩定電源供應及一用於電接觸該陰極之器件，該器件係藉由一隔離物與該溶液物理性隔離。此電接觸器件一般為環狀並使基材可在均勻配置於該基材周圍的各個接點施加偏壓。
亦包括用於支撐待塗覆晶圓的器件，包括用於使該晶圓以一預定速度旋轉之構件。
B.實驗方案
此實例中所使用的電鍍方法包含下列各種連續步驟。
步驟1：「冷進入」 此步驟分成二個子步驟：1.1 .將前述基材導入該電鍍沈積單元，使得具有該TaN/Ta障壁層之面接觸該電接觸器件，後者尚未供電。
1.2 .該電接觸器件及該基材所形成之組合體(以下稱為「陰極組合體」)係例如藉由浸漬與該電鍍溶液接觸。此接觸步驟(一般持續5秒或更小(例如2秒))係於仍未為該器件供電之下進行。之後，該陰極組合體較佳係於未施加偏壓下於該電鍍溶液內保持歷經至少5秒之時間(例如大約30秒)。
步驟2：形成銅塗層 該陰極組合體隨之藉由施加對應於一般介於0.4 mA/cm2 及0.8 mA/cm2 之間(例如0.6 mA/cm2 )之每單位面積電流的單元電壓並同時以每分鐘20至60圈(例如每分鐘40圈)之速度旋轉，而於恆電位模式下施加偏壓。
應明白此步驟之持續時間取決於該晶種層之目標厚度。熟習此技術者可容易地決定此持續時間，該膜之生長取決於電路中通過的電荷。
在前述條件下，沈積速率為大約1 nm/通過電路的電荷庫倫。
在此實例中，為獲得厚度為10 nm之塗層，可使該電鍍步驟之持續時間為大約50秒，而為獲得厚度為40 nm之塗層，可使持續時間為大約200秒。
步驟3：「熱退出」 此步驟可分成二個子步驟：3.1 .在電鍍步驟之後，在零旋轉速度下，同時維持在偏壓下，從該電鍍溶液收回塗覆有銅的陰極組合體。此階段之持續時間為大約2秒。
然後使旋轉速度增至每分鐘500圈持續10秒，在此最後階段期間切斷該陰極組合體之偏壓。
在該單元內使用去離子水進行預沖洗。
3.2 .然後將塗覆有該晶種層之基材輸送至沖洗/乾燥模組以使用去離子水進行沖洗。
然後移除該沖洗水，並接著在氮氣流下進行乾燥操作。
然後停止該旋轉，以移除已乾燥之經覆蓋基材。
在此實例中，該退出步驟，尤其是自該電鍍溶液移除該陰極組合體，係在與形成塗層步驟期間之偏壓具有相同位準的偏壓下進行。
C.所獲得的結果
藉由應用前述實驗方案，獲得展現極佳保形度、黏著性及電阻特性而厚度為10 nm、20 nm及40 nm之銅層。
藉由觀察掃描式電子顯微鏡剖面並比較晶種層於水平表面上之厚度及垂直表面上之厚度來評定保形度。
使用熟習此技術者所熟知的「4點」測量工具來測量薄膜電阻。
在該晶種層上電化學沈積一500 nm厚銅層(電鍍層)之後，測量黏著性或介面能量。此測量係使用一裝置(牽拉測試系統)，經由強力膠帶於該表面上施加漸增之垂直拉力，直至該銅層(晶種層及電鍍層)與該基材分離而進行。此力之功(力乘以已分層之層之長度)等於使該銅層與其基材分離所必須供應之能量。將此能量除以已分層之面積，可獲得每單位面積之能量。
下表1中提供某些測量結果。
實例2：使用基於2,2'－聯吡啶的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材： 此實例所使用之基材由覆有厚度為400 nm的矽層而長6 cm且寬2 cm之矽試片組成，，其本身亦塗覆有藉由反應性濺鍍沈積之厚度為15 nm的氮化鉭(TaN)層及藉由濺鍍沈積之厚度為10 nm之鉭(Ta)層。
此TaN/Ta「雙層」構成製造積體電路之銅互連時在「雙鑲嵌」結構中所使用的銅擴散障壁。
電鍍溶液： 此實例所使用之電鍍溶液係含有CuSO4 ．5H2 O及2,2'－聯吡啶之水溶液。
在此溶液內，銅/錯合劑(2,2'－聯吡啶)莫耳比係於0.1及2.5之間變化(例如為1.4)，CuSO4 (H2 O)5 之濃度為(例如)0.2 g/l(或0.8 mM)。該溶液之pH介於4.5及5之間。
設備： 此實例使用由兩部分組成的玻璃電鍍單元：用於包含該電鍍溶液之單元及用於保持各種電極處於操作位置的「蓋子」。
該電鍍單元具有三電極：－一惰性金屬(鉑)陽極；－該塗覆有該TaN/Ta層之矽試片，其構成該陰極，以及－一Ag/AgClO4 參考電極。
使用連接器以電接觸該等電極，該等電極係經由電線而鏈結至供應最高達10 V及2 A電源之恆電位儀。
B.實驗方案
此實例中所使用的電鍍方法包含下列各種連續步驟。
步驟1：「熱進入」
將該電鍍溶液注入該單元內。
將各種電極放置於該電鍍單元之蓋子上。
在偏壓下使該等電極接觸該電鍍溶液。
步驟2：形成銅塗層 在恆電流模式下，在1 mA(或0.125 mA/cm2 )至4 mA(或0.5 mA/cm2 )之電流範圍內(例如2 mA(或0.25 mA/cm2 ))，或在恆電位模式下(在2 V至5 V之電位範圍內(例如2 V))，或在循環伏安法模式下(電位斜坡在2 V至5 V之一電位範圍內(例如2 V)，掃描速度在20至500 mV/s之間(例如50 mV/s)及循環數目在2至10之間(例如2))，於該陰極施加偏壓。
可採用氬來排氣，其允許在該單元內建立某一流體動力機制。
此步驟之持續時間取決於所使用的電化學沈積模式(恆電流或循環伏安法模式)。一般而言，介於2及15分鐘之間。對於相同沈積模式，此持續時間取決於該晶種層之目標厚度且熟習此技術者可容易地決定此持續時間，該膜之生長係通過電路之電荷的函數。
在前述條件下，沈積速率為大約31 nm/通過電路的電荷庫倫。
在此實例中，在循環伏安法模式下該電鍍步驟之持續時間為大約480 s，以獲得厚度為大約30 nm之塗層。
步驟3：「冷退出」 移除該偏壓，該等電極仍與該溶液接觸。
然後斷開該陰極，並使用18 MΩ去離子水徹底沖洗，然後在大約2 bar之氣壓下使用氬氣槍進行乾燥。
C.所獲得之結果
藉由在循環伏安法模式下應用前述實驗方案，獲得厚度為20 nm、30 nm及40 nm的連續保形銅層(此係在掃描電子顯微鏡掃描式電子顯微鏡下觀察到)。
厚度為30 nm之此銅晶種層具有藉由實例1中所述方法所測量之4歐姆/平方的薄膜電阻。
實例3：使用基於2,2'－聯吡啶與吡啶之混合物的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材：
此實例中所使用的基材與實例2之基材相同。
溶液： 此實例所使用之溶液係含有2,2'－聯吡啶、吡啶及CuSO4 (H2 O)5 之水溶液。針對相同量級的二錯合劑之質量濃度，該等銅/錯合劑(2,2'－聯吡啶及吡啶)莫耳比係於0.1及2.5之間變化(例如為0.5)，CuSO4 (H2 O)5 之濃度為(例如)0.2 g/l(或0.8 mM)。該溶液之pH係介於5.8及6.2之間。
設備： 此實例中所使用的設備與實例2之設備相同。
B.實驗方案
此實例中所使用之方案與實例2之方案相同。
C.所獲得之結果
藉由在循環伏安法模式下應用此實驗方案，獲得厚度為10 nm、20 nm及40 nm的連續保形銅層(此係在掃描電子顯微鏡掃描式電子顯微鏡下觀察到)。
具有20 nm及10 nm厚度之銅晶種層分別具有藉由實例1中所述方法測量為8歐姆/平方及18歐姆/平方的薄膜電阻。
實例4：使用基於一吡啶衍生物的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材： 此實例中所使用之基材與實例2之基材相同。
溶液： 此實例所使用之溶液係含有3,5－二甲基吡啶及CuSO4 (H2 O)5 之水溶液。該銅/錯合劑(3,5－二甲基吡啶)莫耳比係於0.1及2.5之間變化(實例1)，CuSO4 ．(H2 O)5 之濃度為(例如)0.2 g/l(或0.8 mM)。該溶液之pH係介於4.5及5之間。
設備： 此實例中所使用之設備與實例2之設備相同。
B.實驗方案
此實例中所使用之方案與實例2之方案相同。
C.所獲得之結果
藉由在恆電流模式下應用此實驗方案，獲得厚度為25 nm及35 nm的連續保形銅層(此係在掃描電子顯微鏡掃描式電子顯微鏡下觀察到)。
厚度為25 nm及35 nm的該等銅晶種層分別具有藉由實例1中所述方法測量為5歐姆/平方及4歐姆/平方的薄膜電阻。
實例5：使用基於一脂肪聚胺的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材： 此實例中所使用之基材與實例2之基材相同。
溶液： 此實例所使用之溶液係含有濃度為0.36 g/l(或1.9 mM)之四乙基戊胺及濃度為0.6 g/l(或2.4 mM)之CuSO4 (H2 O)5 的水溶液。該銅/錯合劑(四乙基戊胺)莫耳比為1.26，但可於0.1及2.5之間變化，例如CuSO4 (H2 O)5 之濃度為0.6 g/l。該溶液之pH為5.1。
設備： 此實例中所使用之設備與實例2之設備相同。
B.實驗方案
此實例中所使用之電鍍方法包含下列各種連續步驟。
步驟1：「冷進入」 將該電鍍溶液注入該單元內。
將各種電極放置於該電鍍單元之該蓋子上。
使該等電極接觸該電鍍溶液。在此階段，所形成之裝配件組合體尚未施加電性偏壓(其處於其開路電位下)。
使該組合體在此狀態下(即，在無電性偏壓下)維持10至60秒之時間(例如30秒)。
步驟2：形成銅塗層 在2 mA(或0.25 mA/cm2 )至8 mA(或1 mA/cm2 )之電流範圍內(例如6 mA(或0.75 mA/cm2 ))，在恆電流模式下於該陰極施加偏壓。
可採用氬排氣，其允許在該單元內建立某一流體動力機制。
此步驟之持續時間取決於該晶種層之目標厚度且熟習此技術者可容易地決定此持續時間，該膜之生長係通過電路之電荷的函數。
在前述條件下，沈積速率為大約33 nm/通過電路的電荷庫倫。
在此實例中，該電鍍步驟之持續時間為大約200秒，以獲得厚度為大約40 nm之塗層。
步驟3：「熱退出」 然後從該溶液移除該陰極，仍施加該偏壓。
然後斷開該陰極，並使用18 MΩ去離子水徹底地進行沖洗，然後在大約2 bar之氣壓下使用氬氣槍進行乾燥。
C.所獲得之結果
藉由應用前述實驗方案，獲得厚度為30 nm及40 nm之連續保形銅層(此係在掃描電子顯微鏡掃描式電子顯微鏡下觀察到)。
厚度為40 nm的此銅晶種層具有藉由實例1中所述方法所測量之8歐姆/平方的薄膜電阻。
實例6：使用基於2,2'－聯吡啶與吡啶之混合物的本發明組合物在Ru障壁層上沈積銅晶種層
基材： 此實例中所使用的基材由覆有厚度為400 nm之矽層而長6 cm寬2 cm的矽試片組成，其本身係塗覆有藉由濺鍍沈積之厚度為30 nm的一釕(Ru)層。此基材之薄膜電阻為7.5歐姆/平方。
此Ru層在製造高級積體電路之覆蓋互連時，可構成在「雙鑲嵌」結構中使用的銅擴散障壁。
溶液： 此實例中所使用之溶液與實例1之溶液相同。
設備： 此實例中所使用之設備與實例2之設備相同。
B.實驗方案
此實例中所使用之電鍍方法與實例5之電鍍方法相同。
C.所獲得之結果
藉由應用前述實驗方案，獲得厚度為40 nm之一連續保形銅層(此係在掃描電子顯微鏡掃描式電子顯微鏡下觀察到)。
此銅晶種層具有藉由實例1中所述方法所測量的2.5歐姆/平方的薄膜電阻。
實例7：使用基於2,2'－聯吡啶與吡啶之混合物的本發明組合物在TaN/Ta障壁層上沈積銅晶種層 A.裝置及設備
基材： 此實例中所使用之基材與實例1中所使用之基材相同。
電鍍溶液： 此實例中所使用之電鍍溶液為在淨室環境(級別為10,000或ISO 7)內製備的水(去離子水18.2 Mohm.cm)溶液，其含有：0.4 g/l(或2.56 mM)的2,2'－聯吡啶(純度為99.7%)，由Oxkem供應；0.8 g/l(或3.2 mM)的CuSO4 ．5H2 O(純度為99.995%)，由Alfa Aesar供應；及0.367 ml/l(或4 mM)的吡啶(純度為99.9%)，由Aldrich供應。
在製備之後，於0.2 μm過濾該溶液。該溶液之pH為5.94。
設備： 此實例中所使用之設備與實例1中所使用之設備相同。
B.實驗方案
此實例中所使用之電鍍方法與實例1中所使用之電鍍方法相同。
C.所獲得之結果
藉由應用前述實驗方案，獲得展現極佳的保形度、黏著性及電阻特性的厚度為10 nm及20 nm之銅層。
此層之極佳保形度特性係於圖1A及1B中加以說明，該等圖式表示在背面散射電子模式增強化學對比度下的剖面圖。
使用散射計量還可大規模(0.01 mm2 )描述渠溝上的保形度特徵。這些測量顯示，渠溝之頂部、底部及側壁處之銅層厚度為7 nm，且其與藉由SEM剖面所觀察到的實際厚度極其符合。
除散射計量之外，所有描述特徵之方法均與實例1中所使用方法相同。
下面表1提供上面實例1至7中所獲得之結果。在處理前薄膜電阻(其為數百歐姆/平方、或數萬歐姆/平方或甚至高達數百萬歐姆/平方)亦觀察到類似趨勢。
圖1A及1B係說明銅層的極佳保形度特性，所顯示者是在背面散射電子模式增強化學對比度下的剖面圖。

Claims (11)

  1. 一種在製造積體電路之互連中用以塗覆銅擴散障壁層之電鍍組合物，其特徵為其呈在溶劑中之溶液形式而包含：- 二價銅離子源，濃度介於0.4及18mM之間；- 吡啶與2,2'-聯吡啶之混合物，其作為二價銅離子錯合劑；- 二價銅離子與該錯合劑混合物之莫耳比係介於0.1及2.5之間；以及- 該組合物之pH小於7。
  2. 如請求項1之電鍍組合物，其中該二價銅離子源之濃度係介於0.4及15mM之間。
  3. 如請求項1之電鍍組合物，其中該莫耳比係介於0.3及1.3之間。
  4. 如請求項1之電鍍組合物，其中該組合物之pH係介於3.5及6.5之間。
  5. 如請求項1至4中任一項之電鍍組合物，其中該溶劑係選自水及水酒精混合物。
  6. 如請求項1至4中任一項之電鍍組合物，其中該二價銅離子源係一銅鹽。
  7. 如請求項6之電鍍組合物，其中該銅鹽是硫酸銅、氯化銅、硝酸銅或醋酸銅。
  8. 如請求項1至4中任一項之電鍍組合物，其中該電鍍組合物在水溶液形式下包含：- 硫酸銅，其濃度介於0.4及18mM之間； - 吡啶與2,2'-聯吡啶之混合物，其作為二價銅離子錯合劑；- 硫酸銅與錯合劑混合物之莫耳比係介於0.3及1.3之間；以及- 該組合物之pH小於7。
  9. 如請求項8之電鍍組合物，其中該硫酸銅之濃度係介於0.4及15mM之間。
  10. 如請求項8之電鍍組合物，其中該組合物之pH係介於3.5及6.5之間。
  11. 一種如請求項1至10中任一項之電鍍組合物在製造積體電路之互連中用以塗覆銅擴散障壁層之用途。
TW095134829A 2005-09-20 2006-09-20 用於以金屬塗覆基材表面之電鍍組合物 TWI418667B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0509571A FR2890983B1 (fr) 2005-09-20 2005-09-20 Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.

Publications (2)

Publication Number Publication Date
TW200730669A TW200730669A (en) 2007-08-16
TWI418667B true TWI418667B (zh) 2013-12-11

Family

ID=36263989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095134829A TWI418667B (zh) 2005-09-20 2006-09-20 用於以金屬塗覆基材表面之電鍍組合物

Country Status (10)

Country Link
US (2) US20070062818A1 (zh)
EP (1) EP1937875B1 (zh)
JP (1) JP5235669B2 (zh)
KR (1) KR101350530B1 (zh)
CN (1) CN101263247B (zh)
CA (1) CA2622917A1 (zh)
FR (1) FR2890983B1 (zh)
IL (1) IL189661A (zh)
TW (1) TWI418667B (zh)
WO (1) WO2007034116A2 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
US7556266B2 (en) 2006-03-24 2009-07-07 Shuffle Master Gmbh & Co Kg Card shuffler with gravity feed system for playing cards
FR2930785B1 (fr) * 2008-05-05 2010-06-11 Alchimer Composition d'electrodeposition et procede de revetement d'un substrat semi-conducteur utilisant ladite composition
JP5388191B2 (ja) * 2009-05-26 2014-01-15 Ｊｘ日鉱日石金属株式会社 貫通シリコンビアを有するめっき物及びその形成方法
FR2949121A1 (fr) 2009-08-12 2011-02-18 Alchimer Electrolyte et procede d''electrodeposition de cuivre sur une couche barriere, et substrat semi-conducteur obtenu par un tel procede.
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
US8575028B2 (en) 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures
CN103426814B (zh) * 2012-05-24 2015-04-01 中芯国际集成电路制造(上海)有限公司 填充金属的方法
US9243339B2 (en) * 2012-05-25 2016-01-26 Trevor Pearson Additives for producing copper electrodeposits having low oxygen content
FR2995912B1 (fr) * 2012-09-24 2014-10-10 Alchimer Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
US9865501B2 (en) 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
US20150053565A1 (en) * 2013-08-26 2015-02-26 Lam Research Corporation Bottom-up fill in damascene features
JP6474410B2 (ja) * 2013-12-09 2019-02-27 アヴニ 電気化学的に不活性なカチオンを含む銅電着浴
US20150299886A1 (en) * 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
US9469912B2 (en) 2014-04-21 2016-10-18 Lam Research Corporation Pretreatment method for photoresist wafer processing
US9472377B2 (en) 2014-10-17 2016-10-18 Lam Research Corporation Method and apparatus for characterizing metal oxide reduction
CN104878419A (zh) * 2015-05-22 2015-09-02 中北大学 一种酸性光亮镀铜电镀液及其电镀方法
CN105241831A (zh) * 2015-10-12 2016-01-13 山东博科生物产业有限公司 一种稳定、抗干扰能力强的血清锌检测试剂及检测方法
CN105463529A (zh) * 2015-12-23 2016-04-06 苏州市金星工艺镀饰有限公司 一种装饰性铜锌合金镀液
CN105463530A (zh) * 2015-12-23 2016-04-06 苏州市金星工艺镀饰有限公司 一种装饰性镍铜金三元合金电镀液
FR3050215B1 (fr) 2016-04-15 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de modification d'une surface en oxyde conducteur de l'electricite, utilisation pour l'electrodeposition de cuivre sur cette derniere
US10358738B2 (en) * 2016-09-19 2019-07-23 Lam Research Corporation Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
US10329683B2 (en) 2016-11-03 2019-06-25 Lam Research Corporation Process for optimizing cobalt electrofill using sacrificial oxidants
FR3061601B1 (fr) 2016-12-29 2022-12-30 Aveni Solution d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
US10443146B2 (en) 2017-03-30 2019-10-15 Lam Research Corporation Monitoring surface oxide on seed layers during electroplating
CN110724983B (zh) * 2019-10-12 2022-02-08 天津大学 一种利用脉冲电沉积法制备纳米铜包覆碳化钨核壳结构粉体的方法
CN111041533B (zh) * 2019-12-31 2021-06-29 苏州清飙科技有限公司 电镀纯钴用电镀液及其应用
FR3123076B1 (fr) 2021-05-19 2023-10-27 Aveni Electrolyte et procédé d'électrodéposition de cuivre et de graphène
WO2023194802A1 (en) 2022-04-05 2023-10-12 Aveni Electrolyte comprising an accelerator agent for bottom-up copper electroplating

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001081A1 (en) * 1998-11-03 2001-05-10 Gerko Oskam Copper metallization structure and method of construction
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US20050020068A1 (en) * 2003-05-23 2005-01-27 Rohm And Haas Electronic Materials, L.L.C. Plating method
US20050175780A1 (en) * 2002-06-11 2005-08-11 Atotech Deutschland Gmbh Acidic solution for silver deposition and method for silver layer deposition on metal surfaces

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5335898B2 (zh) * 1972-06-26 1978-09-29
US4009087A (en) * 1974-11-21 1977-02-22 M&T Chemicals Inc. Electrodeposition of copper
JPH01219187A (ja) * 1988-02-25 1989-09-01 Ishihara Chem Co Ltd 電気銅めっき液
JP2678701B2 (ja) 1992-02-19 1997-11-17 石原薬品 株式会社 電気銅めっき液
US5302278A (en) * 1993-02-19 1994-04-12 Learonal, Inc. Cyanide-free plating solutions for monovalent metals
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US7244677B2 (en) * 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
TWI223678B (en) * 1998-03-20 2004-11-11 Semitool Inc Process for applying a metal structure to a workpiece, the treated workpiece and a solution for electroplating copper
JP4258011B2 (ja) 1999-03-26 2009-04-30 石原薬品株式会社 電気銅メッキ浴及び当該メッキ浴により銅配線形成した半導体デバイス
US6551484B2 (en) * 1999-04-08 2003-04-22 Applied Materials, Inc. Reverse voltage bias for electro-chemical plating system and method
US6409903B1 (en) * 1999-12-21 2002-06-25 International Business Machines Corporation Multi-step potentiostatic/galvanostatic plating control
US6491806B1 (en) * 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US20050006245A1 (en) * 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
JP2002004081A (ja) * 2000-06-16 2002-01-09 Learonal Japan Inc シリコンウエハーへの電気めっき方法
US6416812B1 (en) * 2000-06-29 2002-07-09 International Business Machines Corporation Method for depositing copper onto a barrier layer
JP2002180259A (ja) * 2000-12-12 2002-06-26 Shipley Co Llc めっき液における金属析出促進化合物および該化合物を含むめっき液
JP4207394B2 (ja) * 2001-03-28 2009-01-14 株式会社村田製作所 セラミック電子部品の銅電極形成方法
JP4595237B2 (ja) * 2001-04-27 2010-12-08 日立金属株式会社 銅めっき液および銅めっき方法
US20030155247A1 (en) * 2002-02-19 2003-08-21 Shipley Company, L.L.C. Process for electroplating silicon wafers
US6974531B2 (en) * 2002-10-15 2005-12-13 International Business Machines Corporation Method for electroplating on resistive substrates
US6897152B2 (en) * 2003-02-05 2005-05-24 Enthone Inc. Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
US20040206628A1 (en) * 2003-04-18 2004-10-21 Applied Materials, Inc. Electrical bias during wafer exit from electrolyte bath
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
FR2890983B1 (fr) * 2005-09-20 2007-12-14 Alchimer Sa Composition d'electrodeposition destinee au revetement d'une surface d'un substrat par un metal.
FR2890984B1 (fr) * 2005-09-20 2009-03-27 Alchimer Sa Procede d'electrodeposition destine au revetement d'une surface d'un substrat par un metal.
JP4125765B2 (ja) 2006-09-28 2008-07-30 日本パーカライジング株式会社 金属のセラミックス皮膜コーティング方法およびそれに用いる電解液ならびにセラミックス皮膜および金属材料

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001081A1 (en) * 1998-11-03 2001-05-10 Gerko Oskam Copper metallization structure and method of construction
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US20050175780A1 (en) * 2002-06-11 2005-08-11 Atotech Deutschland Gmbh Acidic solution for silver deposition and method for silver layer deposition on metal surfaces
US20050020068A1 (en) * 2003-05-23 2005-01-27 Rohm And Haas Electronic Materials, L.L.C. Plating method

Also Published As

Publication number Publication date
EP1937875A2 (fr) 2008-07-02
WO2007034116A2 (fr) 2007-03-29
US20070062818A1 (en) 2007-03-22
EP1937875B1 (fr) 2019-03-06
IL189661A (en) 2015-04-30
CN101263247A (zh) 2008-09-10
CA2622917A1 (fr) 2007-03-29
US9133560B2 (en) 2015-09-15
KR20080049736A (ko) 2008-06-04
JP5235669B2 (ja) 2013-07-10
CN101263247B (zh) 2011-04-13
FR2890983A1 (fr) 2007-03-23
TW200730669A (en) 2007-08-16
FR2890983B1 (fr) 2007-12-14
WO2007034116A3 (fr) 2007-12-06
JP2009509044A (ja) 2009-03-05
US20090183993A1 (en) 2009-07-23
IL189661A0 (en) 2008-06-05
KR101350530B1 (ko) 2014-01-10

Similar Documents

Publication Publication Date Title
TWI418667B (zh) 用於以金屬塗覆基材表面之電鍍組合物
TWI434963B (zh) 藉由電鍍用金屬塗覆基材表面之方法
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
US10472726B2 (en) Electrolyte and process for electroplating copper onto a barrier layer
TW201804022A (zh) 利用四甲銨之銅電鍍方法